JPS62224083A - 高周波電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置およびその製造方法に係り、特にマ
イクロ波領域で動作する高周波電界効果トランジスタ（
以後ＭＥＳＦＥＴと略称する）に関する。

〔従来の技術〕

結晶材料としてＧａＡｑを用いたＧａＡｓＭＥＳＦＥＴ
は易動度が大きいという長所を活かし、数十ＧＨｚ程度
までの増幅１発振素子として利用されている。この素子
の高周波特性を改善するためには、ゲート長をサブミク
ロンに微細化することが必要である。

従来の素子構造及び製造方法については、その−例とし
て昭和５６年度電子通信学会半導体・材料部門全国大会
予稿集５頁において論じられている。

従来例によるこの種のＧａＡｓＭＥＳＦＥＴの概要構成
を第２図に示す、符号１１はＧａＡｓ基板、１２はソー
ス・ドレイン電極、２１はレジスト膜、２２はアルミニ
ウム（ＡＱ）ゲート電極、２２′はリフトオフされる不
要なゲート金属膜を表わしている。従来法はこの不要な
ゲート金属膜２２′をレジスト膜２１とともに超音波を
加えながら除去し、ゲート電極２２を形成するものであ
る。

〔発明が解決とようとする問題点〕

しかしながら、サブミクロンゲート特にゲート長ａが０
．５　　ｐｍ以下のＧａＡｓＭＥＳＦＥＴについては、
ＧａＡｓ基板１１との接着強度が十分と言い難く、ゲー
ト電極２２がリフトオフ中にはがれ易いという欠点があ
った。またゲート抵抗を小さくするためにゲート電極２
２の高さを高くする必要があるが、従来のゲート構造で
き機械的強度の保持が困難になる。また、特に高周波・
高出力ＧａＡｓＭＥＳＦＥＴの場合は、ゲート電極２２
に流れる電流密度も高くなる。このためＡＱのエレクト
ロマイグレーションによる不良のため、素子の信頼度を
下げる原因となっていた。

即ち、上記従来技術は（１）ゲート電極２２のＧａＡｓ
基板１１への接着強度不足、（２）ゲート電極２２の機
械的強度の不足、（３）ゲート抵抗の増大、（４）耐エ
レク１−ロマイグレーション性の不足の点について配慮
がされておらず、素子製造上および素子信頼度上問題が
あった。

本発明の目的は、サブミクロンのゲート長をもつＭ［Ｅ
ＳＦＥＴにおいてゲート電極２２の電気特性、機械的強
度、信頼性の向上をはかることにある。

〔問題点を解決するための手段〕 上記目的は、第１図に示す如き素子構造により達成され
る。符号１１はＧａＡｓ基板に代表される化合物半導体
基板、１２はソー　ス、ドレイン電極、１６はゲート電
極、１３，１４．１５はゲート電極を構成する各金属層
である。１３は第１の高融点金属層、１４は高電気伝導
層、１５は第２の高融点金属層である。１７は絶縁膜、
ａはゲート長を示す。ゲート長ａはサブミクロンの寸法
に絶縁膜１７を用いて限定されているが、この上にひさ
し部を有する幅の広いゲート電極１６を形成する。

その電極構造として、高電気伝導度層１４（例えば金（
Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ
１）の両側を高融点金属層１３．１５（例えばモリブデ
ン（Ｍｏ）、タングステン（Ｗ）。

タンタル（Ｔａ）、チタン（Ｔｉ）およびこれらの合金
、又はこれらの単金属および合金の珪化物）ではさんだ
構造を用いることを特徴とする。

〔作用〕

ゲート長ａをサブミクロンに限定するために、ｉ線ホト
リソグラフィー技術又は電子線リソグラフィー技術を用
い、ドライエツチングによって絶縁膜１７、例えば５ｉ
ｆｔ、Ｓｉ　　Ｎ膜に開孔する。その上に形成されるゲ
ート電極１６の第１の高融点金属層１３は絶縁膜１７と
ＧａＡｓ基板１１の両方に密着性が良く、また高耐熱の
安定したショットキ特性が得られる。この高融点金属Ｍ
Ｉ１３には例えばＭｏ、Ｗ、Ｔａｐ　Ｔｉおよびこれら
の合金、又はこれらの単金属および合金の珪化物を用い
る。第２ＭＩに用いる高電気伝導度層１４はゲート抵抗
を下げる働きをする。これには例えば、Ａｕ、Ａｇ、Ｃ
ｕ、ＡＱを用いる。第３層に用いる第２の高融点金属層
１５はゲート電極１６をドライエツチングする際、高い
選択比を得るためのマスク材の役目をはたす。

本構造のゲート電極１６がＧａＡｓ肚５ＦＥＴに有効な
点を以下に述べる。絶ａＩＮ１７によってゲート長ａは
限定されているので、ゲート電極１６は長さをａより大
きくすることが出来る。このため（１）　！極の接着面
積を従来法に比較して広くとることが出来、密着性の良
い安定なゲート電極１６が得られる。

（２）従来法に比較して、電極断面積が広くなるため、
電極の機械強度を増すことができる。さらに比較的機械
強度の小さい高電気伝導層１４を両側から機械強度の大
きい金属層によってはさみ、ゲート電極１６の強度を増
す構造となっている。− （３）ゲート電極断面積が従来法に比べて大きくなって
いるため、特にアナログ回路素子やアナログ集積回路に
用いるＧａＡｓＭＥＳＦＰ、Ｔにとって必要な低ゲート
抵抗を容易に実現できる。

（４）断面積が従来法に比べ大きくなっているので、耐
エレクトロマイグレーション性が向上する。

また両側に用いられる高融点金属層も耐エレクトロマイ
グレーション性を向上させる。

〔実施例〕

以下、本発明の実施例を第３図を用いて詳細に説明する
。

〔実施例１〕 （１）半絶縁性ＧａＡｓ基板３１上に、イオン打込み法
により０層３２．ｎ十層３３を形成する。打込み条件は
０層３２に対しては打込みエネルギ１５０ＫａＶ、　　
ドーズ量４　Ｘ　１０”ｄ　；　ｎ＋層３３に対しては
打込みエネルギ１７５ＫｅＶ、ドーズ量ｌＸｌ０”／ｃ
４および打込みエネルギ１５０ＫｅＶ　、ドーズ量２×
１０１５／ｄの２段打込ミテある。打込み後５ｉＯｚ膜
３００ｎｍをＣＶＤ法によってＧ、′ＩＡｓ基板上に被
着し、水素雰囲気中で８００℃に加熱し活性化する。

（２）通常のホ１−リソグラフィー技術を用いて、Ｓｉ
○２膜３４膜間４し、ソース・ドレイン電極３５を形成
する。ソース・ドレイン電極にはＡ　ｕ　／　Ｎ　ｉ　
／ＡｕＧｅ　（Ｇ　ｅ　８　ｗ　ｔ％）を用い、４００
℃２分間の合金化処理を行って良好なオーム接触をｎ十
層３３に対して得る。

（３）ｉ線ホトリソグラフィー技術２は電子線リソグラ
フィー技術により、ソース・ドレイン電極３５の間には
さまれたＳ　ｉ　Ｏｘ　ｌＥｆ！３４の領域にゲート部
３６を０．５μｍ開孔する。

（４）通常の蒸着法を用いて、ゲート電極として用いる
３層金属膜を被着する。まず第１層に密着性が良く、高
耐熱性でかつ良好なショットキ特性を示すＭ　ｏ　３７
を１５０ｎｍ被着する。第２層には電気伝導度の良好な
Ａ　ｕ　３８を５００ｎｍ被着する。第３層には耐イオ
ンミリング性の良いＭ　ｏ　３９を５０ｎｍ被着する。

続いてゲート電極加工用のマスクとしてレジスト膜４０
をゲート部３６よりも大きな寸法、例えば１．３〜１．
５μｍに形成する。レジスト厚は１．０μｍａ度を用い
る。

（５）レジスト膜４０をマスクとして、アルゴン（Ａｕ
）イオンミリング法を用い第３層のＭ。

３７、第２ＭのＡｕ３８をエツチングする。エツチング
条件はＡｒ圧２×１０″″”Ｐ　ａ　、イオン加速電圧
５００　Ｖ、イオン電流０　、８　ｍ　Ａ　／　ａａを
用いた。Ｍｏに対するＡｕのエツチング速度の比は約８
倍速いため、第１ＭのＭｏはエツチングのストッパーの
役目も果たす、またレジストと比べてもＭＯはエツチン
グ速度が遅いので、長時間のイオンミリングに対して第
３層のＭ。

はレジストと共に良いイオンミリングマスクとなる。

次に残った第１層Ｍ０３６をＣＦ　ａ　＋　Ｏｚガスに
よるケミカル・ドライ・エツチング（ＯＤＥ）によって
除去する。これは基板にダメージを与えないので、Ｇａ
ＡｓＭＥＳＦＥＴの特性に悪影響を及ぼさない。

この例ではＭ　ｏ　／　Ａ　ｕ　／　Ｍ　ｏのゲート電
極４１について述べたが、Ａｕの他にＡｇ、Ｃｕを用い
た場合も同様である。

〔実施例２〕 実施例１においては、ゲート電極にＭ　ｏ　／　Ａ　ｕ
／　Ｍ　ｏを用いた場合について述べた。Ａｕのかわり
にＡｕを用い、ゲート電極をＭ　ｏ　／　Ａ　Ｉｔ　／
　Ｍ　。

とした場合はＡＱのイオンミリング速度が極端に低いた
め、次に述べる方法を用いる。

（１）〜（３）においてゲート部３６を形成するまでは
全く同じである。

（４）ゲート電極４１としてＭ　ｏ　／　Ａ　Ｑ　／　
Ｍ　。

（５０ｎｍ１５００ｎｍ／１５０ｎｍ）を被着する。

（５）レジストをマスクとして、リアクティブ・イオン
・エツチング（ＲＩＥ）によりＣＦ　４　＋　Ｏｚガス
を用いて第３層Ｍ　ｏ　３９をエツチングする。

続いてＣＣＱ　ｚ　Ｆ　２ガスを用いてＡｌ２３８’　
をＲＩＥによってエツチングする。

最後に第１層Ｍ　ｏ　３７をＣＤＥにより、ＣＦ４＋　
Ｏｚガスを用いてエツチングする。このようにしてＭ　
ｏ　／　Ａ　Ｑ　／　Ｍ　ｏのゲート電極４１を形成す
ることが可能である。今第１層、第３層にＭｏを用いる
例を示したが、これは他のＷ、Ｔａ、Ｔｉあるいはこれ
らの合金、さらには珪化物Ｗ−８ｉ。

Ｔ　ａ　−Ｓ　ｉ　、　Ｔ　ｉ　−Ｓ　ｉ　、　Ｍ　ｏ
　−Ｓ　ｉやこれらの合金の珪化物を用いても良い。

また今、　ＧａＡｓ基板を用いたＧａＡｓＭＥＳＦＦ、
Ｔについて述べたが、Ｉ　ｎ　Ｐ　、　ＩｎＧａＡｓ／
　Ｉ　ｎ　Ｐ　ＭＥＳＦＥＴ等他の化合物半導体結晶を
用いても良いことは言うまでもない０次にこうして作ら
れたゲート長０．５μｍ、ゲート幅１００μｍのＧａＡ
ｓＭＥＳＦＥＴの電気特性について調べたところ、飽和
電流値１ｄｓｓ＝３５ｍＡ、ピンチオフ電圧Ｖｐ　＝　
−３Ｖ　、相互コンダクタンスｇｕｍ　＝　１４０　ｍ
　ｓ　／ｍａ＋、最小雑音指数ＮＦｍ１ｎ＝１．４ｄＢ
　（１２ＧＨｚ）の良好な特性が得られた。

〔発明の効果〕

本発明によれば、（１）基板に対して従来法よ−りも約
３倍接着強度の大きいゲート電極が形成できる。（２）
ゲート電極の機械強度は従来法に比べて著しく大きくな
る。（３）ゲート抵抗は従来法の約１／３に低減できる
。（４）耐エレクトロマイグレーションもＡＱ単独の場
合に比べて５０％が断線するのに要する時間は約２０倍
増加し、高信頼性が得られるようになった。

【図面の簡単な説明】

第１図は本発明による高周波電界効果型トランジスタの
断面図、第２図は従来法による高周波電界効果型トラン
ジスタの所面図、第３図は本発明による高周波電界効果
型トランジスタの製造工程の断面図である。 １１・・・ＧａＡｓ基板、１２，３５・・・ソース・ド
レイン電極、１３・・・第１の高融点金属層、１４・・
・高電気伝導層、１５・・・第２の高融点金属層、１６
．４１・・・ゲートｆｆ電極、１７・・・絶縁膜、３１
・・・半絶縁性ＧａＡｓ基板、３２−　ｎ層、３３−　
ｎ中層、３４−・・５ｉＯｚ膜、３７．３９・＝Ｍｏ、
３８−Ａｕ、３８′・・・Ａｆｌ、ａ・・・ゲート長。 冨　１　図 五　２　起

Claims (1)

【特許請求の範囲】
1. １、ひさし部を備えたゲート電極を有する高周波電界効
   果トランジスタであつて、前記ゲート電極は、第１層と
   して高融点金属層、第２層として高電気伝導層、第３層
   として高融点金属層を用いた三相構造を有することを特
   徴とする高周波電界効果トランジスタ。