JPS62144356A - シヨツトキ−障壁電極の形成方法 - Google Patents
シヨツトキ−障壁電極の形成方法Info
- Publication number
- JPS62144356A JPS62144356A JP28629285A JP28629285A JPS62144356A JP S62144356 A JPS62144356 A JP S62144356A JP 28629285 A JP28629285 A JP 28629285A JP 28629285 A JP28629285 A JP 28629285A JP S62144356 A JPS62144356 A JP S62144356A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- gas
- schottky barrier
- electrode
- barrier electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は、ＧａＡｓ基板表面へのショットキー障壁電極
の形成方法に係り、特に該電極用導電膜を堆積した後に
７００℃を超える不純物活性化用高温熱処理工程を有し
て製造されるＧａＡｓ ＦＥＴ ｒ ＧａＡｓ ＩＣ＋
およびＧａＡｓＬＳＩのショットキー障壁電極の形成方
法に関する。
の形成方法に係り、特に該電極用導電膜を堆積した後に
７００℃を超える不純物活性化用高温熱処理工程を有し
て製造されるＧａＡｓ ＦＥＴ ｒ ＧａＡｓ ＩＣ＋
およびＧａＡｓＬＳＩのショットキー障壁電極の形成方
法に関する。
（従来の技術）
化合物半導体は、従来のＳｉに比べて移動度が高く、半
絶縁性基板が得られるなどの特徴を有するため、これを
使ってＳｉにまさる高速、高周波動作素子の開発が進め
られている。特にＧａＡＳを基板に用いた場合には、シ
ョットキー障壁電極をゲートとした電界効果トランジス
ター（ＭＢＳＦＥＴ ）を使って、高集積度ＬＳＩ化を
月差して微細素子化の研究が活発に進められている。
絶縁性基板が得られるなどの特徴を有するため、これを
使ってＳｉにまさる高速、高周波動作素子の開発が進め
られている。特にＧａＡＳを基板に用いた場合には、シ
ョットキー障壁電極をゲートとした電界効果トランジス
ター（ＭＢＳＦＥＴ ）を使って、高集積度ＬＳＩ化を
月差して微細素子化の研究が活発に進められている。
（解決すべき問題点）
微細な形状のＭＥＳＦＥＴを実現する有力な従来方法に
、耐熱性金属材料をショットキー障壁電極に用いるセル
ファラインゲート電極技術がある。
、耐熱性金属材料をショットキー障壁電極に用いるセル
ファラインゲート電極技術がある。
この方法では、ＧａＡｓ基板表面上に高融点金属膜を堆
積し、これを線幅ｌμ集以下に微細加工してゲート電極
に形成する。その後、このゲート電極をイオン注入に対
するマスクにしてＳ！＋イオンを注入し、ゲート電極に
隣接してソース、ドレイン領域を形成する。その後、注
入したイオンを電気的に活性化するために電気炉中で♂
ｏｏ’ｃ、約２０分間、または急熱急冷が可能なランプ
炉中で１００〜１０００’ｃ、数秒間の熱処理を行う。
積し、これを線幅ｌμ集以下に微細加工してゲート電極
に形成する。その後、このゲート電極をイオン注入に対
するマスクにしてＳ！＋イオンを注入し、ゲート電極に
隣接してソース、ドレイン領域を形成する。その後、注
入したイオンを電気的に活性化するために電気炉中で♂
ｏｏ’ｃ、約２０分間、または急熱急冷が可能なランプ
炉中で１００〜１０００’ｃ、数秒間の熱処理を行う。
以上に述べた高温耐熱性を有するショットキー障壁電極
を形成するだめの材料としては、Ｗおよびその化合物、
例えばＷＩＳ ｉｓ ＋ ＷＮ ｔ Ｗ−Ｔ １合金な
どが用いられてきた。ゲート電極材料としては、ＬＳＩ
を構成した時の電極・配線部での信号の伝搬遅延を減ら
し、高速動作を可能にするために比抵抗が低いことが望
ましい。そのためには、化合物よりも単体金属が望まし
い。ｒＯθ°Ｃ熱処理後のＷ膜の比抵抗はコＯ〜Ｊ−０
μΩ（７）であるが、へ８１３膜では１００−２００μ
Ωｍと高い。一方、シ璽ットキー接合特性では、単体Ｗ
膜ではｒ ００′Ｏ前後の高温熱処理後に障壁高さが下
がる場合があシ、この点では化合物の方が優れている。
を形成するだめの材料としては、Ｗおよびその化合物、
例えばＷＩＳ ｉｓ ＋ ＷＮ ｔ Ｗ−Ｔ １合金な
どが用いられてきた。ゲート電極材料としては、ＬＳＩ
を構成した時の電極・配線部での信号の伝搬遅延を減ら
し、高速動作を可能にするために比抵抗が低いことが望
ましい。そのためには、化合物よりも単体金属が望まし
い。ｒＯθ°Ｃ熱処理後のＷ膜の比抵抗はコＯ〜Ｊ−０
μΩ（７）であるが、へ８１３膜では１００−２００μ
Ωｍと高い。一方、シ璽ットキー接合特性では、単体Ｗ
膜ではｒ ００′Ｏ前後の高温熱処理後に障壁高さが下
がる場合があシ、この点では化合物の方が優れている。
第１図は、熱処理で特性が劣化した場合を示す従来技術
の例で、Ｗ電極のショットキーダイオード特性として、
障壁高さと理想因子を同一ウェーハー上に形成した数７
０個の素子についてヒストグラムで表わしたものである
。熱処理は、Ａｒガスを雰囲気ガスとするランプ炉内で
他のＧａＡｓウェーハーと向かい合わせに重ねた状態で
ｒｏｏｏｏ 、１０秒間行っている。
の例で、Ｗ電極のショットキーダイオード特性として、
障壁高さと理想因子を同一ウェーハー上に形成した数７
０個の素子についてヒストグラムで表わしたものである
。熱処理は、Ａｒガスを雰囲気ガスとするランプ炉内で
他のＧａＡｓウェーハーと向かい合わせに重ねた状態で
ｒｏｏｏｏ 、１０秒間行っている。
この図よシ、障壁高さ、理想因子とも値のばらつきが大
きく、高集積化には適さないことがわかる。
きく、高集積化には適さないことがわかる。
一方、Ｗｓ８１ｓを電極に用いると、このダイオード特
性はかなシの改善を見るものの、比抵抗が高いために、
高速動作の妨げとなる。
性はかなシの改善を見るものの、比抵抗が高いために、
高速動作の妨げとなる。
Ｗ電極で良好な接合特性が得られない理由は、Ｗ膜形成
条件及び高温熱処理条件の最適化が十分に達成されてい
ないことなどである。
条件及び高温熱処理条件の最適化が十分に達成されてい
ないことなどである。
（発明の目的）
本発明の目的は、低抵抗の単体金属を用いても、７００
℃を超える高温熱処理で劣化しないショットキー障壁電
極の形成方法を提供することにある。
℃を超える高温熱処理で劣化しないショットキー障壁電
極の形成方法を提供することにある。
（発明の構成）
本発明は、上記目的を達成するため、高温熱処理工程の
雰囲気ガスとして水素ガスと窒素ガスの混合ガスを用い
ることを主要な特徴とする。
雰囲気ガスとして水素ガスと窒素ガスの混合ガスを用い
ることを主要な特徴とする。
従来技術では、熱処理零囲気ガスとして窒素ガス？水素
ガスｐ Ａｒガス等がそれぞれ単独に用いられてきた
。また、混合ガスを用いる場合でも、水素ガスを不活性
ガスのＡｒガスまたは、人ｒの代替品としての安価な窒
素ガスで希釈する形で使用されており、水素ガスと窒素
ガスの混合ガスの特有な効果に着目して用いられるもの
ではなかった。
ガスｐ Ａｒガス等がそれぞれ単独に用いられてきた
。また、混合ガスを用いる場合でも、水素ガスを不活性
ガスのＡｒガスまたは、人ｒの代替品としての安価な窒
素ガスで希釈する形で使用されており、水素ガスと窒素
ガスの混合ガスの特有な効果に着目して用いられるもの
ではなかった。
（実施例）
第一図は、本発明の実施例として、シ曹ットキーダイオ
ードの特注を示したものである。ダイオードは、ＧａＡ
Ｓ基板表面上に厚さ０．２μ惰のＷ膜をスパッタリング
で堆積し、ホトリング２フイー技術によシ直径１００μ
ｍの円形電極に加工した後、本発明が特徴とする水素ガ
スと窒素ガスのｌ：９の割合の混合ガス中で１ｒ００”
ｃ１１０秒間のランプ熱処理によジ形成した。ＧａＡｓ
基板裏面にはＡｕ−Ｇｅ合金膜でオーミック電極を形成
している。第２図は、同一ウニ−バー上に形成した数７
０個のダイオードの障壁高さと理想因子をヒストグラム
として示す。ただし、障壁高さは、ダイオードの電圧−
電流特性から求めた。障壁高さは０．７ Ｖ前後と高く
、障壁高さ及び理想因子ともにばらつきが小さく、熱処
理零囲気ガスにＡｒガスを用いた従来技術の例（第１図
）に比べて改善が著しへこのような窒素ガスと水素ガス
の混合ガス雰囲気の効果は、ｇ素ガス及び水素ガスの単
独では現われない。第３図は、ＧａＡｓ表面上に厚さ２
０λ相当の極薄Ｗ膜をスパッタリングで堆積し、その後
従来技術のＡｒガス中、窒素ガス中、水素−Ａｒ混合ガ
ス中、および本発明による所の水素−窒素混合ガス中の
≠種の熱処理零囲気中で、他のＧａＡｓウェーハーと重
ね合わせて♂００℃，／ ０秒間のう／ブ熱処理を行っ
た試料について、Ｘ線光電子分光法で測定したＷｌｆお
よびＡｓｊｄスペクトルを示す。ただし、混合ガスを用
いた場合は、いずれも水素ガス濃度は１０％である。Ｗ
≠ｆピーク及びＡｓ３ｄビークは、水素−窒素混合ガス
を用いた場合のみ高結合エネルギー側へシフトしておシ
、窒素ガス中または水素−Ａｒ混合ガス中では、このシ
フトは観測されない。また、同様な実験を表面を熱酸化
したｓｉウェーハーを基板に用いて行った場合には、こ
れらのピークのシフトは、いずれの雰囲気ガス中でも見
られない。従って、以上の結果は、水素と窒素の混合ガ
スがＷ膜とＧａＡｓ基板との界面での反応に特有な効果
を及ばずために現われるものと考えられる。
ードの特注を示したものである。ダイオードは、ＧａＡ
Ｓ基板表面上に厚さ０．２μ惰のＷ膜をスパッタリング
で堆積し、ホトリング２フイー技術によシ直径１００μ
ｍの円形電極に加工した後、本発明が特徴とする水素ガ
スと窒素ガスのｌ：９の割合の混合ガス中で１ｒ００”
ｃ１１０秒間のランプ熱処理によジ形成した。ＧａＡｓ
基板裏面にはＡｕ−Ｇｅ合金膜でオーミック電極を形成
している。第２図は、同一ウニ−バー上に形成した数７
０個のダイオードの障壁高さと理想因子をヒストグラム
として示す。ただし、障壁高さは、ダイオードの電圧−
電流特性から求めた。障壁高さは０．７ Ｖ前後と高く
、障壁高さ及び理想因子ともにばらつきが小さく、熱処
理零囲気ガスにＡｒガスを用いた従来技術の例（第１図
）に比べて改善が著しへこのような窒素ガスと水素ガス
の混合ガス雰囲気の効果は、ｇ素ガス及び水素ガスの単
独では現われない。第３図は、ＧａＡｓ表面上に厚さ２
０λ相当の極薄Ｗ膜をスパッタリングで堆積し、その後
従来技術のＡｒガス中、窒素ガス中、水素−Ａｒ混合ガ
ス中、および本発明による所の水素−窒素混合ガス中の
≠種の熱処理零囲気中で、他のＧａＡｓウェーハーと重
ね合わせて♂００℃，／ ０秒間のう／ブ熱処理を行っ
た試料について、Ｘ線光電子分光法で測定したＷｌｆお
よびＡｓｊｄスペクトルを示す。ただし、混合ガスを用
いた場合は、いずれも水素ガス濃度は１０％である。Ｗ
≠ｆピーク及びＡｓ３ｄビークは、水素−窒素混合ガス
を用いた場合のみ高結合エネルギー側へシフトしておシ
、窒素ガス中または水素−Ａｒ混合ガス中では、このシ
フトは観測されない。また、同様な実験を表面を熱酸化
したｓｉウェーハーを基板に用いて行った場合には、こ
れらのピークのシフトは、いずれの雰囲気ガス中でも見
られない。従って、以上の結果は、水素と窒素の混合ガ
スがＷ膜とＧａＡｓ基板との界面での反応に特有な効果
を及ばずために現われるものと考えられる。
以上の実施例では水素−窒素混合ガス中の水素ガス濃度
は７０％としだが、水素ガス濃度は２〜３％の低濃度か
らざ０％を超える高濃度の広い範囲で有効である。
は７０％としだが、水素ガス濃度は２〜３％の低濃度か
らざ０％を超える高濃度の広い範囲で有効である。
（発明の効果）
以上説明したように、本発明による水素−窒素稟１ｆＡ
混合ガス零囲気を用いた熱処理によシ、高温熱処理後も
ショットキー障壁高さを比較的低温の熱処理を加えた場
合と変わらずに保持でき、かつ、素子特性のばらつきを
増大させることがないため、均一な特性のショットキー
障壁電極を型造することができる。このような電極は、
高速、高密度ＧａＡｓｌ０ ＋ ＧａＡｓＬＳＩの裂造
を可能にする利点がある。
ショットキー障壁高さを比較的低温の熱処理を加えた場
合と変わらずに保持でき、かつ、素子特性のばらつきを
増大させることがないため、均一な特性のショットキー
障壁電極を型造することができる。このような電極は、
高速、高密度ＧａＡｓｌ０ ＋ ＧａＡｓＬＳＩの裂造
を可能にする利点がある。
第１図は、従来技術で製作したショットキーダイオード
の障壁高さ及び理想因子をヒスドグ２ムで表わした特性
図、第２図は、本発明による電極形成法を用いて製作し
たショットキーダイオードの障壁高さ及び理想因子をヒ
ストグラムで表わした特性図、第３図は従来技術及び本
発明による技術で製作したＧａＡｓ基板上の極薄Ｗ膜の
Ｘ線光電子分光スペクトルを示す特性図、をそれぞれ示
す。
の障壁高さ及び理想因子をヒスドグ２ムで表わした特性
図、第２図は、本発明による電極形成法を用いて製作し
たショットキーダイオードの障壁高さ及び理想因子をヒ
ストグラムで表わした特性図、第３図は従来技術及び本
発明による技術で製作したＧａＡｓ基板上の極薄Ｗ膜の
Ｘ線光電子分光スペクトルを示す特性図、をそれぞれ示
す。
Claims (3)
- （１）７００℃を超える高温熱処理工程を含むＧａＡｓ
基板表面へのショットキー障壁電極の形成方法において
、該高温熱処理工程を水素ガスと窒素ガスの混合ガス零
囲気中で行うことを特徴とするショットキー障壁電極の
形成方法。 - （２）ショットキー障壁電極の材料としてタングステン
（Ｗ）を用いることを特徴とする特許請求の範囲第１項
記載のショットキー障壁電極の形成方法。 - （３）急熱急冷用熱処理炉を用い、ショットキー障壁電
極を熱処理零囲気に露出した状態で該高温熱処理を行う
ことを特徴とする特許請求の範囲第１項記載のショット
キー障壁電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28629285A JPS62144356A (ja) | 1985-12-19 | 1985-12-19 | シヨツトキ−障壁電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28629285A JPS62144356A (ja) | 1985-12-19 | 1985-12-19 | シヨツトキ−障壁電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62144356A true JPS62144356A (ja) | 1987-06-27 |
Family
ID=17702489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28629285A Pending JPS62144356A (ja) | 1985-12-19 | 1985-12-19 | シヨツトキ−障壁電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62144356A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01290270A (ja) * | 1988-05-18 | 1989-11-22 | Sanyo Electric Co Ltd | 化合物半導体素子の処理方法 |
-
1985
- 1985-12-19 JP JP28629285A patent/JPS62144356A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01290270A (ja) * | 1988-05-18 | 1989-11-22 | Sanyo Electric Co Ltd | 化合物半導体素子の処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0470779B2 (ja) | ||
| EP0537351A1 (en) | Electronic device provided with metal fluoride film | |
| JP3525149B2 (ja) | 炭化ケイ素半導体装置の製造方法 | |
| JP2841386B2 (ja) | 半導体装置およびその製造方法 | |
| KR960000360B1 (ko) | 저 접촉 저항값을 갖는 집적 회로의 제조 방법 | |
| JPS62144356A (ja) | シヨツトキ−障壁電極の形成方法 | |
| JP4104891B2 (ja) | 半導体装置の製造方法 | |
| JPS6064430A (ja) | ＧａＡｓ系化合物半導体装置の製造方法 | |
| JPS61183961A (ja) | 電極の製造方法 | |
| JP3142592B2 (ja) | 合金電極形成方法 | |
| JPH03292729A (ja) | スパッタリングターゲットおよび半導体装置の製造方法 | |
| JPS609120A (ja) | 半導体装置の製造方法 | |
| JPH06151354A (ja) | 半導体素子の電極形成方法 | |
| JPH0380542A (ja) | 半導体集積回路装置 | |
| JPS61203672A (ja) | 電極の形成方法 | |
| JPS6116577A (ja) | 半導体装置 | |
| JPS61183960A (ja) | 半導体装置の製造方法 | |
| JPS6077467A (ja) | 電界効果トランジスタの製造方法 | |
| JPS63299364A (ja) | 半導体装置の製造方法 | |
| JPS61289670A (ja) | 半導体装置の製造方法 | |
| JPS6241430B2 (ja) | ||
| JPS6159781A (ja) | 半導体装置の製造方法 | |
| JPS6323368A (ja) | 半導体装置の製造方法 | |
| JPS5840347B2 (ja) | シヨトキ−障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH0345537B2 (ja) |