JPH0341738A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0341738A JPH0341738A JP17543189A JP17543189A JPH0341738A JP H0341738 A JPH0341738 A JP H0341738A JP 17543189 A JP17543189 A JP 17543189A JP 17543189 A JP17543189 A JP 17543189A JP H0341738 A JPH0341738 A JP H0341738A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- numeral
- atoms
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 7
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 6
- 239000000956 alloy Substances 0.000 claims abstract description 6
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- 229910000673 Indium arsenide Inorganic materials 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000007740 vapor deposition Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005275 alloying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、ＧａＡｓ層と電極の接続に関し、さらに詳し
くはオン抵抗の低減をはかった半導体装置に関する。
くはオン抵抗の低減をはかった半導体装置に関する。
〈従来の技術〉
第２図は基板上にＧａＡｓ層を形成し、そのＧａＡｓ層
に金属を接続して形成されたダイオードに電極を接続す
る場合の一般的な従来例を示す構成図である。
に金属を接続して形成されたダイオードに電極を接続す
る場合の一般的な従来例を示す構成図である。
図において１はＧａＡｓ基板であり、２はｎ“ＧａＡｓ
層、３はｎＧａＡｓ層、４はｎＧａＡｓ層上に形成され
たショットキーメタルである。５はｎ” ＧａＡｓ層上
に設けられたＡｕＧａ系オーミックメタルである。
層、３はｎＧａＡｓ層、４はｎＧａＡｓ層上に形成され
たショットキーメタルである。５はｎ” ＧａＡｓ層上
に設けられたＡｕＧａ系オーミックメタルである。
上記構成においてｎ” ＧａＡｓとＡｕＧｅの接合はｎ
”ＧａＡｓ上に蒸着やスパッタにてＡｕＧｅを付着して
いるが、このままの状態では充分なコンタクトが得られ
ない、そのため３５０℃程度に加熱して合金化する事に
よりオーミックコンタクトを得ている。
”ＧａＡｓ上に蒸着やスパッタにてＡｕＧｅを付着して
いるが、このままの状態では充分なコンタクトが得られ
ない、そのため３５０℃程度に加熱して合金化する事に
よりオーミックコンタクトを得ている。
〈発明が解決しようとする課題〉
しかしながら、ｎ”ＧａＡｓ上にＡｕＧｅを合金化して
接続した場合はオン抵抗が高くなってしまうという問題
がある。
接続した場合はオン抵抗が高くなってしまうという問題
がある。
本発明は上記従来技術の問題を解決するためになされた
もので、オン抵抗の低減をはかった半導体装置を提供す
ることを目的とする。
もので、オン抵抗の低減をはかった半導体装置を提供す
ることを目的とする。
〈課題を解決するための手段〉
上記従来技術の課題を解決する為の本発明の横戊は、Ｇ
ａＡｓ層上にＩｎＡｓとＧａＡａの原子数比を順次傾斜
させた歪み超格子ｆｉ造のＩ ｎＧａＡｓ層を形成した
上でノンアロイオーミックコンタクトにより電極を接続
した事を特徴とするものである。
ａＡｓ層上にＩｎＡｓとＧａＡａの原子数比を順次傾斜
させた歪み超格子ｆｉ造のＩ ｎＧａＡｓ層を形成した
上でノンアロイオーミックコンタクトにより電極を接続
した事を特徴とするものである。
〈実施例〉
以下１図面に従い本発明を説明する。第１図は本発明の
半導体装置をダイオードに適用した一実施例を示すもの
で、１は例えばＧａＡｓからなる基板、２は基板１上に
形成されたキャリア密度５ＸＩＯ” ／（１３、厚さ２
００ＯＡ程度のｎ”Ｇ−ａＡｓ層である。１０は格子構
造の異なる原子を積重ねて積層した歪み超格子で、この
例ではｎＪｐＧａＡｓ層の上にＧ ａ’Ａ ｓの原子数
とＩｎＡｓの原子数の比が９＝１の層を５ＯＡの厚さに
形成し。
半導体装置をダイオードに適用した一実施例を示すもの
で、１は例えばＧａＡｓからなる基板、２は基板１上に
形成されたキャリア密度５ＸＩＯ” ／（１３、厚さ２
００ＯＡ程度のｎ”Ｇ−ａＡｓ層である。１０は格子構
造の異なる原子を積重ねて積層した歪み超格子で、この
例ではｎＪｐＧａＡｓ層の上にＧ ａ’Ａ ｓの原子数
とＩｎＡｓの原子数の比が９＝１の層を５ＯＡの厚さに
形成し。
次に前記ＧａＡｓの原子数とＩ ｎＡｓの原子数の比を
８：２として５０Ａの厚さに形成し、さらにその比を７
＝３→６：４→５：５としてそれぞれ５０Ａづつ積層し
て全体として２５０Ａの厚さに積層する。１１はキャリ
ア密度１．５Ｘ１０’ ”／ ｃｒ＋ ３程度のｎ”
Ｉ ｎＧａＡｓ層で、この例では２５００〜５０００Ａ
程度の厚さに積層する。２０はこのｎ” Ｉ ｎＧａＡ
ｓ層上に蒸着やスパッタリングなどにより形成された電
極である。１２は１１の歪み超格子層とは逆の比を有す
る歪み超格子層で、ＧａＡｓの原子数とＩｎＡｓの原子
数の比が１＝９の層を５ＯＡの厚さに形成し、さらにそ
の比を２＝８→３ニア→４：６→５：５として５０Ａづ
つ積層して全体として２５０Ａの厚さに積層する。
８：２として５０Ａの厚さに形成し、さらにその比を７
＝３→６：４→５：５としてそれぞれ５０Ａづつ積層し
て全体として２５０Ａの厚さに積層する。１１はキャリ
ア密度１．５Ｘ１０’ ”／ ｃｒ＋ ３程度のｎ”
Ｉ ｎＧａＡｓ層で、この例では２５００〜５０００Ａ
程度の厚さに積層する。２０はこのｎ” Ｉ ｎＧａＡ
ｓ層上に蒸着やスパッタリングなどにより形成された電
極である。１２は１１の歪み超格子層とは逆の比を有す
る歪み超格子層で、ＧａＡｓの原子数とＩｎＡｓの原子
数の比が１＝９の層を５ＯＡの厚さに形成し、さらにそ
の比を２＝８→３ニア→４：６→５：５として５０Ａづ
つ積層して全体として２５０Ａの厚さに積層する。
１３は４ヤ！ＪＴ密度５ｘｌＯ”／ｃｍ’、厚さ２００
ＯＡ程度のｎ”ＧａＡｓ層、１４はこのＧａＡｓ層上に
形成されたキャリア密度５Ｘ１０’／ｃｍ”、厚さ２０
０ＯＡ程度のｎ−ＧａＡｓ層。
ＯＡ程度のｎ”ＧａＡｓ層、１４はこのＧａＡｓ層上に
形成されたキャリア密度５Ｘ１０’／ｃｍ”、厚さ２０
０ＯＡ程度のｎ−ＧａＡｓ層。
４はこのｎ−ＧａＡｓ層上に形成されたショットキーメ
タルである。
タルである。
上記構成によれば電極はキャリア密度の高いｎ” Ｉ
ｎＧａＡｓ層上に形成されているので合金化の必要がな
く（ノンアロイコンタクト）低抵抗の接続が可能である
。
ｎＧａＡｓ層上に形成されているので合金化の必要がな
く（ノンアロイコンタクト）低抵抗の接続が可能である
。
下記の表は上記構成により形成したダイオードをブリッ
ジ回路として組込み、ゼロバイアス容量とオン抵抗から
動作限界周波数を計算し、従来例と比較した計算結果を
示すものである。
ジ回路として組込み、ゼロバイアス容量とオン抵抗から
動作限界周波数を計算し、従来例と比較した計算結果を
示すものである。
なお、動作限界周波数ｆは次式により求める事が出来る
。
。
ｆ＝１／２πＲに
こで、Ｒ＝オン抵抗（Ω）
Ｃ＝ゼロバイアス容量（ｆＦ）
表
上記計算結果によれば動作限界周波数が約２倍に向上し
ている事が分る。
ている事が分る。
なお１本実施例においてはダイオードについて説明した
がダイオードに限ることなく、トランジスタその他の半
導体装置の電極にも適用可能である。
がダイオードに限ることなく、トランジスタその他の半
導体装置の電極にも適用可能である。
〈発明の効果〉
以上実施例とともに具体的に説明した様に本発明によれ
ば、ＧａＡｓ層上にＩｎＡｓとＧａＡａの原子数比を順
次傾斜させた歪み超格子構造のＩｎＧａＡｓ層を形威し
、その層の上にノンアロイオーミックコンタクトにより
ｔｉを接続したのでオン抵抗の低い半導体装置を実現す
る事が出来る。
ば、ＧａＡｓ層上にＩｎＡｓとＧａＡａの原子数比を順
次傾斜させた歪み超格子構造のＩｎＧａＡｓ層を形威し
、その層の上にノンアロイオーミックコンタクトにより
ｔｉを接続したのでオン抵抗の低い半導体装置を実現す
る事が出来る。
第１図は本発明の半導体装置の一実施例を示す構成図、
第２図は従来例を示す構成図である。 １−−− Ｇ ａ ｆｉ、ｓ基板、２．１３・−ｎ”
ＧａＡｓ層。 ４・・・ショットキーメタル、１０．１２・・・歪み超
格子層＋ １１−ｎ” Ｉ ｎＧａＡｓ層 １４−ｎ−
ＧａＡｓ層、２０・・・オーミックメタル。
第２図は従来例を示す構成図である。 １−−− Ｇ ａ ｆｉ、ｓ基板、２．１３・−ｎ”
ＧａＡｓ層。 ４・・・ショットキーメタル、１０．１２・・・歪み超
格子層＋ １１−ｎ” Ｉ ｎＧａＡｓ層 １４−ｎ−
ＧａＡｓ層、２０・・・オーミックメタル。
Claims (1)
- 基板上に形成されたＧａＡｓ層に電極接続部を有する半
導体装置において、前記電極は前記ＧａＡｓ層上にＩｎ
ＡｓとＧａＡａの原子数比を順次傾斜させた歪み超格子
構造のＩｎＧａＡｓ層を形成した上でノンアロイオーミ
ックコンタクトにより接続した事を特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17543189A JP2697162B2 (ja) | 1989-07-10 | 1989-07-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17543189A JP2697162B2 (ja) | 1989-07-10 | 1989-07-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0341738A true JPH0341738A (ja) | 1991-02-22 |
| JP2697162B2 JP2697162B2 (ja) | 1998-01-14 |
Family
ID=15995985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17543189A Expired - Lifetime JP2697162B2 (ja) | 1989-07-10 | 1989-07-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697162B2 (ja) |
-
1989
- 1989-07-10 JP JP17543189A patent/JP2697162B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2697162B2 (ja) | 1998-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3512659B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体装置 | |
| JPH0582991B2 (ja) | ||
| US4794444A (en) | Ohmic contact and method for making same | |
| JPH0341738A (ja) | 半導体装置 | |
| JPS59103389A (ja) | 超伝導素子及びその製法 | |
| JPS59220967A (ja) | Ａｌ含量の高いｎ形導電性ＧａＡｌＡｓ半導体材料のための合金電極 | |
| JPH0239543A (ja) | 多層半導体装置 | |
| JPH0359580B2 (ja) | ||
| JPS63302535A (ja) | ガリウム砒素集積回路 | |
| JPS63177553A (ja) | 半導体装置 | |
| JPS63234562A (ja) | 半導体装置の電極 | |
| JPH03231424A (ja) | 化合物半導体装置の製造方法 | |
| JP4243749B2 (ja) | 共鳴トンネル半導体装置 | |
| JPS607175A (ja) | ３−５化合物半導体素子の電極構造 | |
| JPH0361339B2 (ja) | ||
| JPH02189931A (ja) | バイポーラトランジスタ | |
| JPS5814752B2 (ja) | カヘンヨウリヨウソシノセイゾウホウホウ | |
| JPH05275682A (ja) | 化合物半導体装置 | |
| JPS6029217B2 (ja) | 半導体装置の製造方法 | |
| JPH03225823A (ja) | 化合物半導体装置 | |
| JPH11176843A (ja) | 電界効果トランジスタとその製造方法 | |
| JPH0677467A (ja) | ショットキバリア半導体装置 | |
| JPH03148183A (ja) | 半導体装置及びその製造方法 | |
| JPS6122670A (ja) | 半導体素子 | |
| JPS63127577A (ja) | 共鳴トンネリングバリアダイオ−ド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 12 |