JPH0361339B2 - - Google Patents
Info
- Publication number
- JPH0361339B2 JPH0361339B2 JP1911782A JP1911782A JPH0361339B2 JP H0361339 B2 JPH0361339 B2 JP H0361339B2 JP 1911782 A JP1911782 A JP 1911782A JP 1911782 A JP1911782 A JP 1911782A JP H0361339 B2 JPH0361339 B2 JP H0361339B2
- Authority
- JP
- Japan
- Prior art keywords
- gaalas
- gaas
- layer
- electrode
- ohmic electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229910017401 Au—Ge Inorganic materials 0.000 claims description 7
- 230000006866 deterioration Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 7
- 238000005275 alloying Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Description
本発明はGaAsとGaAlAsで成る高信頼度の半
導体装置に関する。 GaAsは電子の移動度の大きいところから高速
デバイスとして適しており、一例としてGaAs
MESFET（シヨツトキゲート電界効果トランジス
タ）がマイクロ波帯の増巾素子として実用化され
ている。近年、更に一部GaAlAs層を導入するこ
とによつて特性を改善することが行われている。
その一例は、従来基板の悪影響を防ぐために基板
と能動層間に備えていた高純度GaAsエピタキシ
ヤル層で成るバツフア層をGaAlAs層で構成する
ものである。これはGaAlAs例えばGa0.7Al0.3As
がGaAsより約0.4eV電子親和力が小さいため
GaAlAs／GaAs界面において伝導帯に障壁がで
きるので、同じ物質であるGaAsをバツフア層と
して用いた場合より基板側への漏れ電流が小さく
なることを利用するものである。かかるGaAs
MESFETの構造は、例えば第１図および第２図
に示すようになる。第１図は平面図、第２図は第
１図中Ａ−A′線に沿う断面図を示し、１１は半
絶縁性GaAs基板、１２はバツフア層、１３はｎ
型GaAs能動層、１４はゲート電極、１５と１６
はNi／Au−Geを熱処理しGaAsと合金化させた
オーム性電極であり、１５がソース電極、１６が
ドレイン電極となる。なお実際には１５と１６の
オーム性電極上に配線抵抗を感じボンデイングを
容易にするために、例えばTiP＋Au層が設けら
れることが多い。また１７はゲートパツドであ
る。 第１図中破線１８で囲まれた部分がいわゆるメ
サ領域であり、第２図でわかるように能動層１３
が残された部分である。このメサ領域の形成は、
ドレイン電流路を限定するとともに、ゲートパツ
ド１７をメサ領域外の高抵抗バツフア層上に形成
し、浮遊容量を減ずるために必要である。ここで
ソース電極はボンデイングのためのスペースをと
ることおよびソース接地インダクタンスを小さく
とるために大きく形成されるのが普通で、第１図
のようにゲートパツドを囲むように形成される例
等メサ領域外のバツフア層上に形成される場合も
多い。この時基板半導体との接着性を良好にする
ためにAu−Geを主成分とする金属を熱処理合金
化させて成るオーム性電極も同じくバツフア層上
に形成される。 しかしながら、かかる平面構造を有する
MESFETにおいて、バツフア層にGaAlAsを用
いた場合、すなわちGaAs層上に加えてGaAlAs
層上にかなりの面積にわたつてAu−Geを主成分
とするオーム性電極が形成された場合には次のよ
うな不都合が見出された。すなわちオーム性を得
るためのAu−GeとGaAsおよびGaAlAsとの熱処
理合金化の後に、250℃程度の高温プロセスを受
けるとオーム性電極が高抵抗化し、かつ整流性と
なり、劣化する現象が見出されたのである。 本発明は、以上のようなオーム性電極の劣化を
防止した高信頼度のGaAsとGaAlAsとで構成さ
れる半導体装置を提供するものであり、GaAsと
ｍ個（ｍ１）の層あるいは領域のGaAlAsで構
成される半導体装置において、Au−Geを主成分
とする一つの連結されたオーム性電極において、
ｋ番目のGaAlAs層上に形成された面積の該オー
ム性電極の全面積に対する割合をＳ(k)、およびｋ
番目のGaAlAsのAlAsのモル分率をＸ(k)とする
と、 Ｆ＝n 〓k=1 ｛Ｓ(k)・Ｘ(k)｝0.08 (1) であることを特徴とするものである。かかる条件
を満足するようにGaAlAs層のオーム性電極形成
部を設計することにより、オーム性電極の劣化の
ない高信頼度の半導体装置を実現できる。 以下具体的実施例によつて本発明を詳述しその
効果について説明する。 半絶縁性GaAs基板上に3μｍの厚さの高抵抗
Ga0.7Al0.3Asバツフア層と、その上にキヤリア密
度約３×1017cm-3、厚さ0.15μｍのｎ型GaAs能動
層を成長させたウエハーを用いて0.5μｍゲートの
MESFETを製作した。ゲート幅は280μｍで、ゲ
ートはAlで形成し、ソースおよびドレインのオ
ーム性電極は1000Åの厚さのAu−Geを300Åの
厚さのNiで被覆し、420℃で30秒間熱処理し、
GaAsおよびGaAlAsと合金化して形成した。製
作したFETのパターンは、第１図に示したもの、
および第３図に示したように破線１８で囲まれる
メサ領域を大きくし、オーム性電極１５，１６特
にソース電極１５の大部分をメサ領域すなわち
GaAs層上に形成したものである。第１図のパタ
ーンにおいてソースのオーム性電極の前記
GaAlAs層上に形成された面積のソース電極全体
に対する割合Ｓ(1)は0.8、AlAsのモル分率Ｘ(1)は
0.3で、前記(1)式の特性数Ｆは0.24である。同様
に第１図のパターンのドレイン電極ではＦ＝
0.09、第３図のパターンのソース電極ではＦ＝
0.01、ドレイン電極ではＦ＝0.04である。各
MESFETの特性を測定した後、水素中250℃にお
いて１時間高温放置して特性の劣化を比較検討し
た。下表は高温放置によるソースおよびドレイン
直列抵抗の増加割合△Ｒ／Roを特性数Ｆに対し
て示したものである。また第４図
導体装置に関する。 GaAsは電子の移動度の大きいところから高速
デバイスとして適しており、一例としてGaAs
MESFET（シヨツトキゲート電界効果トランジス
タ）がマイクロ波帯の増巾素子として実用化され
ている。近年、更に一部GaAlAs層を導入するこ
とによつて特性を改善することが行われている。
その一例は、従来基板の悪影響を防ぐために基板
と能動層間に備えていた高純度GaAsエピタキシ
ヤル層で成るバツフア層をGaAlAs層で構成する
ものである。これはGaAlAs例えばGa0.7Al0.3As
がGaAsより約0.4eV電子親和力が小さいため
GaAlAs／GaAs界面において伝導帯に障壁がで
きるので、同じ物質であるGaAsをバツフア層と
して用いた場合より基板側への漏れ電流が小さく
なることを利用するものである。かかるGaAs
MESFETの構造は、例えば第１図および第２図
に示すようになる。第１図は平面図、第２図は第
１図中Ａ−A′線に沿う断面図を示し、１１は半
絶縁性GaAs基板、１２はバツフア層、１３はｎ
型GaAs能動層、１４はゲート電極、１５と１６
はNi／Au−Geを熱処理しGaAsと合金化させた
オーム性電極であり、１５がソース電極、１６が
ドレイン電極となる。なお実際には１５と１６の
オーム性電極上に配線抵抗を感じボンデイングを
容易にするために、例えばTiP＋Au層が設けら
れることが多い。また１７はゲートパツドであ
る。 第１図中破線１８で囲まれた部分がいわゆるメ
サ領域であり、第２図でわかるように能動層１３
が残された部分である。このメサ領域の形成は、
ドレイン電流路を限定するとともに、ゲートパツ
ド１７をメサ領域外の高抵抗バツフア層上に形成
し、浮遊容量を減ずるために必要である。ここで
ソース電極はボンデイングのためのスペースをと
ることおよびソース接地インダクタンスを小さく
とるために大きく形成されるのが普通で、第１図
のようにゲートパツドを囲むように形成される例
等メサ領域外のバツフア層上に形成される場合も
多い。この時基板半導体との接着性を良好にする
ためにAu−Geを主成分とする金属を熱処理合金
化させて成るオーム性電極も同じくバツフア層上
に形成される。 しかしながら、かかる平面構造を有する
MESFETにおいて、バツフア層にGaAlAsを用
いた場合、すなわちGaAs層上に加えてGaAlAs
層上にかなりの面積にわたつてAu−Geを主成分
とするオーム性電極が形成された場合には次のよ
うな不都合が見出された。すなわちオーム性を得
るためのAu−GeとGaAsおよびGaAlAsとの熱処
理合金化の後に、250℃程度の高温プロセスを受
けるとオーム性電極が高抵抗化し、かつ整流性と
なり、劣化する現象が見出されたのである。 本発明は、以上のようなオーム性電極の劣化を
防止した高信頼度のGaAsとGaAlAsとで構成さ
れる半導体装置を提供するものであり、GaAsと
ｍ個（ｍ１）の層あるいは領域のGaAlAsで構
成される半導体装置において、Au−Geを主成分
とする一つの連結されたオーム性電極において、
ｋ番目のGaAlAs層上に形成された面積の該オー
ム性電極の全面積に対する割合をＳ(k)、およびｋ
番目のGaAlAsのAlAsのモル分率をＸ(k)とする
と、 Ｆ＝n 〓k=1 ｛Ｓ(k)・Ｘ(k)｝0.08 (1) であることを特徴とするものである。かかる条件
を満足するようにGaAlAs層のオーム性電極形成
部を設計することにより、オーム性電極の劣化の
ない高信頼度の半導体装置を実現できる。 以下具体的実施例によつて本発明を詳述しその
効果について説明する。 半絶縁性GaAs基板上に3μｍの厚さの高抵抗
Ga0.7Al0.3Asバツフア層と、その上にキヤリア密
度約３×1017cm-3、厚さ0.15μｍのｎ型GaAs能動
層を成長させたウエハーを用いて0.5μｍゲートの
MESFETを製作した。ゲート幅は280μｍで、ゲ
ートはAlで形成し、ソースおよびドレインのオ
ーム性電極は1000Åの厚さのAu−Geを300Åの
厚さのNiで被覆し、420℃で30秒間熱処理し、
GaAsおよびGaAlAsと合金化して形成した。製
作したFETのパターンは、第１図に示したもの、
および第３図に示したように破線１８で囲まれる
メサ領域を大きくし、オーム性電極１５，１６特
にソース電極１５の大部分をメサ領域すなわち
GaAs層上に形成したものである。第１図のパタ
ーンにおいてソースのオーム性電極の前記
GaAlAs層上に形成された面積のソース電極全体
に対する割合Ｓ(1)は0.8、AlAsのモル分率Ｘ(1)は
0.3で、前記(1)式の特性数Ｆは0.24である。同様
に第１図のパターンのドレイン電極ではＦ＝
0.09、第３図のパターンのソース電極ではＦ＝
0.01、ドレイン電極ではＦ＝0.04である。各
MESFETの特性を測定した後、水素中250℃にお
いて１時間高温放置して特性の劣化を比較検討し
た。下表は高温放置によるソースおよびドレイン
直列抵抗の増加割合△Ｒ／Roを特性数Ｆに対し
て示したものである。また第４図
【表】
は第１図のパターンのMESFETのゲートを開放
した時のソースとドレイン間の電流電圧特性の高
温放置による変化を示すもので実線が高温放置前
の特性、点線が高温放置後の特性である。すなわ
ちGaAlAs層上にオーム性電極を形成した割合の
大きいほど劣化は顕著である。したがつて第４図
の高温放置後の電流電圧特性は抵抗増加の大きい
ソース電極の特性と考えて良く、高抵抗化に加え
てシヨツトキ型の電流成分が増して整流性が顕著
になつていることがわかる。GaAsだけで構成し
た半導体装置においてはかかる劣化は起こらない
ので、該劣化にはAlが関与していることは明ら
かで、熱処理合金化によつてオーム性電極中に取
込まれたAlが、高温放置によつてGaAs能動層上
の本来のオーム性電極部に拡散し、障壁高さが高
くなる等の原因で高抵抗劣化するものと考えられ
る。なおかかる劣化は比較的短時間で起こり、さ
らに高温放置を続けても特性はほとんど変化しな
かつた。一方第３図のパターンのMESFETすな
わち本発明の一実施例では抵抗増加は僅小で、ソ
ース−ドレイン間の電流電圧特性もほとんど変化
はなかつた。抵抗の20％の増加をもつて劣化を規
定するものとすれば、高信頼度のためには、特性
数Ｆは0.08以下である必要がある。 以上GaAlAs層が一種類である場合について説
明したが、オーム性電極中に取り込まれるAlの
量が劣化に関与しているので組成すなわちAlAs
のモル分率の異なるGaAlAs層あるいは領域が２
つ以上ある場合には、特性数Ｆとして、それぞれ
のGaAlAs層上に形成されるオーム性電極面積の
割合と、それぞれのAlAsのモル分率との積を１
つの連結されたオーム性電極中の各GaAlAsにつ
いて和をとれば良い。また該GaAlAs層が非常に
薄く、オーム性電極の熱処理によつてさらに下層
のGaAsまで合金化する場合においては、前記電
極面積の代わりに、該電極面積にGaAlAsの合金
化割合を乗じた有効電極面積なるものを用いれば
良い。さらに２種以上のGaAlAs層が積層とな
り、何層にもわたつてオーム性電極を合金化する
場合にも同様な取扱いができる。以上本発明は
GaAlAsをバツフア層とするGaAs MESFETば
かりでなく他の半導体装置にも適用できる。
した時のソースとドレイン間の電流電圧特性の高
温放置による変化を示すもので実線が高温放置前
の特性、点線が高温放置後の特性である。すなわ
ちGaAlAs層上にオーム性電極を形成した割合の
大きいほど劣化は顕著である。したがつて第４図
の高温放置後の電流電圧特性は抵抗増加の大きい
ソース電極の特性と考えて良く、高抵抗化に加え
てシヨツトキ型の電流成分が増して整流性が顕著
になつていることがわかる。GaAsだけで構成し
た半導体装置においてはかかる劣化は起こらない
ので、該劣化にはAlが関与していることは明ら
かで、熱処理合金化によつてオーム性電極中に取
込まれたAlが、高温放置によつてGaAs能動層上
の本来のオーム性電極部に拡散し、障壁高さが高
くなる等の原因で高抵抗劣化するものと考えられ
る。なおかかる劣化は比較的短時間で起こり、さ
らに高温放置を続けても特性はほとんど変化しな
かつた。一方第３図のパターンのMESFETすな
わち本発明の一実施例では抵抗増加は僅小で、ソ
ース−ドレイン間の電流電圧特性もほとんど変化
はなかつた。抵抗の20％の増加をもつて劣化を規
定するものとすれば、高信頼度のためには、特性
数Ｆは0.08以下である必要がある。 以上GaAlAs層が一種類である場合について説
明したが、オーム性電極中に取り込まれるAlの
量が劣化に関与しているので組成すなわちAlAs
のモル分率の異なるGaAlAs層あるいは領域が２
つ以上ある場合には、特性数Ｆとして、それぞれ
のGaAlAs層上に形成されるオーム性電極面積の
割合と、それぞれのAlAsのモル分率との積を１
つの連結されたオーム性電極中の各GaAlAsにつ
いて和をとれば良い。また該GaAlAs層が非常に
薄く、オーム性電極の熱処理によつてさらに下層
のGaAsまで合金化する場合においては、前記電
極面積の代わりに、該電極面積にGaAlAsの合金
化割合を乗じた有効電極面積なるものを用いれば
良い。さらに２種以上のGaAlAs層が積層とな
り、何層にもわたつてオーム性電極を合金化する
場合にも同様な取扱いができる。以上本発明は
GaAlAsをバツフア層とするGaAs MESFETば
かりでなく他の半導体装置にも適用できる。
第１図および第３図はGaAs MESFETの平面
パターンを示すもので、第３図は本発明の一実施
例である。第２図は第１図中Ａ−A′線に沿う断
面図を示したものである。ここで、１１は半絶縁
性GaAs基板、１２はバツフア層、１３はGaAs
能動層、１４はゲート電極、１５はソースオーム
性電極、１６はドレインオーム性電極、１７はゲ
ートパツド、１８の破線で囲つた部分がメサ領域
である。第４図は第１図のパターンのGa0.7Al0.3
Asをバツフア層とするMESFETのゲート開放時
のソース−ドレイン間の電流電圧特性であり、実
線が高温放置前、破線が高温放置後の特性であ
る。
パターンを示すもので、第３図は本発明の一実施
例である。第２図は第１図中Ａ−A′線に沿う断
面図を示したものである。ここで、１１は半絶縁
性GaAs基板、１２はバツフア層、１３はGaAs
能動層、１４はゲート電極、１５はソースオーム
性電極、１６はドレインオーム性電極、１７はゲ
ートパツド、１８の破線で囲つた部分がメサ領域
である。第４図は第１図のパターンのGa0.7Al0.3
Asをバツフア層とするMESFETのゲート開放時
のソース−ドレイン間の電流電圧特性であり、実
線が高温放置前、破線が高温放置後の特性であ
る。
Claims (1)
- 【特許請求の範囲】 １ GaAsおよび１以上のｍ個のGaAlAsの層あ
るいは領域で構成された半導体装置において、
Au−Geを主成分とする一つの連結されたオーム
性電極内で、ｋ番目のGaAlAs層上に形成された
面積の該オーム性電極全体に対する割合をＳ(k)、
およびｋ番目のGaAlAs中のAlAsのモル分率を
Ｘ(k)として、 n 〓k=1 ｛Ｓ(k)・Ｘ(k)｝0.08 であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1911782A JPS58137261A (ja) | 1982-02-09 | 1982-02-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1911782A JPS58137261A (ja) | 1982-02-09 | 1982-02-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58137261A JPS58137261A (ja) | 1983-08-15 |
| JPH0361339B2 true JPH0361339B2 (ja) | 1991-09-19 |
Family
ID=11990523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1911782A Granted JPS58137261A (ja) | 1982-02-09 | 1982-02-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58137261A (ja) |
-
1982
- 1982-02-09 JP JP1911782A patent/JPS58137261A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58137261A (ja) | 1983-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220376104A1 (en) | Transistors including semiconductor surface modification and related fabrication methods | |
| JPH0516189B2 (ja) | ||
| JPS6356710B2 (ja) | ||
| JPH0361339B2 (ja) | ||
| JP2019192796A (ja) | 高電子移動度トランジスタ | |
| JP2019192795A (ja) | 高電子移動度トランジスタ | |
| US6410946B1 (en) | Semiconductor device with source and drain electrodes in ohmic contact with a semiconductor layer | |
| JPS633467A (ja) | 半導体装置 | |
| JPS6298674A (ja) | 砒化ガリウム半導体装置 | |
| JPS6128228B2 (ja) | ||
| JPH065688B2 (ja) | 半導体装置 | |
| JPH0621105A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6323665B2 (ja) | ||
| JP3686362B2 (ja) | 半導体装置及び電界効果トランジスタ | |
| JPH0864619A (ja) | 化合物半導体電界効果トランジスタを有する化合物半導体集積回路の製法 | |
| JPS63304665A (ja) | 半導体装置 | |
| JPS62122255A (ja) | 化合物半導体装置 | |
| JPS61290774A (ja) | 半導体装置 | |
| JPS58111375A (ja) | 化合物半導体装置 | |
| JPH01268071A (ja) | 化合物半導体素子 | |
| JPS61174671A (ja) | シヨツトキ接合型半導体装置及びその製法 | |
| JPS62188279A (ja) | 電界効果型トランジスタ | |
| JPH04184939A (ja) | 半導体装置の製造方法 | |
| JPH0845966A (ja) | 砒化ガリウム半導体装置 | |
| JPS59207668A (ja) | 電界効果トランジスタの製造方法 |