JPS61174671A - シヨツトキ接合型半導体装置及びその製法 - Google Patents

シヨツトキ接合型半導体装置及びその製法

Info

Publication number
JPS61174671A
JPS61174671A JP1404285A JP1404285A JPS61174671A JP S61174671 A JPS61174671 A JP S61174671A JP 1404285 A JP1404285 A JP 1404285A JP 1404285 A JP1404285 A JP 1404285A JP S61174671 A JPS61174671 A JP S61174671A
Authority
JP
Japan
Prior art keywords
schottky junction
semiconductor device
electrode
semiconductor substrate
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1404285A
Other languages
English (en)
Inventor
Hirohiko Sugawara
裕彦 菅原
Shinichi Ofuji
大藤 晋一
Kiyoshi Nawata
縄田 喜代志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1404285A priority Critical patent/JPS61174671A/ja
Publication of JPS61174671A publication Critical patent/JPS61174671A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L29/475Schottky barrier electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Llよ亘上月11 本発明は、(I n  G a < 、□) ) z 
A + (1−7、AS(ただし、0≦yく1.0くz
≦1)、(I n  Ga(1−y) ) 2A l 
(1−z) P (ただし、O≦yく1.0くz≦1)
などのガリウムと砒素とを含む化合物半導体でなる半導
体基板上に、その半導体基板との間でショットキ接合を
形成している電極が形成されている構成を有するショッ
トキ接合型半導体装置、及びその製法の改良に関する。
従m葦 従来、(r n  G a  −I  A ’ (1−
Z) Ay(1y)z S(ただし、O≦y<1、O<z≦1)、(InGa(
1−y) )z ” (1−z) P(ただし、O■ ≦y〈1.0〈z≦1)などのガリウムと砒素とを含む
化合物半導体でなる半導体基板上に、その半導体基板と
の間でショットキ接合を形成している電極が形成されて
いる構成を有するショットキ接合型半導体装置が、その
半導体基板が(I n  Ga、、) ) 2A l 
(1−z) As (ただし、O≦y〈1.0くz≦1
)、(In、Ga(1−y) )z ” (1−z) 
P(ただし、O≦y〈1.0くz≦1)などのガリウム
と砒素とを含む化合物半導体でなるために、比較的高速
で動作するという理由で、例えばショットキ接合型電界
効果トランジスタにみられるように、種々提案されてい
る。
ところで、このような、半導体基板が(InyGa(1
,、) 2A I (1−z)As (ただし、0≦y
く1、O<z≦1)、(l n  Ga(1−y) )
z A I (1−z) P (ただし、0≦y<i、
O<z≦1)などのガリウムと砒素とを含む化合物半導
体でなる構成を有するショットキ接合型半導体装置にお
いては、■そのショットキ接合型半導体装置上にそれと
の間でショットキ接合を形成して形成されている電極が
、低い抵抗率を有していること、■ショットキ接合が、
高い障壁高さを有していること、■ショットキ接合が、
高い温度が与えられても電気的特性が劣化しない、とい
う高い耐熱性を有していることが所望とされている。
このことから、従来、半導体基板が(In。
Ga(1−y) ) z A I (1−z) A S
 <ただし、0≦y〈1.0〈z≦1)、(I n、G
a(、−、、)z ” (1−z) P(ただし、0≦
y<1.0<z≦1)などのガリウムと砒素とを含む化
合物半導体でなる構成を有するショットキ接合型半導体
装置において、その半導体基板上に、それとの間でショ
ットキ接合を形成して電極が、タングステン、モリブデ
ンのような単体金属、タングステン硅化物のような金属
硅化物、タングステン窒化物のような余尺窒化物でなる
という構成を有するものが提案されている。
しかしながら、半導体基板との間でショットキ接合を形
成している電極が上述した単体金属でなる場合、その電
極が、1×10−5Ωcm  程度以下の低い抵抗率を
有しているが、ショットキ接合が、0.6y程度の低い
障壁高さしか有していないとともに、800℃程度の比
較的低い温度が与えられても、電気的特性が劣化し、従
って、耐熱性に優れていない、という欠点を有していた
また、半導体基板との間でショットキ接合を形成してい
る電極が、上述した金属硅化物でなる場合、その電極が
、スパッタリング堆積法によって形成されている場合、
約4X10−’Ω01以上という高い抵抗率を有し、ま
た、ショットキ接合が、電極が上述した単体金属である
場合に比し耐熱性が優れているとしても、その耐熱性が
不十分である、という欠点を有していた。
さらに、半導体基板との間でショットキ接合を形成して
いる電極が、金属硅化物でなる場合、ショットキ接合が
、約0.6y程度という比較的低い障壁高さしか有して
いないとともに、電極が金属硅化物である場合と同様に
、耐熱性が不十分である、という欠点を有していた。
口 を解決するための手段 よって、本発明は上述した欠点のない、新規なショット
キ接合型半導体装置、及びその製法を提案せんとするも
のである。
本発明によるショットキ接合型半導体装置は、上述した
従来のショットキ接合型半導体装置の場合と同様に、(
In  Ga  −)  AIy   (ly)  z
   (1 −2)AS(ただし、O≦y<1、Q<z≦1)、(I
 n  Ga(1−y) > 2A I (1−z) 
P (ただし、O≦y〈1.0〈z≦1)などのガリウ
ムと砒素とを含む化合物半導体でなる半導体基板上に、
その半導体基板との間でショットキ接合を形成している
電極が形成されている、という構成を有する。
しかしながら、本発明によるショットキ接合型半導体装
置は、このような構成において、その半導体基板との間
でショットキ接合を形成している電極が、Va族元素及
びVIa族元素の何れか一方または双方から選ばれた互
に異なる第1及び第2の金属と、窒素とによる3元合金
でなる、という構成を有する。
また、本発明によるショットキ接合型半導体装置の製法
は、(In  Ga  −)  AIV   (1y)
  Z   (1 −21As(ただし、0≦y<i、o<z≦1)、(I
 n  Ga(1−y) ) 2A l (1−z) 
P (ただし、O≦yく1、O<z≦1)などのガリウ
ムと砒素とを含む化合物半導体でなる半導体基板上に、
Va族元素及びVIa族元素の何れか一方または双方か
ら選ばれた互に異なる第1及び第2の金属をそれぞれ用
いたMl及び第2のターゲットを用いた、または上記第
1及び第2の金属の合金もしくはその合金の窒化物を用
いたターゲラ1〜を用いた、窒素ガスとアルゴンガスと
の混合ガスの雰囲気中での反応性スパッタリング堆積処
理を行なって、上記第1及び算2の金属と、窒素とによ
る3元合金でなり、且つ上記半導体基板との間でショッ
トキ接合を形成している電極を形成する工程を含んで、
本発明によるショットキ接合型半導体装置を製造する。
支l豆立主亙11 本発明によるショットキ接合型半導体装置によれば、半
導体基板との間でショットキ接合を形成している電極が
、Va族元素及びVIa族元素の何れか一方または双方
から選ばれた互に異なる第1及び第2の金属と、窒素と
による3元合金でなるので、電極が、冒頭で上述した従
来のショットキ接合型半導体装置の場合に比し、低い抵
抗率を有し、また、ショットキ接合が、同様に従来のシ
ョットキ接合型半導体装置の場合に比し、高い障壁高さ
を有し、さらに、ショットキ接合が、同様に従来のショ
ットキ接合型半導体装置の場合に比し、優れた耐熱性を
有している。
また1、本発明によるショットキ接合型半導体装置の製
法によれば、上述した優れた作用効果を有するショット
キ接合型半導体装置を、容易に製造することができる。
実施例1 次に、本発明によるショットキ接合型半導体装置の第1
の実施例、及びその製法の第1の実施例を、そのショッ
トキ接合型半導体装置の製法の第1の実施例によって述
べよう。
本発明によるショットキ接合型半導体装置の製法の第1
の実施例は、第1図を伴なって以下述べる順次の工程を
とって、本発明によるショットキ接合型半導体装置の第
1の実施例を製造する。
すなわち、予め、Ga Asでなるn型の半導体基板1
を用意する(第1図A)。
しかして、その半導体基板1上に、VIa族元素の1つ
であるモリブデン(MO)を用いたターゲットと、Va
族元素の1つであるタンタル(Ta)を用いたターゲッ
トとの2つのターゲットを用いた、窒素ガスとアルゴン
ガスとの混合ガスの雰囲気中での反応性スパッタリング
堆積処理を行なって、モリブデンと、タンタルと、窒素
との3元合金でなる金属層を、図示しないが半導体基板
1の全域に亘って形成する。
この場合、反応性スパッタリング堆積処理を、窒素ガス
とアルゴンガスとの混合ガスを半導体基板1上に流して
いる状態で、モリブデンを用いたターゲットと、タンタ
ルを用いたターゲットとに、各別に高周波電力を印加し
、そして、窒素ガスとアルゴンガス−との混合ガスを放
電させて行う。
次に、その金属層に対し、CF4ガスと酸素(02)と
の混合ガスを用いたプラズマエツチング処理を施すこと
によって、金属層から、半導体基板1上に、その半導体
基板1との間でショットキ接合3を形成しており、且つ
半導体基板1の全幅に亘って延長しているストライプ状
の電極2を形成する(11図B)。
次に、半導体基板1上に、電極2を挾んだ開位置におい
て、半導体基板1にオーム接触している、AU Ge−
Niでなる電極4及び5を、それ自体は公知の種々の方
法で形成する(第1図C)。
以上のようにして、Ga Asでなるn型の半導体基板
1上に、その半導体基板1との間でショットキ接合3を
形成している電極2が形成されている構成を有し、そし
て、電極2が、VIa族元素の1つであるモリブデン(
MO”)と、Va族元素の1つであるタンタル(Ta 
)と、窒素とによる3元合金でなる、という本発明によ
るショットキ接合型半導体装置の第1の実施例を、電極
2をゲート電極、電極4及び5をそれぞれソース電極及
びドレイン電極としているショットキ接合型電界効果ト
ランジスタの実施例として、製造する。
以上で、本発明によるショットキ接合型半導体装置の第
1の実施例、及びそれを製造する本発明によるショット
キ接合型半導体装置の製法の第1の実施例が明らかとな
った。
第1図Cに示す本発明によるショットキ接合型半導体装
置の第1の実施例によれば、そのモリブデンと、タンタ
ルと、窒素との3元合金でなる電極2が、本発明による
ショットキ接合型半導体装置の製法の第1の実施例によ
って、その反応性スパッタリング堆積処理を、窒素ガス
とアルゴンガスとの混合ガスによる雰囲気中の圧力を8
mTorrとし、混合ガスの全放電電力を1.5にWと
し、モリブデン(MO)を用いたターゲットと、タンタ
ル(Ta )を用いたターゲットとに各別に印加する高
周波電力をモリブデンと、タンタルと、窒素との3元合
金でなる電極2が、20%のタンタルの原子濃度を有し
て形成させる値にして、混合ガスに占める窒素ガスの流
量比(%)を変えて行って形成されている場合、ショッ
トキ接合3が、第2図に示すように、冒頭で上述した従
来のショットキ接合型半導体装置の場合に比し、高い障
壁高さφ(V)を有している。
また、第1図Cに示す本発明によるショットキ接合型半
導体装置の第1の実施例によれば、そのモリブデンと、
タンタルと、窒素との3元合金でなる電極2が、本発明
によるショットキ接合型半導体装置の製法の第1の実施
例によって、その反応性スパッタリング堆積処理を、上
述したように窒素ガスとアルゴンガスとの混合ガスによ
る雰囲気中の圧力を8■T orrとし、混合ガスの全
放電電力を1.5にWとし、しかしながら、混合ガスに
占める窒素ガスの流量比(%)を10%にして、モリブ
デン(MO)を用いたターゲットと、タンタル(Ta 
)を用いたターゲットとに各別に印加する高周波電力を
モリブデンと、タンタルと、窒素との3元合金でなる金
属層、従って電極2におけるタンタルの原子濃度(%)
を変えて行って形成されている場合、ショットキ接合3
が、第3図に示すように、冒頭で上述した従来のショッ
トキ接合型半導体装置の場合に比し、高い障壁高さφ(
V)を有している。
さらに、第1図Cに示す本発明によるショットキ接合型
半導体装置の第1の実施例によれば、そのモリブデンと
、タンタルと、窒素との3元合金でなる電極2が、本発
明によるショットキ接合型半導体装置の製法の第1の実
施例によって、その反応性スパッタリング堆積処理を、
上述したように窒素ガスとアルゴンガスとの混合ガスに
よる雰囲気中の圧力を8mTorrとし、混合ガスの全
放電電力を1.5にWとし、モリブデン(MO)を用い
たターゲットと、タンタル(丁a)を用いたターゲット
とに各別に印加する高周波電力の値を、モリブデンと、
タンタルと、窒素とによる3元合金でなる金属層、従っ
て電極2におけるタンタルの原子濃度が20%を有して
形成される値にし、さらに、混合ガスに占める窒素ガス
の流量比(%)を5%にして行って形成されている場合
、電極2が、冒頭で上述した金属硅化物でなる場合に比
し低く、且つ電極2が冒頭で上述した金属炭化物の場合
とほぼ等しい、約lX10−4Ωcmという低い抵抗率
を有している。また、ショットキ接合3が、電極2が金
属硅化物または金属窒化物でなる場合に比し良好な耐熱
性を有している。
従って、第1図Cで上述した本発明によるショットキ接
合型半導体装置によれば、半導体基板1との間でショッ
トキ接合3を形成している電極2の抵抗率、ショットキ
接合3の障壁高さ、及びショットキ接合3の耐熱性のい
ずれについても、口頭で上述した従来のショットキ接合
型半導体装置の場合に比し、優れている、という特徴を
有する。
また、第1図で上述した本発明よるショットキ接合型半
導体装置の製法の第1の実施例によれば、上述した優れ
た特徴を有する本発明によるショットキ接合型半導体装
置の第1の実施例を、容易に製造することができる。
友i■ユ 次に、本発明によるショットキ接合型半導体装置の第2
の実施例、及びその製法の第2の実施例を、そのショッ
トキ接合型半導体装置の製法の第2の実施例によって述
べよう。
本発明によるショットキ接合型半導体装置の製法の第2
の実施例は、第1図で上述した本発明によるショットキ
接合型半導体装置の製法の第1の実施例において、反応
性スパッタリング堆積処理を、モリブデンを用いたター
ゲットと、タンタルを用いたターゲットとを用いて行っ
ているのに代え、タングステンを用いたターゲットと、
タンタルを用いたターゲットとを用いて行うことを除い
て、第1図で上述した本発明によるショットキ接合型半
導体装置の製法と同様の工程をとって、GaAsでなる
n型の半導体基板1上に、その半導体基板1との間でシ
ョットキ接合3を形成している電極2が形成されている
構成を有し、そして、電極2が、VIa族元素の1つと
してのタングステン(W)と、Va族元素の1つとして
のタンタル(Ta)と、窒素とによる3元合金でなる、
という本発明によるショットキ接合型半導体装置の第2
の実施例を製造する。
以上で、本発明によるショットキ接合型半導体装置の第
2の実施例、及びそれを製造する本発明によるショット
キ接合型半導体装置の製法の第2の実施例が明らかとな
った。
本発明によるショットキ接合型半導体装置の第2の実施
例によれば、半導体基板1との間でショットキ接合3を
形成している電極2の抵抗率、ショットキ接合3の障壁
高さ、及びショットキ接合3の耐熱性のいずれについて
も、本発明によるショットキ接合型半導体装置の第1の
実施例の場合と同様に、冒頭で上述した従来のショット
キ接合型半導体装置の場合に比し、優れている、という
特徴を有する。
また、本発明によるショットキ接合型半導体装置の製法
の第2の実施例も、本発明によるショットキ接合型半導
体装置の製法の第1の実施例の場合と同様に、優れた特
徴を有する本発明によるショットキ接合型半導体装置の
第2の実施例を、容易に製造することができる。
実施例3 次に、本発明によるショットキ接合型半導体装置の第3
の実施例、及びその製法の第3の実施例を、そのショッ
トキ接合型半導体装置の製法の第3の実施例によって述
べよう。
本発明によるショットキ接合型半導体装置の製法の第3
の実施例−は、第1図で上述した本発明によるショット
キ接合型半導体装置の製法の第1の実施例において、反
応性スパッタリング堆積処理を、モリブデンを用いたタ
ーゲットと、タンタルを用いたターゲットとを用いて行
っているのに代え、モリブデン(MO)を用いたターゲ
ットと、ニオブ(Nb)を用いたターゲットとを用いて
行うことを除いて、第1図で上述した本発明によるショ
ットキ接合型半導体装置の製法と同様の工程をとって、
GaAsでなるn型の半導体基板1上に、その半導体基
板1との間でショットキ接合3を形成している電極2が
形成されている構成を有し、そして、電極2が、Vra
族元素の1つとしてのモリブデン(MO)と、va11
!元素の1つとしてのニオブ(Nb)と、窒素とによる
3元合金でなる、という本発明によるショットキ接合型
半導体装置の実施例を製造する。
以上で、本発明によるショットキ接合型半導体装置の第
3の実施例、及びそれを製造する本発明によるショット
キ接合型半導体装置の製法の第3の実施例が明らかとな
った。
本発明によるショットキ接合型半導体装置の第3の実施
例によれば、半導体基板1との間でショットキ接合3を
形成している電極2の抵抗率、ショットキ接合3の障壁
高さ、及びショットキ接合3の耐熱性のいずれについて
も、冒頭で上述した従来のショットキ接合型半導体装置
の場合に比し、優れている、という特徴を有する。
また、本発明によるショットキ接合型半導体装置の製法
の第3の実施例によれば、優れた特徴を有する本発明に
よるショットキ接合型半導体装置の第3の実施例を、容
易に製造することができる。
実施例4 次に、本発明によるショットキ接合型半導体装置の第4
の実施例、及びその製法の第4の実施例を、そのショッ
トキ接合型半導体装置の製法の第4の実施例によって述
べよう。
本発明によるショットキ接合型半導体装置の製法の第2
の実施例は、第1図で上述した本発明によるショットキ
接合型半導体装置の製法の第1の実施例において、反応
性スパッタリング堆積処理を、モリブデンを用いたター
ゲットと、タンタルを用いたターゲットとを用いて行っ
ているのに代え、タングステンを用いたターゲットと、
ニオブを用いたターゲットとを用いて行うことを除いて
、第1図で上述した本発明によるショットキ接合型半導
体装置の製法と同様の工程をとって、GaASでなるn
型の半導体基板1上に、その半導体基板1との間でショ
ットキ接合3を形成している電極2が形成されている構
成を有し、そして、電極2が、VIa族元素の1つとし
てのタングステン(W)と、Va族元素の1つとしての
ニオブ(Nb)と、窒素とによる3元合金でなる、とい
う本発明によるショットキ接合型半導体装置の実施例を
製造する。
以上で、本発明によるショットキ接合型半導体装置の第
4の実施例、及びそれを製造する本発明によるショット
キ接合型半導体装置の製法の第4の実施例が明らかとな
った。
本発明によるショットキ接合型半導体装置の第4の実施
例によれば、半導体基板1との間でショットキ接合3を
形成している電極2の抵抗率、ショットキ接合3の障壁
高さ、及びショットキ接合3の耐熱性のいずれについて
も、冒頭で上述した従来のショットキ接合型半導体装置
の場合に比し、優れている、という特徴を有する。
また、本発明によるショットキ接合型半導体装置の製法
の第4の声施例によれば、優れた特徴を有する。ショッ
トキ接合型半導体装置の第4の実施例を、容易に製造す
ることができる。
なお、上述においては、Va族元素から選ばれた金属を
用いたターゲットと、Vla族元素から選ばれた金属を
用いたターゲットとの2つのターゲットを用いた反応性
スバッ、タリング堆積処理を行って、半導体基板1との
間にショットキ接合を形成している電極2を形成する製
法、及びそのような製法によって製造されたショットキ
接合型半導体装置につき述べたが、Va族元素及びVI
a族元素のいずれか一方または双方から選ばれた第1及
び第2の金属をそれぞれ用いた第1及び第2のターゲッ
トを用いた、または第1及び第2の金属の合金もしくは
合金の窒化物を用いたターゲットを用いた反応性スパッ
タリング堆積処理を行って、電極2を形成するという製
法、また、そのような製法によって形成されたショット
キ接合型半導体装置とすることもでき、その他、本発明
の精神を脱することなしに、種々の変型、変更をなし得
るであろう。
【図面の簡単な説明】
第1図は、本発明によるショットキ接合型半導体装置の
実施例、及びその製法の実施例を示す路線的断面図であ
る。 第2図及び第3図は、それぞれ、本発明によるショット
キ接合型半導体装置の実施例の障壁高さの説明に供する
曲線図である。

Claims (1)

  1. 【特許請求の範囲】 1、ガリウムと砒素とを含む化合物半導体でなる半導体
    基板上に、その半導体基板との間でショットキ接合を形
    成している電極が形成されている構成を有するショット
    キ接合型半導体装置において、 上記電極が、Va族元素及びVIa族元素の 何れか一方または双方から選ばれた互に異なる第1及び
    第2の金属と、窒素とによる3元合金でなることを特徴
    とするショットキ接合型半導体装置。 2、ガリウムと砒素とを含む化合物半導体でなる半導体
    基板上に、Va族元素及びVIa族元素の何れか一方また
    は双方から選ばれた互に異なる第1及び第2の金属をそ
    れぞれ用いた第1及び第2のターゲットを用いた、また
    は上記第1及び第2の金属の合金またはその合金の窒化
    物を用いたターゲットを用いた、窒素ガスとアルゴンガ
    スとの混合ガスの雰囲気中での反応性スパッタリング堆
    積処理を行なつて、上記第1及び第2の金属と、窒素と
    による3元合金でなり、且つ上記半導体基板との間でシ
    ョットキ接合を形成している電極を形成することを特徴
    とするショットキ接合型半導体装置の製法。
JP1404285A 1985-01-28 1985-01-28 シヨツトキ接合型半導体装置及びその製法 Pending JPS61174671A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1404285A JPS61174671A (ja) 1985-01-28 1985-01-28 シヨツトキ接合型半導体装置及びその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1404285A JPS61174671A (ja) 1985-01-28 1985-01-28 シヨツトキ接合型半導体装置及びその製法

Publications (1)

Publication Number Publication Date
JPS61174671A true JPS61174671A (ja) 1986-08-06

Family

ID=11850051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1404285A Pending JPS61174671A (ja) 1985-01-28 1985-01-28 シヨツトキ接合型半導体装置及びその製法

Country Status (1)

Country Link
JP (1) JPS61174671A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687416U (ja) * 1993-05-28 1994-12-22 勇三 新井 カーブミラー
EP0642175B1 (en) * 1993-09-07 2004-04-28 Murata Manufacturing Co., Ltd. Semiconductor element with Schottky electrode and process for producing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687416U (ja) * 1993-05-28 1994-12-22 勇三 新井 カーブミラー
EP0642175B1 (en) * 1993-09-07 2004-04-28 Murata Manufacturing Co., Ltd. Semiconductor element with Schottky electrode and process for producing the same

Similar Documents

Publication Publication Date Title
JPS6239835B2 (ja)
JPH03133176A (ja) 炭化珪素半導体装置およびその製造方法
JPH07161659A (ja) 半導体装置およびその製造方法
JP3079851B2 (ja) 炭化けい素電子デバイスの製造方法
JPH0235462B2 (ja)
JPH0393271A (ja) Mos型半導体装置
JPH0361346B2 (ja)
JPS61174671A (ja) シヨツトキ接合型半導体装置及びその製法
JPH0359580B2 (ja)
JPH0212015B2 (ja)
JPS61290775A (ja) 半導体装置
JPH036669B2 (ja)
JPS5860535A (ja) 多層電極の製造方法
JPH0472385B2 (ja)
JPS60225477A (ja) 電極の形成方法
JPH0226790B2 (ja)
JPS62156877A (ja) シヨツトキ−ゲ−ト電界効果トランジスタおよびその製造方法
JPS6038883A (ja) ショットキゲ−ト型fetの製造方法
JPS63199415A (ja) 半導体素子の製造方法
JPH0354851B2 (ja)
JPS61234566A (ja) 電界効果トランジスタ
JPH04336432A (ja) 電界効果トランジスタ
JPH03109725A (ja) 半導体装置の製造方法
JPS6232656A (ja) 半導体装置及びその製造方法
JPH03231424A (ja) 化合物半導体装置の製造方法