JPS5936944A - 多層配線形成方法 - Google Patents
多層配線形成方法Info
- Publication number
- JPS5936944A JPS5936944A JP14804882A JP14804882A JPS5936944A JP S5936944 A JPS5936944 A JP S5936944A JP 14804882 A JP14804882 A JP 14804882A JP 14804882 A JP14804882 A JP 14804882A JP S5936944 A JPS5936944 A JP S5936944A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polymer resin
- resistant polymer
- wiring
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
偏）発明の技術分野
本発明は分子構造の異なる二種の耐熱高分子樹脂の二層
槓Ｍ１構造の層間絶縁膜を用いる多層配線形成方法に関
する。
槓Ｍ１構造の層間絶縁膜を用いる多層配線形成方法に関
する。
■）技術の背景
例えば集積回路半導体素子の高密度、高速度化が急速に
進展している中で、微細パターン多層配線構造の電極を
形成する技術が集積度や性能の向上を左右する重要な技
術となって来ている。
進展している中で、微細パターン多層配線構造の電極を
形成する技術が集積度や性能の向上を左右する重要な技
術となって来ている。
（Ｃ）従来技術と問題点
上記半導体素子における多層配線構造を形成するに際し
て、従来の方法に於ては、第１図に示すように半導体基
板１上にアルミニウム等の第１電 ゛掘削線層２が形
成され、更に該配線層２を含む一１１記半導体基板１上
に、例えばＣＶＤ法による二酸化シリコン層３を全面に
被覆し、通常のフ第１・エツチング技術によって電極接
続窓４を形成し、該接続窓４を介してＡＩ等の第２ｔｌ
ｌ配線層５が形成されてなる。しかしながらかかる構造
においては、多層積層の場合図から明らかなように段差
部６においてＡｌ被着層がうすくなり第２配線の断線の
心配がある。そこで前述した段差部６を無くし半導体基
板１上面の平坦化手法として第２図に示すように耐熱高
分子樹脂例えば流動性のポリアミド樹脂溶液等の被覆が
多用されている。第２図において前回の同等の部分につ
いては同符号を符しているが第１電極配線層２が設けら
れた半導体基板上Ｖこポリアミドを全面にスピン・コー
トシ所定のステップ・キュアーを行ってポリイミド層７
からなる層間絶縁膜を形成し、次いで該ポリイミド層７
に通常のフォトエツチング技術によって電極接続窓８を
形成し、該″ｘｉ接続窓８を介してＡｄ第１ｆｆＦｉ配
線層５が形成されてなる。しかしながら上記従来方法に
おいては、第８図の要部拡大断面図に示すように、ポリ
イミド層７に電極接続窓８をエツチング形成する際に、
レジスト膜のエツチング窓と第１１！Ｌ極層２との間に
位置ずれがある吉エツチング窓内に第１電極層２に隣接
する領域のポリイミド層７が表出し、該領域のポリイミ
ド層７にオーバエツチング部９が形成され、そのため該
領域に面した第１ｉｔ極配線層２の縁部には鋭利な角１
０を持った段差部１１が形成される。そのために１１１
Ｊ記接続窓８において第１配線層２に接する第２電極配
線Ｎ５を形成した際に、該第２電極配線ｗＪ５に、第１
′市棒配線層２の鋭利な角１０を起点とする亀裂１２が
発生しがちで、第２’Ｅ極配腺層５の信頼度の低下とい
う問題がある。そのため従来は上記位置ずれを防止する
手段として、第１電極配線層２における配線接続領域に
通常の配線幅の例えば二倍程度の一辺を有する広い配線
接続パッドを形成して多少ずれが生じても上記問題が生
じないようにしていたが、該手段は半導体装置の集積度
を低下せしめ高集積化を阻害する問題があった。
て、従来の方法に於ては、第１図に示すように半導体基
板１上にアルミニウム等の第１電 ゛掘削線層２が形
成され、更に該配線層２を含む一１１記半導体基板１上
に、例えばＣＶＤ法による二酸化シリコン層３を全面に
被覆し、通常のフ第１・エツチング技術によって電極接
続窓４を形成し、該接続窓４を介してＡＩ等の第２ｔｌ
ｌ配線層５が形成されてなる。しかしながらかかる構造
においては、多層積層の場合図から明らかなように段差
部６においてＡｌ被着層がうすくなり第２配線の断線の
心配がある。そこで前述した段差部６を無くし半導体基
板１上面の平坦化手法として第２図に示すように耐熱高
分子樹脂例えば流動性のポリアミド樹脂溶液等の被覆が
多用されている。第２図において前回の同等の部分につ
いては同符号を符しているが第１電極配線層２が設けら
れた半導体基板上Ｖこポリアミドを全面にスピン・コー
トシ所定のステップ・キュアーを行ってポリイミド層７
からなる層間絶縁膜を形成し、次いで該ポリイミド層７
に通常のフォトエツチング技術によって電極接続窓８を
形成し、該″ｘｉ接続窓８を介してＡｄ第１ｆｆＦｉ配
線層５が形成されてなる。しかしながら上記従来方法に
おいては、第８図の要部拡大断面図に示すように、ポリ
イミド層７に電極接続窓８をエツチング形成する際に、
レジスト膜のエツチング窓と第１１！Ｌ極層２との間に
位置ずれがある吉エツチング窓内に第１電極層２に隣接
する領域のポリイミド層７が表出し、該領域のポリイミ
ド層７にオーバエツチング部９が形成され、そのため該
領域に面した第１ｉｔ極配線層２の縁部には鋭利な角１
０を持った段差部１１が形成される。そのために１１１
Ｊ記接続窓８において第１配線層２に接する第２電極配
線Ｎ５を形成した際に、該第２電極配線ｗＪ５に、第１
′市棒配線層２の鋭利な角１０を起点とする亀裂１２が
発生しがちで、第２’Ｅ極配腺層５の信頼度の低下とい
う問題がある。そのため従来は上記位置ずれを防止する
手段として、第１電極配線層２における配線接続領域に
通常の配線幅の例えば二倍程度の一辺を有する広い配線
接続パッドを形成して多少ずれが生じても上記問題が生
じないようにしていたが、該手段は半導体装置の集積度
を低下せしめ高集積化を阻害する問題があった。
（ｉ″１）発明の目的
本発明の目的はかかる問題点を解消し、高集積化可能な
多層配線形成方法の提供にある。
多層配線形成方法の提供にある。
（θ）発明の構成
即ち本発明は下層配線層が設けらｔまた基板上に第１耐
熱高分子樹脂層からなる絶縁膜を塗布硬化させ、次いで
該絶縁膜を一部エッチング除去して前記下層配線層を表
出させる工程と、該下層配線層上と残存する前記絶縁膜
上に第２耐熱高分子樹脂層を塗布して加熱硬化した後該
第２耐熱高分子樹脂層に前記下Ｍ配線層幅より大きな接
続窓全形成する工程と、前記下層配線層上に上層配線層
を設けて接続部を形成する工程とが含まれてなることを
特徴とする。
熱高分子樹脂層からなる絶縁膜を塗布硬化させ、次いで
該絶縁膜を一部エッチング除去して前記下層配線層を表
出させる工程と、該下層配線層上と残存する前記絶縁膜
上に第２耐熱高分子樹脂層を塗布して加熱硬化した後該
第２耐熱高分子樹脂層に前記下Ｍ配線層幅より大きな接
続窓全形成する工程と、前記下層配線層上に上層配線層
を設けて接続部を形成する工程とが含まれてなることを
特徴とする。
（ｆ） 発明の実施例
以下本発明の実施例について、第４図乃至第９図に示す
一実施例の工程要部断面図を用いて具体的に説明する。
一実施例の工程要部断面図を用いて具体的に説明する。
尚前回と同等の部分については同一符号を付している。
第４図において半導体基板２１上に通常の蒸着又はスパ
ッタ法にて約１μｍの厚さのアルミニウムなどの金属薄
膜を形成し、通常のフォトエツチング法によって所要の
下層配線層２２を形成する。
ッタ法にて約１μｍの厚さのアルミニウムなどの金属薄
膜を形成し、通常のフォトエツチング法によって所要の
下層配線層２２を形成する。
次いで第５図に示すように該下層配線層２２を含む前記
半導体基板２１上に第１耐熱高分子樹脂層からなる絶縁
膜２３を約１．２μｍの厚さにスピンコ−１・法によっ
て塗布すハばその流動性により平坦な表面層が形成され
る。第１耐熱高分子樹脂溶液として例えばバイラリンＰ
ニー２５５５ （デュポン社製）などを使用し気泡の混
入を防止するためステップ・キュアーを行い最終処理温
度約４５０℃、加熱時間約３０分間熱処理して第１耐熱
高分子樹脂層２３を硬化させる。該硬化第１耐熱高分子
樹脂層２３は、後の工程に使用するヒドラジン系エツチ
ング液に対して耐食刻性を有している。次いで第６図に
示すように第１耐熱高分子樹脂層２３表面を通常の酸素
（０２）ブツズマ処理により下層配線Ｍ２２が完全に表
面に〃出するまでエツチング除去する。エツチング条件
としてガス圧約ＩＴｏｒｒ。
半導体基板２１上に第１耐熱高分子樹脂層からなる絶縁
膜２３を約１．２μｍの厚さにスピンコ−１・法によっ
て塗布すハばその流動性により平坦な表面層が形成され
る。第１耐熱高分子樹脂溶液として例えばバイラリンＰ
ニー２５５５ （デュポン社製）などを使用し気泡の混
入を防止するためステップ・キュアーを行い最終処理温
度約４５０℃、加熱時間約３０分間熱処理して第１耐熱
高分子樹脂層２３を硬化させる。該硬化第１耐熱高分子
樹脂層２３は、後の工程に使用するヒドラジン系エツチ
ング液に対して耐食刻性を有している。次いで第６図に
示すように第１耐熱高分子樹脂層２３表面を通常の酸素
（０２）ブツズマ処理により下層配線Ｍ２２が完全に表
面に〃出するまでエツチング除去する。エツチング条件
としてガス圧約ＩＴｏｒｒ。
出力８００Ｗ、時間約２分間程度である。次いで第７図
に示すように下層配線層２２を含む第１耐熱高分子樹脂
層２３上に第２耐熱高分子樹脂層２４゜例えば電子絶縁
コーティングＩＪ ５Ｐ−７１０（東し社製）を全面に
塗布し、ステップ・キュアーを行い最終処理温度４・６
０℃、加熱時間８０分の熱処理で硬化する。該硬化第２
耐熱高分子樹脂層２４はヒドラジン系エツチング液に対
して食刻性を有している。次いで第８図に示すように該
第２耐熱高分子樹脂層２４上に、所望の下層配線層２２
幅より大き力配線接続窓形成領域面を表出するエツチン
グ窓２５を有するレジスト膜２６を、通常のフオト・フ
ロセスを用いて形成し、次いで該レジスト１操２６をマ
スクとして、ヒドラジン等からなる樹脂エツチング液を
用いる通常のウェット・エツチングを行って、１１１記
第２耐熱高分子樹脂層２４に２ 下層配線Ｈｔの−に面を表出する接続窓２７を形成する
。勿論接続窓２７寸法は使用目的によって下層配線層２
２幅と同等あるいはそれ以下であっても４１＋４わない
。尚此の際前記第１耐熱高分子層２８は耐食刻性である
ため、接続窓パターンの位置ずれによる段差を生ずるこ
とはない。次いで該レジスト１操２６をレジスト剥離液
々どを用いて除去する。次いで通常の方法即ち蒸着成る
いはスパッタ及び選択エツチング等の手段を用いて、第
９図に示すように、前記第２耐熱高分子樹脂層２４上に
その接続窓２７部に於て下層配線層２２に接する例えば
アルミニウム上層配線層２８を形成する。
に示すように下層配線層２２を含む第１耐熱高分子樹脂
層２３上に第２耐熱高分子樹脂層２４゜例えば電子絶縁
コーティングＩＪ ５Ｐ−７１０（東し社製）を全面に
塗布し、ステップ・キュアーを行い最終処理温度４・６
０℃、加熱時間８０分の熱処理で硬化する。該硬化第２
耐熱高分子樹脂層２４はヒドラジン系エツチング液に対
して食刻性を有している。次いで第８図に示すように該
第２耐熱高分子樹脂層２４上に、所望の下層配線層２２
幅より大き力配線接続窓形成領域面を表出するエツチン
グ窓２５を有するレジスト膜２６を、通常のフオト・フ
ロセスを用いて形成し、次いで該レジスト１操２６をマ
スクとして、ヒドラジン等からなる樹脂エツチング液を
用いる通常のウェット・エツチングを行って、１１１記
第２耐熱高分子樹脂層２４に２ 下層配線Ｈｔの−に面を表出する接続窓２７を形成する
。勿論接続窓２７寸法は使用目的によって下層配線層２
２幅と同等あるいはそれ以下であっても４１＋４わない
。尚此の際前記第１耐熱高分子層２８は耐食刻性である
ため、接続窓パターンの位置ずれによる段差を生ずるこ
とはない。次いで該レジスト１操２６をレジスト剥離液
々どを用いて除去する。次いで通常の方法即ち蒸着成る
いはスパッタ及び選択エツチング等の手段を用いて、第
９図に示すように、前記第２耐熱高分子樹脂層２４上に
その接続窓２７部に於て下層配線層２２に接する例えば
アルミニウム上層配線層２８を形成する。
以」二説明したように本発明によれば、第１耐熱高分子
樹脂層２３によって下層配線層２２面を平坦化し、かつ
該樹脂層２３は接続窓２７をエツチング形成する際に、
その耐食刻性を利用するととによって段差を生ずること
がなく、位置合せ作条の困難性を解消すると共に、下層
配線層２２幅より大きな電極接続窓２７を形成すること
が可能となる。
樹脂層２３によって下層配線層２２面を平坦化し、かつ
該樹脂層２３は接続窓２７をエツチング形成する際に、
その耐食刻性を利用するととによって段差を生ずること
がなく、位置合せ作条の困難性を解消すると共に、下層
配線層２２幅より大きな電極接続窓２７を形成すること
が可能となる。
リ 発明の効果
このようにすれば特に下層配線層に大面積の配線接続パ
ターンを設ける必要がなく、半導体素子の高集積化が可
能となり、かつ位置合せ作業の簡易化による能率向上、
及び平坦化の断線防止による信頼性向上など大きな効果
を得ることができる。
ターンを設ける必要がなく、半導体素子の高集積化が可
能となり、かつ位置合せ作業の簡易化による能率向上、
及び平坦化の断線防止による信頼性向上など大きな効果
を得ることができる。
なお本発明は三層以上の多層配線にも適用され。
又実施例は本発明の一例と【７てあげたものであり本発
明の範囲を制限するものではない。
明の範囲を制限するものではない。
第１図及び第２図は従来方法による要部断面図、第３図
は従来方法による要部拡大断面図、第４図乃至第９図は
本発明による一実施例の工程要部断面図である。 図において２１は半導体基板、２２は下層配線層、２３
は第１ ｒ＃熱熱分分子樹脂層２４は第２耐熱高分子樹
脂層、２６はレジスト膜、２７は接続窓、２８は上層配
線層を示す。 第１１ぎｊ 第２図 第３図 １］１０ 第 ４１１ 第５図 、２２ 第６１２１ 第７図
は従来方法による要部拡大断面図、第４図乃至第９図は
本発明による一実施例の工程要部断面図である。 図において２１は半導体基板、２２は下層配線層、２３
は第１ ｒ＃熱熱分分子樹脂層２４は第２耐熱高分子樹
脂層、２６はレジスト膜、２７は接続窓、２８は上層配
線層を示す。 第１１ぎｊ 第２図 第３図 １］１０ 第 ４１１ 第５図 、２２ 第６１２１ 第７図
Claims (1)
- 下層配線層が設けられた基板上に第１耐熱高分子樹脂層
から々る絶縁膜を塗布硬化させ、次いで該絶縁ルカを一
部エッチング除去して前記下層配線層を表出させる工程
と、該下層配線層上と残存する１）ＩＩ記絶縁膜上に第
２耐熱高分子樹脂層を塗布して加熱硬化した後該第２耐
熱高分子樹脂層に前記下層配線層幅より大きな接続窓を
形成する工程と、前記下層配線層上に上層配線層を設け
て接続部を形成する工程とが含１ｔてなることを特徴と
する多層配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14804882A JPS5936944A (ja) | 1982-08-25 | 1982-08-25 | 多層配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14804882A JPS5936944A (ja) | 1982-08-25 | 1982-08-25 | 多層配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5936944A true JPS5936944A (ja) | 1984-02-29 |
| JPH0330295B2 JPH0330295B2 (ja) | 1991-04-26 |
Family
ID=15443972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14804882A Granted JPS5936944A (ja) | 1982-08-25 | 1982-08-25 | 多層配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936944A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61204976A (ja) * | 1985-03-08 | 1986-09-11 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置とその製造方法 |
| US5591676A (en) * | 1991-10-21 | 1997-01-07 | Motorola, Inc. | Method of making a semiconductor device having a low permittivity dielectric |
-
1982
- 1982-08-25 JP JP14804882A patent/JPS5936944A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61204976A (ja) * | 1985-03-08 | 1986-09-11 | Seiko Instr & Electronics Ltd | 薄膜トランジスタ装置とその製造方法 |
| US5591676A (en) * | 1991-10-21 | 1997-01-07 | Motorola, Inc. | Method of making a semiconductor device having a low permittivity dielectric |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0330295B2 (ja) | 1991-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3630777B2 (ja) | マルチチップ・モジュールの製造方法 | |
| EP0450381B1 (en) | Multilayer interconnection structure | |
| JPH0513960A (ja) | 多層配線基板の製造方法 | |
| JPS61152040A (ja) | 半導体装置の製造方法 | |
| JPS5936944A (ja) | 多層配線形成方法 | |
| JP2985326B2 (ja) | 半導体装置の製造方法 | |
| JPH07307549A (ja) | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 | |
| JPH09306901A (ja) | 半導体装置の製造方法 | |
| JPS58184741A (ja) | 半導体装置の製造方法 | |
| JPS5936943A (ja) | 多層配線形成方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPH07307550A (ja) | 電子部品の製造方法 | |
| JPS5833853A (ja) | 半導体装置の製造方法 | |
| JPS63299253A (ja) | 半導体装置の製造方法 | |
| JPS6313347B2 (ja) | ||
| JPH0612789B2 (ja) | 半導体装置 | |
| JPS6138853B2 (ja) | ||
| JPH11274296A (ja) | 多層配線構造及びその形成方法 | |
| JPS6059737A (ja) | 半導体装置の製造方法 | |
| JPS6220399A (ja) | 多層配線の形成方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPH11168141A (ja) | 半導体装置及びその製造方法 | |
| JP2002280451A (ja) | 多層配線形成方法 | |
| JPS6227745B2 (ja) | ||
| JPS59119730A (ja) | 半導体装置の製造方法 |