JPH05121552A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05121552A JPH05121552A JP27801391A JP27801391A JPH05121552A JP H05121552 A JPH05121552 A JP H05121552A JP 27801391 A JP27801391 A JP 27801391A JP 27801391 A JP27801391 A JP 27801391A JP H05121552 A JPH05121552 A JP H05121552A
- Authority
- JP
- Japan
- Prior art keywords
- antifuse
- amorphous silicon
- wiring
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造方法、特に、アンチヒュー
ズを有する半導体装置の製造方法に関し、上層配線形成
前に実施される表面生成物除去のための不活性ガスイオ
ンの照射によってアモルファスシリコン層に欠陥が発生
するのを低減して相転移特性を安定させ、アンチヒュー
ズの歩留りを向上する方法を提供することを目的とす
る。 【構成】 基板１上に下層配線３を形成し、その上に層
間絶縁膜４を形成し、これをパターニングして下層配線
３上から除去してコンタクトホール５・51を形成する。
次に、アンチヒューズ形成領域のコンタクトホール５に
アモルファスシリコン層６を形成し、アモルファスシリ
コン層６の表面を酸化して酸化シリコン膜８を形成し、
不活性ガスイオンを照射してアンチヒューズ形成領域を
除く領域のコンタクトホール51内の表面生成物７と酸化
シリコン膜８とを除去した後コンタクトホール５・51内
を含む層間絶縁膜４上に上層配線９を形成するように構
成する。
ズを有する半導体装置の製造方法に関し、上層配線形成
前に実施される表面生成物除去のための不活性ガスイオ
ンの照射によってアモルファスシリコン層に欠陥が発生
するのを低減して相転移特性を安定させ、アンチヒュー
ズの歩留りを向上する方法を提供することを目的とす
る。 【構成】 基板１上に下層配線３を形成し、その上に層
間絶縁膜４を形成し、これをパターニングして下層配線
３上から除去してコンタクトホール５・51を形成する。
次に、アンチヒューズ形成領域のコンタクトホール５に
アモルファスシリコン層６を形成し、アモルファスシリ
コン層６の表面を酸化して酸化シリコン膜８を形成し、
不活性ガスイオンを照射してアンチヒューズ形成領域を
除く領域のコンタクトホール51内の表面生成物７と酸化
シリコン膜８とを除去した後コンタクトホール５・51内
を含む層間絶縁膜４上に上層配線９を形成するように構
成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方
法、特に、アンチヒューズを有する半導体装置の製造方
法に関する。
法、特に、アンチヒューズを有する半導体装置の製造方
法に関する。
【０００２】近年の半導体装置には高集積化・高機能化
が要求されており、それにともなって製造工程が増加し
て設計から製造完了までの所要期間が長くなっている。
この対策として、予想される様々な仕様に対応しうるよ
うに素子の形成や配線の形成を予めすませておき、仕様
確定時にその確定仕様に対応して多層配線相互間を接続
するようにすれば、短期間で半導体装置を供給すること
が可能である。
が要求されており、それにともなって製造工程が増加し
て設計から製造完了までの所要期間が長くなっている。
この対策として、予想される様々な仕様に対応しうるよ
うに素子の形成や配線の形成を予めすませておき、仕様
確定時にその確定仕様に対応して多層配線相互間を接続
するようにすれば、短期間で半導体装置を供給すること
が可能である。
【０００３】これを実現する方法として、多層配線の層
間接続部に予めヒューズを形成しておき、層間接続を必
要としないところではこのヒューズを溶断する方法が知
られている。また、これとは反対に、最初は高抵抗状態
にあるが、熱を加えると低抵抗状態に変化するアンチヒ
ューズと称するものを層間接続部に形成しておく方法が
ある。本発明は、このアンチヒューズの形成方法に関す
るものである。
間接続部に予めヒューズを形成しておき、層間接続を必
要としないところではこのヒューズを溶断する方法が知
られている。また、これとは反対に、最初は高抵抗状態
にあるが、熱を加えると低抵抗状態に変化するアンチヒ
ューズと称するものを層間接続部に形成しておく方法が
ある。本発明は、このアンチヒューズの形成方法に関す
るものである。
【０００４】
【従来の技術】アンチヒューズを有する多層配線の従来
の形成方法を以下に説明する。図４に示すように、基板
１上に形成された絶縁膜２上に下層配線３を形成する。
次に、層間絶縁膜４を形成し、これをパターニングして
下層配線３上の層間接続領域から除去してコンタクトホ
ール５・51を形成する。次に、アモルファスシリコン層
６を形成し、これをパターニングしてアンチヒューズが
形成されるコンタクトホール５を除く領域から除去す
る。次いで、図示しないが、コンタクトホール５・51内
を含む層間絶縁膜４上にアルミニウム膜を形成し、これ
をパターニングして上層配線を形成する。
の形成方法を以下に説明する。図４に示すように、基板
１上に形成された絶縁膜２上に下層配線３を形成する。
次に、層間絶縁膜４を形成し、これをパターニングして
下層配線３上の層間接続領域から除去してコンタクトホ
ール５・51を形成する。次に、アモルファスシリコン層
６を形成し、これをパターニングしてアンチヒューズが
形成されるコンタクトホール５を除く領域から除去す
る。次いで、図示しないが、コンタクトホール５・51内
を含む層間絶縁膜４上にアルミニウム膜を形成し、これ
をパターニングして上層配線を形成する。
【０００５】このアンチヒューズに電流を一定時間流す
とジュール熱によってアモルファスシリコン層６がアニ
ールされて多結晶シリコンに相転移して下層配線と上層
配線とが導通される。
とジュール熱によってアモルファスシリコン層６がアニ
ールされて多結晶シリコンに相転移して下層配線と上層
配線とが導通される。
【０００６】
【発明が解決しようとする課題】アンチヒューズの形成
されないコンタクトホール51に露出する下層配線３の表
面に、図４に示すように、アルミニウム化合物、シリコ
ン化合物等の表面生成物７が形成されるので、上層配線
を形成するのに先立ち、アルゴン等の不活性ガスイオン
を照射してこの表面生成物７を除去する工程が必要であ
る。
されないコンタクトホール51に露出する下層配線３の表
面に、図４に示すように、アルミニウム化合物、シリコ
ン化合物等の表面生成物７が形成されるので、上層配線
を形成するのに先立ち、アルゴン等の不活性ガスイオン
を照射してこの表面生成物７を除去する工程が必要であ
る。
【０００７】この不活性ガスイオンを照射する時に、ア
ンチヒューズを構成するアモルファスシリコン層６にも
同時にイオンが照射されるので、アモルファスシリコン
層６の表面に欠陥が発生して多結晶シリコンへの相転移
特性にばらつきが生じ、アンチヒューズの歩留りが低下
するという問題が発生する。
ンチヒューズを構成するアモルファスシリコン層６にも
同時にイオンが照射されるので、アモルファスシリコン
層６の表面に欠陥が発生して多結晶シリコンへの相転移
特性にばらつきが生じ、アンチヒューズの歩留りが低下
するという問題が発生する。
【０００８】本発明の目的は、この欠点を解消すること
にあり、上層配線形成前に実施される表面生成物除去の
ための不活性ガスイオンの照射によってアモルファスシ
リコン層に欠陥が発生するのを低減して相転移特性を安
定させ、アンチヒューズの歩留りを向上する方法を提供
することにある。
にあり、上層配線形成前に実施される表面生成物除去の
ための不活性ガスイオンの照射によってアモルファスシ
リコン層に欠陥が発生するのを低減して相転移特性を安
定させ、アンチヒューズの歩留りを向上する方法を提供
することにある。
【０００９】
【課題を解決するための手段】上記の目的は、基板
（１）上に下層配線（３）を形成し、この下層配線
（３）上に層間絶縁膜（４）を形成し、この層間絶縁膜
（４）をパターニングして前記の下層配線（３）上から
除去してコンタクトホール（５・51）を形成し、アンチ
ヒューズ形成領域の前記のコンタクトホール（５）にア
モルファスシリコン層（６）を形成し、このアモルファ
スシリコン層（６）の表面を酸化して酸化シリコン膜
（８）を形成し、不活性ガスイオンを照射して前記のア
ンチヒューズ形成領域を除く領域のコンタクトホール
（51）内の表面生成物（７）と前記の酸化シリコン膜
（８）とを除去し、次いで、前記のコンタクトホール
（５・51）内を含む前記の層間絶縁膜（４）上に上層配
線（９）を形成する工程を有する半導体装置の製造方法
によって達成される。
（１）上に下層配線（３）を形成し、この下層配線
（３）上に層間絶縁膜（４）を形成し、この層間絶縁膜
（４）をパターニングして前記の下層配線（３）上から
除去してコンタクトホール（５・51）を形成し、アンチ
ヒューズ形成領域の前記のコンタクトホール（５）にア
モルファスシリコン層（６）を形成し、このアモルファ
スシリコン層（６）の表面を酸化して酸化シリコン膜
（８）を形成し、不活性ガスイオンを照射して前記のア
ンチヒューズ形成領域を除く領域のコンタクトホール
（51）内の表面生成物（７）と前記の酸化シリコン膜
（８）とを除去し、次いで、前記のコンタクトホール
（５・51）内を含む前記の層間絶縁膜（４）上に上層配
線（９）を形成する工程を有する半導体装置の製造方法
によって達成される。
【００１０】
【作用】アンチヒューズを構成するアモルファスシリコ
ン層６の表面には酸化シリコン膜８が形成されているの
で、アンチヒューズが形成されないコンタクトホール51
内に形成された表面生成物７を除去するための不活性ガ
スイオン照射期間中は、この酸化シリコン膜８がエッチ
ングされてアモルファスシリコン層６には直接不活性ガ
スイオンは照射されない。アモルファスシリコン層６に
不活性ガスイオンが照射されるのは、酸化シリコン膜８
がすべてエッチング除去される最終段階の極めて短い期
間だけとなる。この結果、アモルファスシリコン層６の
表面に発生する欠陥は減少し、相転移は安定する。
ン層６の表面には酸化シリコン膜８が形成されているの
で、アンチヒューズが形成されないコンタクトホール51
内に形成された表面生成物７を除去するための不活性ガ
スイオン照射期間中は、この酸化シリコン膜８がエッチ
ングされてアモルファスシリコン層６には直接不活性ガ
スイオンは照射されない。アモルファスシリコン層６に
不活性ガスイオンが照射されるのは、酸化シリコン膜８
がすべてエッチング除去される最終段階の極めて短い期
間だけとなる。この結果、アモルファスシリコン層６の
表面に発生する欠陥は減少し、相転移は安定する。
【００１１】
【実施例】以下、図面を参照して、本発明の一実施例に
係るアンチヒューズを有する多層配線の形成方法につい
て説明する。
係るアンチヒューズを有する多層配線の形成方法につい
て説明する。
【００１２】図２に示すように、シリコン基板１上に形
成された絶縁膜２上にアルミニウムをスパッタした後、
これをパターニングして下層配線３を形成する。図１に
示すように、二酸化シリコン等の層間絶縁膜４を形成
し、これをパターニングして下層配線３上から除去して
コンタクトホール５・51を形成する。
成された絶縁膜２上にアルミニウムをスパッタした後、
これをパターニングして下層配線３を形成する。図１に
示すように、二酸化シリコン等の層間絶縁膜４を形成
し、これをパターニングして下層配線３上から除去して
コンタクトホール５・51を形成する。
【００１３】次に、ＣＶＤ法を使用してリン等の不純物
のドープされたアモルファスシリコン層６を形成し、こ
れをフッ素ラジカルを使用してパターニングしてアンチ
ヒューズ形成領域を除く領域から除去する。この時、ア
モルファスシリコン層６の除去されたコンタクトホール
51に露出する下層配線３上にはアルミニウム化合物、シ
リコン化合物等の表面生成物７が形成される。
のドープされたアモルファスシリコン層６を形成し、こ
れをフッ素ラジカルを使用してパターニングしてアンチ
ヒューズ形成領域を除く領域から除去する。この時、ア
モルファスシリコン層６の除去されたコンタクトホール
51に露出する下層配線３上にはアルミニウム化合物、シ
リコン化合物等の表面生成物７が形成される。
【００１４】次いで、酸素雰囲気中でランプアニールを
施してアモルファスシリコン層６の表面を酸化し、１０
０〜２００Å厚程度の酸化シリコン膜８を形成する。図
３に示すように、上層配線形成時の前処理としてアルゴ
ン等の不活性ガスイオンを照射し、アモルファスシリコ
ン層６の形成されていないコンタクトホール51内の表面
生成物７を除去すると同時に、アモルファスシリコン層
６上に形成されている酸化シリコン膜８を除去する。な
お、酸化シリコン膜８は表面生成物７が除去されるのに
必要な期間耐えられる厚さに形成するとよく、通常１０
０〜２００Å厚である。
施してアモルファスシリコン層６の表面を酸化し、１０
０〜２００Å厚程度の酸化シリコン膜８を形成する。図
３に示すように、上層配線形成時の前処理としてアルゴ
ン等の不活性ガスイオンを照射し、アモルファスシリコ
ン層６の形成されていないコンタクトホール51内の表面
生成物７を除去すると同時に、アモルファスシリコン層
６上に形成されている酸化シリコン膜８を除去する。な
お、酸化シリコン膜８は表面生成物７が除去されるのに
必要な期間耐えられる厚さに形成するとよく、通常１０
０〜２００Å厚である。
【００１５】次いで、スパッタ法を使用してコンタクト
ホール５・51を含む層間絶縁膜４上にアルミニウム膜を
形成し、これをパターニングして上層配線９を形成す
る。
ホール５・51を含む層間絶縁膜４上にアルミニウム膜を
形成し、これをパターニングして上層配線９を形成す
る。
【００１６】
【発明の効果】以上説明したとおり、本発明に係る半導
体装置の製造方法においては、表面生成物除去のための
不活性ガスイオン照射工程に先立ち、アンチヒューズを
構成するアモルファスシリコン層の表面に酸化シリコン
膜を形成しているので、アモルファスシリコン層が不活
性ガスイオンに照射される期間が短くなり、アモルファ
スシリコン層に欠陥が発生するのが低減され、アニール
による多結晶シリコンへの相転移が安定化してアンチヒ
ューズの歩留りが向上する。
体装置の製造方法においては、表面生成物除去のための
不活性ガスイオン照射工程に先立ち、アンチヒューズを
構成するアモルファスシリコン層の表面に酸化シリコン
膜を形成しているので、アモルファスシリコン層が不活
性ガスイオンに照射される期間が短くなり、アモルファ
スシリコン層に欠陥が発生するのが低減され、アニール
による多結晶シリコンへの相転移が安定化してアンチヒ
ューズの歩留りが向上する。
【図１】本発明に係るアンチヒューズを有する多層配線
の形成工程図（その２）である。
の形成工程図（その２）である。
【図２】本発明に係るアンチヒューズを有する多層配線
の形成工程図（その１）である。
の形成工程図（その１）である。
【図３】本発明に係るアンチヒューズを有する多層配線
の形成工程図（その３）である。
の形成工程図（その３）である。
【図４】従来技術に係るアンチヒューズを有する多層配
線の形成工程図である。
線の形成工程図である。
１ 基板 ２ 絶縁膜 ３ 下層配線 ４ 層間絶縁膜 ５・51 コンタクトホール ６ アモルファスシリコン層 ７ 表面生成物 ８ 酸化シリコン膜 ９ 上層配線
Claims (1)
- 【請求項１】 基板（１）上に下層配線（３）を形成
し、 該下層配線（３）上に層間絶縁膜（４）を形成し、 該層間絶縁膜（４）をパターニングして前記下層配線
（３）上から除去してコンタクトホール（５・51）を形
成し、 アンチヒューズ形成領域の前記コンタクトホール（５）
にアモルファスシリコン層（６）を形成し、 該アモルファスシリコン層（６）の表面を酸化して酸化
シリコン膜（８）を形成し、不活性ガスイオンを照射し
て前記アンチヒューズ形成領域を除く領域のコンタクト
ホール（51）内の表面生成物（７）と前記酸化シリコン
膜（８）とを除去し、 前記コンタクトホール（５・51）内を含む前記層間絶縁
膜（４）上に上層配線（９）を形成する工程を有するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27801391A JPH05121552A (ja) | 1991-10-24 | 1991-10-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27801391A JPH05121552A (ja) | 1991-10-24 | 1991-10-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121552A true JPH05121552A (ja) | 1993-05-18 |
Family
ID=17591424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27801391A Withdrawn JPH05121552A (ja) | 1991-10-24 | 1991-10-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121552A (ja) |
-
1991
- 1991-10-24 JP JP27801391A patent/JPH05121552A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62293740A (ja) | 半導体装置の製造方法 | |
| JPS61193456A (ja) | 半導体素子の製造方法 | |
| JPH05121552A (ja) | 半導体装置の製造方法 | |
| JPS5910064B2 (ja) | 多層配線構造の製造方法 | |
| JPH05114651A (ja) | 半導体装置の製造方法 | |
| KR20020063815A (ko) | 반도체 장치에서의 배선 패턴 형성 방법 | |
| JPH0456453B2 (ja) | ||
| JPS60261154A (ja) | 半導体集積回路装置の製造方法 | |
| JPH08125023A (ja) | 半導体装置の製造方法 | |
| JPH058578B2 (ja) | ||
| JP2719751B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH09306915A (ja) | 半導体装置の製造方法 | |
| JPS6130060A (ja) | 半導体ヒユ−ズ素子の製造方法 | |
| JPH02260535A (ja) | 半導体装置の製造方法 | |
| JPH05121556A (ja) | 半導体装置の製造方法 | |
| JPH07263447A (ja) | 半導体装置およびその製造方法 | |
| JPH03165515A (ja) | コンタクトの形成方法 | |
| JPH11340238A (ja) | 半導体装置の製造方法 | |
| JPS6297348A (ja) | 半導体装置の製造方法 | |
| JPS583252A (ja) | 半導体集積回路装置 | |
| JP2005019619A (ja) | 溶断ヒューズを備えた半導体装置及びその製造方法 | |
| JPH01200651A (ja) | 半導体装置の製造方法 | |
| JPH04159756A (ja) | 半導体装置の製造方法 | |
| JPH08255833A (ja) | 半導体装置の製造方法 | |
| JPH118307A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |