JPS60261154A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は冗長回路を備えて欠陥救済を行なう半導体装置
に関し、特に冗長回路に接続されるヒユーズの改善を図
った半導体装置に関するものである。

〔背景技術〕

一般ＫＰ−ＲＯＭ、Ｄ−ＲＡＭ等のメモリ回路素子のよ
うに、回路の一部に欠陥が生じたときにこれを救済する
欠陥救済回路、所謂冗長回路を有する半導体装置では、
冗長回路に接続するヒユーズを一体に形成しておき、こ
のヒユーズを適宜溶断することにより欠陥の救済を行な
うようにしている。このヒユーズの溶断方法にはレーザ
ビーム照射方法や過電流通流方法等が使用されているが
、回路素子の微細化に伴なって微細化されるヒユーズを
確実に溶断させるには過電流通流方法が有利である。

ところで、前述したＰ−ＲＯＭ（ＥＦＲＯＭ）やＤ−Ｒ
ＡＭのように、半導体装置の製造プロセスに第１、第２
の導体膜（通常ではポリシリコン膜）を形成する工程を
有する装置においては、先に形成する第１導体膜をヒユ
ーズとして形成する構造が採用されている。例えば、Ｄ
−ＲＡＭの場合には第１導電体（第１ポリシリコン）膜
でキャパシタ電極を形成し、第２導電体（第２ポリシリ
コン）膜でゲート電極を形成しているが、このキャパシ
タ電極の形成と同時にフィールド絶縁膜上等に第１ポリ
シリコン膜をバターニングしてヒユーズを形成している
のである。なお溶断時にはヒユーズ上部は、パッシベー
ション膜や酸化膜を除去した開口構造となっている。（
特願昭５８−１７２９９０号） ところが、本発明者がこのヒーーズを有する半導体装置
について検討したところ次のような問題点が生ずるとい
うことがあきらがとされた。

すなわち、第１ポリシリコン膜でヒユーズを形成すると
、このヒユーズは、第１ポリシリコン膜と第２ポリシリ
コン膜の表面の各熱酸化処理を経験することになる。こ
の為ポリシリコンの結晶（粒子）寸法が大きくなると共
に、この結晶の粒界に沿って酸化が進むことが考えられ
る。この酸化された結晶粒界は、ヒユーズ上部開口の酸
′化膜エツチング時に、エッチされる。つまり、結晶粒
径が大きくなることで、膜表面から底面に達するまでの
結晶粒界の相は短（なり酸化、エツチングが進み易く、
この様な結晶粒界がヒユーズを横断するとヒーーズの断
線（又は高抵抗状態）を発生する。

このヒユーズの断線（又は高抵抗）は、ヒユーズ溶断を
困難にすると共に、パッケージ封入時の機械的力やエー
ジングによるヒユーズ抵抗値の変化、不良の発生も、信
頼性の低下を招く。

また、製造プロセス上の問題として、前述の第１ポリシ
リコン膜の酸化（第２ポリシリコン膜との層間絶縁膜形
成）工程で、ヒーズ表面が厚く酸化され、この酸化膜を
除去した後のヒユーズ完成寸法は、マスクからの寸法変
換量が大きく、かつバラつきも大となり、制御性が悪く
なる。

更に、ヒユーズ上部を開口構造とする為に、熱酸化膜、
第２ポリシリコン膜、ＰＳＧ、最終ハッシヘーション膜
等の除去開口のパターニングマスクが多数枚必要となる
。かつ一方では、この開口のエツチングにより、ヒユー
ズ上部の熱酸化膜が、エツチング侵蝕されヒユーズの機
械的強度を低下させる。

〔発明の目的〕

本発明の目的はヒユーズの低抵抗化を図ってヒユーズ溶
断を容易にする一方、前述のプロセス及び構造上の問題
になるヒーーズの断線（または高抵抗）をなくすことに
より歩留及び信頼性を高め、更にヒユーズ寸法のコント
ロール性の向上、マスク工程数の低減、ヒーーズの機械
的強度の向上等実現することのできる半導体装置を提供
することにある。

本発明の前記ならびＫそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、第２導体膜ないしそれ以降の導体膜にてヒユ
ーズを形成してヒユーズの小粒径化および低抵抗化を達
成するものであり、更に好ましくはヒユーズを低抵抗導
体膜との多層構造にして前述の低抵抗化を促進するもの
である。具体的には、第２ポリシリコン膜をヒユーズと
して構成し、かつこの上に金属シリサイド膜を重ねてポ
リサイド構造としたものである。また、Ｍｏ、Ｗなどの
金属配線層でヒユーズを形成するものである。

〔実施例〕

第１図■〜田）は本発明をＩ）−ＲＡＭに適用した実施
例の製造工程図である。

先ず、同図（５）のように、Ｐ型巣結晶シリコン基板１
の主面上に常法によりフィールド絶縁膜２およびゲート
絶縁膜３を形成する。そして、この全面に第１導体膜と
しての第１ポリシリコン膜４をＣＶＤ法等により被着し
、かつこれを所定のパターン形状にエツチングすること
Ｋよりチャバシタ電極５を形成する。このキャパシタ電
極５は熱酸化処理されて表面にＳｉｎ、膜６が形成され
る。

次いで、同図（Ｂｌのように全面に第２導体膜としての
第２ポリシリコン膜７を形成し、支圧その上にＭｏＳ＋
、等のシリサイドＷ８を被着しかつこれを熱処理するこ
とによりポリサイド構造とする。七の上で、これをパタ
ーンエツチングし、ゲート絶縁膜３上にゲート電極９を
、フィールド絶縁膜２上にヒユーズ１０を夫々形成する
。

しかる上で、同図（Ｃ１のように、Ｎ型不純物のイオン
打込み等による常法処理によってソース・ビレ。イン領
域１１．１１を形成してＤ−ＲＡＭ素子（メモリセル）
Ｍ−ＣＥＬを構成し、その上にＰＳＧ膜１２を層間絶縁
膜として全面に堆積する。

そして、同図の）のように、ＰＳＧ膜１２にコンタクト
ホールを形成しがつＡｌ膜の被着、バターニングを行な
ってＡＪ配線１３を形成し、その上に、バツシヘーショ
ン膜トシて酸化シリコン（ＰＳＧ膜とその上のＳｉｎ、
膜）１４を形成する。最後に、ヒユーズ１０上のＰＳＧ
膜１２とパシベーション膜１４を部分エツチングして開
口１５を形成すれば、同図囚のようなヒユーズ１ｏ構造
を有するＤ−ＲＡＭが完成される。

前記ヒユーズ１０の平面構成を第２図に模式的に示し、
この図の■■線断面図を第３図に示す。

ナオ、ヒユーズ１０は図外の冗長回路に接続されるもの
であることはいうまでもない。

以上のように構成された半導体装置（Ｄ−ＲＡＭ）では
、ヒユーズ１０を第２ポリシリコン膜７にて形成してい
るので、第１ポリシリコン膜４における熱酸化処理工程
を受けなくなり、アニールの効果によるポリシリコン結
晶の成長が結果として抑止され粒径の増大が防止できろ
。これにより、ヒユーズ１０の機械的強度の低下や結晶
粒界の酸化による断線又は（高抵抗化）を防止してヒユ
ーズの歩留り、信頼性を向上する一方、電流の通電を容
易にして発熱によるヒユーズ１０の溶断を容易なものに
する。更に、本例のヒユーズ１０は第２ポリシリコン膜
７上に金属シリサイド膜８を重ねた多層構造にしている
ので、シリサイド膜８による結晶の微細性および機械的
強度大の性質と低抵抗の性質により、前述した効果が更
に助長される。

また、ヒユーズ１０は表面酸化が必ず行なわれるもので
はないことから、表面酸化（ＳＩ０２膜形成）に伴なう
ヒユーズ１０の特に幅寸法の低減は抑制でき、設計値に
略一致する寸法に形成して設計通りの溶断を可能とする
。

更に、ヒューズ１ｏ溶断時の発生した熱の拡散防止（開
口した状態だと空気が保温性が高い。被膜があると熱伝
導で発生した熱が拡散する）と形状変化を容易にさせ、
切断を完全にて行なわせる−　ための開口１５の形成に
際しては、ＰＳＧ膜１２とＳｉＬ　膜１４の同時エツチ
ングないし順序的なエツチングにより行なうが、従来の
第１導体膜（第１ポリシリコン膜）における開口形成工
程（第２導体膜の開口、層間絶縁膜の開口、パッシベー
ション膜の開口）に比較して少なくとも１回以上のエツ
チング工程を省略することができろ。

これにより、エツチング用水トマスクおよびそのマスク
工程の低減ができる一方、エッチング工程ノ低減ニより
フィールド絶縁膜２へのエツチングの影響を抑えてフィ
ールド絶縁膜２の侵蝕およびこれに伴なうヒユーズ１ｏ
の強度低下、基板１への電気的影響を防止することがで
きる。

なお、前記ヒユーズ１ｏはレーザビームの照射による溶
断を行なうことも勿論可能である。

〔効果〕

（１１ヒユーズを第２導体膜（第２ポリシリコン膜）に
より形成しているので、少なくとも第１導体膜の熱酸化
処理工程を受けることはなく、ポリシリコンの結晶の増
大化を抑制して機械的強度の低下と抵抗の増大を防止し
、ヒユーズの断線を防止して信頼性を向上すると共に通
電による発熱を促進して溶断を容易忙行なうことができ
る。

（２）　ヒユーズをポリシリコンと金属シリサイドのポ
リサイド構造に形成しているので、シリサイド膜の結晶
微細性、低抵抗性によりヒユーズの信頼性と溶断性を更
に向上することができる。

（３）　ヒユーズ上には眉間絶縁膜やパッシベーション
を形成してこれに開口を形成しているので、エツチング
工程を低減でき、マスク工程の低減と共に半導体装置の
製造を容易なものにできる。

（４）エツチング工程を低減できるので、ヒユーズを形
成する下地層としてのフィールド絶縁膜へのエツチング
の影響を低減し、フィールド絶縁膜の侵蝕を防止して電
気的特性の安定化を図りかっヒーーズの信頼性を向上す
る。

（５）ヒユーズ表面の酸化が零ないし微小であるので、
酸化によるヒユーズ寸法の低減は極めて小さく、パター
ン寸法がそのままヒユーズ寸法となって設計値に一致し
た幅寸法のヒユーズを形成でき、溶断等を容易に行なう
ことができる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、ヒユーズの
ポリサイドを形成する金属シリサイドはＭｏの外にＷや
Ｔａ等の高融点金属を使用してもよい、またピュアの金
属膜そのものを使用してもよい。また、半導体プロセス
によって３層以上のポリシリコン膜形成を行なう場合に
は最終のポリシリコン膜でヒユーズを形成してもよい。

更に、眉間絶縁膜は５１０２１１１ｇを使用してもよい
。また、パッシベーション属は、プラズマＳｉＮ　膜等
を使用してもよい。また、ヒユーズ切断後にパッジペー
ジフン膜を被着し、ヒ一ズの信頼性（機械的強度を向上
させる）向上を図った構造に１−てもよい。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＤ　−ＲＡＭの冗長
回路用ヒユーズに適用した場合について説明したが、そ
れに限定されるものではなく、たとえばＰ−ＲＯＭ、そ
の他の冗長回路を有するデバイスの全てに適用できる。

【図面の簡単な説明】

第１図代〜に）は本発明の半導体装置の製造工程図、 第２図はヒユーズの平面図、 第３図は第２図の■■線断面図である。 １・・・シリコン基板、２・・・フィールド絶縁膜、３
・・・ゲート絶縁膜、４・・・第１ポリシリコン膜、５
・・・キャパシタ電極、６・・・層間絶縁膜、７・・・
第２ポリシリコン膜、８・・・ＭｏＳｉ、膜（金属シリ
サイド膜）、９・・・ゲート電極、１０・・・ヒユーズ
、１１・・・ソース・ドレイン領域、１２・・・ＰＳＧ
膜、１３・・・Ａ［配線、１４・・・パッシベーション
ｉ、１５・・・開口。 第　１　図 （Ｂ） 第１頁の続き ０発　明　者　松　本　哲　部　小平市上水本町１発セ
ンタ内 ０発　明　者　尋　木　正　紀　小平市上水本町１発セ
ンタ内 −２６５−

Claims (1)

1. 【特許請求の範囲】 １、冗長回路に接続しその溶断により欠陥回路を救済す
   るヒユーズを有する半導体装置であって、半導体装置の
   製造プロセスにおける第２以降の導体膜にてヒユーズを
   形成したことを特徴とする半導体装置。 ２、　ヒーーズは下側のポリシリコン膜と上側の金属シ
   リサイド膜とで多層構造としてなる特許請求の範囲第１
   項記載の半導体装置。 ３、Ｄ−ＲＡＭのゲート電極を形成する第２ポリシリコ
   ン膜でヒユーズを形成してなる特許請求の範囲第１項記
   載の半導体装置。