JPS60128640A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60128640A
JPS60128640A JP23614183A JP23614183A JPS60128640A JP S60128640 A JPS60128640 A JP S60128640A JP 23614183 A JP23614183 A JP 23614183A JP 23614183 A JP23614183 A JP 23614183A JP S60128640 A JPS60128640 A JP S60128640A
Authority
JP
Japan
Prior art keywords
polysilicon
layer
film
wiring
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23614183A
Other languages
English (en)
Inventor
Yuji Hara
原　雄次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23614183A priority Critical patent/JPS60128640A/ja
Publication of JPS60128640A publication Critical patent/JPS60128640A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、多層アルミニウム配線を有した半導体装置の
ポリシリコンヒユーズ上開口プロセスに適用して有効な
技術に関するものである。
［背景技術］ 半導体装置の集積密度が向上するにつれて、種々な要因
による歩留まりの低下が問題となっている。この歩留ま
り低下の救済方法のひとつとして、冗長回路を形成して
おき欠陥発生時にこの冗長回路を使用するものが一般に
知られている。冗長回路の一部にポリシリコン配線を用
い、このポリシリコンの表面を露出させ、電気的にある
いは熱的に切断するヒユーズ方式が考えられる。
この種冗長回路用ポリシリコンヒユーズ上の開口プロセ
スとして考えられるプロセスを第１図から第３図を参照
して説明する。第１図において、符号１はシリコン半導
体基板上に形成された比較的厚い５ｉ０２膜である。符
号２はドープドポリシリコンであって、たとえば、ダイ
ナミックＲＡＭ　（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅ
ｍｏｒｙ）のメモリセルの容量の引出し電極とともに５
ｉ０２膜１上に形成されたものである。ポリシリコン２
１ま冗長回路形成のために用いられる配線であって、こ
の一部を露出してその個所を切断しようとするものであ
る。
符号３は熱酸化によつ゛Ｃ形成される薄いＳｉＯ２膜で
あってゲート酸化膜形成時につくられる。符号４は、ワ
ード線形成時につくられるポリシリコン層あるいはＭ　
ｏ　Ｓ　ｉ　２とのポリサイド層であって、層間絶縁膜
５（たとえばリンシリケートグラス）のエツチング時に
エツチング選択比をとるために、ポリシリコン２および
Ｓ　ｉ　Ｏ２膜３上に形成されたものである。
ポリシリコン２」ニに切断時に利用する開口部を形成す
るプロセスは以下のとおりである。すなわち、第１−図
に示すように、ホトエツチングによって層間絶縁膜５に
開口部６を形成する。つぎに、シリコンを含有したアル
ミニウム層（図示せず）を全体に蒸着し配線パターニン
グによってアルミニウムを選択的にエツチングする。こ
のあと、アルミニウムエッチ後の残渣シリコンエッチを
行い。
残存しているポリシリコン層あるいはＭ　ｏ　Ｓ　ｉ　
２とのポリサイド層４をドライエツチングしく第２図）
、さらに５ｉ０２膜３をエツチングしてポリシリコン２
を露出した後パッジベージ百ン膜７の開口を行って、一
連のポリシリコンヒユーズ上開口プロセスを終了してい
る（第３図）。
このように一層アルミニウム配線を有する半導体装置の
ポリシリコンヒユーズ上開口プロセスにおいては、ポリ
シリコン２を覆う５ｉ０２膜を残渣シリコンエッチ時に
保護層として用いる。
ところで、半導体装置の高集積化を目的として、多層配
線が広く用いられている。このため、本発明者の検討に
よればアルミニウム層を多層にした半導体装置の場合に
は、」二層のアルミニウム層を形成した後の残渣シリコ
ンエッチによって冗長回路配線用のポリシリコン層がエ
ッチオフされてしまうという懸念がある。
［発明の目的］ 本発明の目的は、多層アルミニウム配線を有した半導体
装置のポリシリコンヒユーズ上開口プロセスにおいて、
新たなマスクを用いることなく簡１１なプロセスによっ
てポリシリコンの保護層を確保する技術を提供するもの
である。
本発明の前記ならびにそのほかの目的に新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、最下層のアルミニウム配線層をポリシリコン
ヒユーズ上開口プロセスの開口部に形成することによっ
て、上層のアルミニウム配線層形成後の残渣エッチの際
に最下層のアルミニウム配線層がエッチングストッパと
して作用するので、新たなマスキング工程を追加するこ
となくポリシリコンの保護層を確保することができる。
［実施例］ 以下本発明の半導体装置の製造方法の一実施例を２層ア
ルミニウム配線を有した半導体装置に適用した場合につ
いて第４図から第７図を参照して説明する。
第４図は、１層目のシリコンを含有したアルミニウム層
をパターニングして配線を終了した際の半導体装置の断
面図を示す。図において、符号１１はシリコン半導体基
板の一主面に形成された比較的厚いＳｉＯ２膜（フィー
ルド酸化膜）である。このＳｉＯ２膜１１上には、冗長
回路の配線の一部として用いられるヒユーズ用ポリシリ
コン１２が所定の形状を有して形成されている。ポリシ
リコン１２は、たとえば、ダイナミックＲＡＭのメモリ
セルの容量電極形成時に形成される。このあと、ポリシ
リコン１２はグー１−絶縁膜形成時に熱酸化され、比較
的薄い５ｉ０２膜１３がその表面に形成される。この５
ｉ０２膜１３は、ポリシリコン１２が残渣エッチ時にオ
ーバエッチされないように保護する役目をする。また、
ポリシリコンヒユーズ上の開口プロセスにおいて開口部
１６を形成する初期のプロセスにおいて、エツチング選
択比をあげる目的で、さらに、ポリシリコン層１−４が
Ｓ　ｉ　Ｏ２膜１３上に形成されている。
このポリシリコン層１４は、たとえば、ゲート電極形成
時に形成されるものであって、ポリシリコンに替えてモ
リブデン、タングステン等の高融点金属、これら高融点
金属のシリサイドであるＭＯＳｉ２あるいはＭｏ５ｉ２
とポリシリコンとからなるポリサイド等である。符号１
５は、ＰＳＧ（リンシリケートグラス）等の層間絶縁膜
である。
ここで各層の厚さは、−例として、ポリシリコン１２が
４０００オングストローム、５ｔ０２膜１３が２０００
オングストローム、ポリシリコン層１４が３５００オン
グストローム、眉間絶縁膜１５が８０００オングストロ
ームである。
眉間絶縁膜１５に対して所要の開口部１６（この他に、
たとえば、ポリシリコン１２と１層目アルミニウム１７
とのコンタクト孔）を形成するホトエツチング工程を行
う。つぎに、たとえば２重量％のシリコン入りアルミニ
ウムからなる一層目アルミニウム１７を全面に蒸着して
、配線パターニングを行うが、この場合開口部１−６上
に１層目アルミニウム１７をエツチングしないで残して
おく。以上のプロセスで得られるポリシリコン１２周辺
の断面図が第４図である。
１層目アルミニウム１７の配線パターニングの後残渣シ
リコンエッチを行うが、開口部１６の上部を覆う１層目
アルミニウム１７の介在によって、ポリシリコン１２な
らびにＳｉ０゜膜１３に対してはなんの影響も生じない
。１層目アルミニウム、１７がアルミニウム残渣エッチ
時にヒユーズ用ポリシリコン１２を保護するエツチング
ストッパーとなるからである。
つぎにＰＳＧ等の層間絶縁膜１８を形成した後。
１層目アルミニウム１７上に窓開けを行なってシリコン
入りアルミニウムからなる２層目アルミニウム（図示せ
ず）を蒸着する。この２層目アルミニウムの配線パター
ニングのエツチング時に、１層目アルミニウム１７も一
緒に除去することによって第６図に示すような断面が形
成される。すなわち、第６図に示す開口部１６の周辺に
一部残されるだけて、ポリシリコン層１４の主たる上表
面の１層目アルミニウム１７は除去される。このあと、
１層アルミニウｌ＼配線時のポリシリコンヒユーズ上聞
［」プロセスと同様のプロセスを繰り返すことによって
、ポリシリコン１２の上表面を露出する。
第６図から第７図にかけてのプロセスは第１図から第３
図において説明したのと同様であるので説明を省略する
。第７図において符号１９はＰＳＧ等のパッシベーショ
ン膜である。
［効果コ 以上説明したように、多層のアルミニウム配線のうち最
下層のアルミニウム層をポリシリコンヒユーズ上開口プ
ロセスでの開口部に覆うことによって、後続するアルミ
ニウム残液シリコンエッチ時のポリシリコンのエツチン
グストッパの作用を行わせているので、多層アルミニウ
ム配線を有した半導体装置のポリシリコンヒユーズ上開
口プロセスに新たなマスクを必要としないという効果が
得られる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、配線１７が
アルミニラ１１以外のものであってもよい。
［利用分野］ 本発明は２層アルミニム配線を有した大容量メモリに適
用して最も効果のあるものであるが、これのみに限定さ
れるものではなく広く一般に多層配線を有する大規模集
積回路に適用できる。
【図面の簡単な説明】
第１図から第３図は、−１層アルミニウム配線における
ポリシリコンヒユーズ上開口プロセスを説明するための
半導体装置の断面図、 第４図から第７図は、２層アルミニウム配線におけるポ
リシリコンヒユーズ上開口プロセスに適用した本発明の
一実施例を説明するための半導体装置の断面図である。 ■、１１・・・５ｉ０２膜、２，１２・・・ヒユーズ用
ポリシリコン、３，１３・・・５１０２ｇ。 ４．１４・・・ポリシリコン膜、ポリサイド膜、５．１
５・・・層間絶縁膜、６，１６・・・開口部、７．１９
・・・パッシベーション膜、１７・・・１層目（最下層
）アルミニウム、１８・・・層間絶縁膜、１９・・・パ
ッシベーション膜。 第　３　図 ７ 第　６　図

Claims (1)

    【特許請求の範囲】
  1. １１．多層アルミニウム配線を有した半導体装置のポリ
    シリコンヒユーズ上開口プロセスにおいて、最下層のア
    ルミニウム層を開口部上に残し、最上層のアルミニウム
    層のパターンニングプロセスにおいて前記最下層のアル
    ミニウム層を除去し、その後開ロプロセスを行ってポリ
    シリコンを露出させることを特徴とする半導体装置の製
    造方法。
JP23614183A 1983-12-16 1983-12-16 半導体装置の製造方法 Pending JPS60128640A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23614183A JPS60128640A (ja) 1983-12-16 1983-12-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23614183A JPS60128640A (ja) 1983-12-16 1983-12-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60128640A true JPS60128640A (ja) 1985-07-09

Family

ID=16996362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23614183A Pending JPS60128640A (ja) 1983-12-16 1983-12-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60128640A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740485A (en) * 1986-07-22 1988-04-26 Monolithic Memories, Inc. Method for forming a fuse
US5120679A (en) * 1991-06-04 1992-06-09 Vlsi Technology, Inc. Anti-fuse structures and methods for making same
US5196724A (en) * 1991-04-26 1993-03-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5300456A (en) * 1993-06-17 1994-04-05 Texas Instruments Incorporated Metal-to-metal antifuse structure
US5412593A (en) * 1994-01-12 1995-05-02 Texas Instruments Incorporated Fuse and antifuse reprogrammable link for integrated circuits
JPH0846050A (ja) * 1994-08-01 1996-02-16 Nec Corp 半導体記憶装置およびその製造方法
US5557136A (en) * 1991-04-26 1996-09-17 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5879966A (en) * 1994-09-06 1999-03-09 Taiwan Semiconductor Manufacturing Company Ltd. Method of making an integrated circuit having an opening for a fuse

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4740485A (en) * 1986-07-22 1988-04-26 Monolithic Memories, Inc. Method for forming a fuse
US5701027A (en) * 1991-04-26 1997-12-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5196724A (en) * 1991-04-26 1993-03-23 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5319238A (en) * 1991-04-26 1994-06-07 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5362676A (en) * 1991-04-26 1994-11-08 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US6097077A (en) * 1991-04-26 2000-08-01 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5880512A (en) * 1991-04-26 1999-03-09 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5557136A (en) * 1991-04-26 1996-09-17 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5120679A (en) * 1991-06-04 1992-06-09 Vlsi Technology, Inc. Anti-fuse structures and methods for making same
US5300456A (en) * 1993-06-17 1994-04-05 Texas Instruments Incorporated Metal-to-metal antifuse structure
US5412593A (en) * 1994-01-12 1995-05-02 Texas Instruments Incorporated Fuse and antifuse reprogrammable link for integrated circuits
JPH0846050A (ja) * 1994-08-01 1996-02-16 Nec Corp 半導体記憶装置およびその製造方法
US5879966A (en) * 1994-09-06 1999-03-09 Taiwan Semiconductor Manufacturing Company Ltd. Method of making an integrated circuit having an opening for a fuse

Similar Documents

Publication Publication Date Title
US4455194A (en) Method for producing a semiconductor device
US4536949A (en) Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse
US6864124B2 (en) Method of forming a fuse
JP2002093911A (ja) 半導体装置および製造方法
JPH1084042A (ja) 半導体装置およびその製造方法並びに半導体中にピッチが密接したポリシリコン・ヒューズを形成する方法
JPH07120653B2 (ja) モノリシック集積回路の製造方法
JPS5824022B2 (ja) Ｍｏｓ型半導体記憶装置の製造方法
JPS60128640A (ja) 半導体装置の製造方法
JP3239843B2 (ja) 半導体装置の製造方法
KR0161379B1 (ko) 반도체 소자의 다층배선 및 그 제조방법
KR100567020B1 (ko) 복합 반도체 메모리장치의 패드 및 퓨즈 개방 방법
JP4092602B2 (ja) 半導体装置の製造方法
JP3196399B2 (ja) 層間絶縁膜の形成方法
JPS60261154A (ja) 半導体集積回路装置の製造方法
JP2000332114A (ja) 半導体集積回路装置の製造方法
JPH08306786A (ja) 半導体装置
US6372555B1 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP2520721B2 (ja) 半導体記憶装置及びその製造方法
JP2001077202A (ja) 半導体集積回路装置及びその製造方法
JPH058578B2 (ja)
JP3037019B2 (ja) 半導体装置の製造方法
US7566594B2 (en) Fabricating method of semiconductor device
JPS59163859A (ja) 半導体装置の製造方法
JPS6084838A (ja) 半導体装置の製造方法
KR19990069370A (ko) 반도체 소자의 배선형성방법