JP2002093911A - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法

Info

Publication number
JP2002093911A
JP2002093911A JP2000279591A JP2000279591A JP2002093911A JP 2002093911 A JP2002093911 A JP 2002093911A JP 2000279591 A JP2000279591 A JP 2000279591A JP 2000279591 A JP2000279591 A JP 2000279591A JP 2002093911 A JP2002093911 A JP 2002093911A
Authority
JP
Japan
Prior art keywords
insulating film
layer
fuse
forming
protective insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000279591A
Other languages
English (en)
Other versions
JP3977578B2 (ja
Inventor
Hidetoshi Koike
池 英 敏 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000279591A priority Critical patent/JP3977578B2/ja
Priority to TW090116816A priority patent/TW523905B/zh
Priority to US09/953,345 priority patent/US6989577B2/en
Priority to KR10-2001-0056405A priority patent/KR100436674B1/ko
Publication of JP2002093911A publication Critical patent/JP2002093911A/ja
Priority to US11/078,031 priority patent/US7268068B2/en
Application granted granted Critical
Publication of JP3977578B2 publication Critical patent/JP3977578B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 ヒューズ溶断用の窓を有する半導体装置にお
いて、工程が簡略でコスト低減が可能な半導体装置およ
びその製造方法を提供する。 【解決手段】 半導体装置ではヒューズの窓開け部上の
保護用第２の保護絶縁膜４２の側壁４４のと第１の保護
絶縁膜３９の側壁４５の位置とは連続し、段差がない。
したがって、ポリイミドの合わせずれによりポリイミド
がヒューズ窓内にはみ出し、ヒューズ窓の開口部５０が
狭くなることはなく、安定したヒューズ溶断が可能とな
る。また、半導体装置の製造方法では、第２の保護絶縁
膜４２をマスクとして、ヒューズの窓明け部の第１の保
護絶縁膜３９、薄いシリコン窒化膜３８、層間絶縁膜３
４を同時にエッチングするので、ボンディングパッド４
１の開口と別工程でメタルヒューズの窓開け用にフォト
リソグラフィーを１回追加する必要がないため、工程が
簡略化され、コストの低減を図ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係り、特に銅配線による不良救済回路を有
する半導体装置およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】半導体装置においては、配線層の低抵抗
化による配線遅延の減少やエレクトロマイグレーション
耐性向上のため、銅（Ｃｕ）配線が広く採用されてきて
おり、特に高性能なロジックＬＳＩにおいて主流になっ
てきている。
【０００３】一方、メモリを混載したＬＳＩにおいて
は、歩留まり向上のために不良救済回路を内蔵した冗長
構成の採用が一般的であり、発見された不良セル替わっ
てスペアセルが使用される。このため、テスタによって
不良セルが発見されたときには、その番地をテスタで記
憶した後、ＡｌやＣｕなどのメタル配線層で形成された
ヒューズをレーザによって溶断し、不良セルに替わって
スペアセルが選択されるようにする技術が一般的であ
る。
【０００４】このメタルヒューズは、通常最上層メタル
配線層の１層下のメタル配線層を使用する。これは、最
上層は必ずしも十分な保護がされておらず、外部雰囲気
と接することによりメタルの劣化が生じる等の信頼性上
の問題がある他、最上層メタル配線層は電源線に使用さ
れることが多いために膜厚が厚く、溶断に適さないため
である。
【０００５】したがって、メタルヒューズを溶断するた
めには、ヒューズ溶断の障害となる、メタルヒューズよ
り上に位置する層間膜およびパッシベーション膜などの
第１の保護絶縁膜を除去する必要がある。このようなメ
タルヒューズ上の層間膜および第１の保護絶縁膜を除去
する工程をヒューズの窓開け工程と称している。
【０００６】従来の窓開け工程について図面を用いて説
明する。図１４および図１５は従来のヒューズ窓開け工
程を示す素子断面図である。
【０００７】図１４は従来の４層配線を有する半導体装
置の断面を示す断面図であって、素子が形成された半導
体基板１１の上に第１および第２の層間絶縁膜１６、１
９、第１の配線層２１、酸化防止層であるシリコン窒化
膜（Ｓｉ３Ｎ４膜）２２、第３の層間絶縁膜２３、第２
の配線層２７、シリコン窒化膜（Ｓｉ３Ｎ４膜）２８、
第４の層間絶縁膜２９、第３の配線層３２、シリコン窒
化膜（Ｓｉ３Ｎ４膜）３３、第５の層間絶縁膜３４、第
４の配線層３７、シリコン窒化膜（Ｓｉ３Ｎ４膜）３８
等が積層された４層配線構造となっている。そして最上
層にはボンディングパッド部４１とパッシベーション膜
３９が形成されている。
【０００８】ヒューズ窓開け部を形成するため、まず全
体にレジスト１００を塗布し、これをフォトリソグラフ
ィによりヒューズの窓開け部分以外がレジスト１００で
覆われるようパターニングし、このレジスト１００をエ
ッチングマスクとしてＲｌＥなどの方法でパッシベーシ
ョン膜３９、薄いシリコン窒化膜３８、第５の層間絶縁
膜３４をエッチングしヒューズ窓１１０を開口してい
る。この状態では開口部１１０におけるレジスト１００
の側壁１０１と、パッシベーション膜３９の側壁１０
２、薄いシリコン窒化膜３８の側壁１０３、第５の層間
絶縁膜３４の側壁１０４の位置は連続している。
【０００９】最後にレジスト１００を除いた後、表面保
護膜としてのポリイミド膜１２０がボンディングパッド
部４１とヒューズ窓１１０を除いてパッシベーション膜
３９の上に形成される。このときポリイミド膜１２０の
側壁１２１とパッシベーション膜３９の側壁１０２の位
置は一致していない。
【００１０】以上のように従来技術では、上記のように
ボンディングパッドの開口に加えて、メタルヒューズの
窓開けにフォトリソグラフィーを１回追加する必要があ
った。そのため工程数が増加し、コストが高くなるとい
う欠点を持っていた。
【００１１】本発明はこのような問題を解決するために
なされたもので、ヒューズ溶断用の窓を有する半導体装
置において、工程が簡略でコスト低減が可能な半導体装
置およびその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明にかかる半導体装
置によれば、それぞれ配線層を有する複数の絶縁層が積
層され、そのうちのいずれかの層の配線層が不良救済の
ためのスペアセルを選択するために溶断されるヒューズ
を構成する半導体装置において、前記ヒューズが含まれ
る層よりも上方に位置する１または複数の絶縁層には前
記ヒューズに対応した開口部が形成されており、前記複
数の絶縁層のうちの最上層の上に形成された第１の保護
絶縁膜の前記開口部に対応する側壁位置と、前記第１の
保護絶縁膜の上に形成された第２の保護絶縁膜の前記開
口部に対応する側壁位置とはこれらの境界部近傍で連続
していることを特徴とする。
【００１３】このような本発明にかかる半導体装置によ
れば、ヒューズの窓開け部上の保護用第２の保護絶縁膜
の側壁と第１の保護絶縁膜の側壁との間に段差がないた
め、安定したヒューズ溶断が可能となる。
【００１４】また、本発明にかかる半導体装置の製造方
法の第１の方法によれば、素子を形成する工程と、前記
素子が形成された層の上に層間絶縁膜、その表面部に銅
配線層、その上に酸化防止層をそれぞれ形成する配線層
形成工程を複数回繰り返して積層された配線層を形成す
る工程と、最上層の酸化防止層の上に第１の保護絶縁膜
を堆積する工程と、前記最上層の配線層の引き出し箇所
の前記第１の保護絶縁膜および前記酸化防止層を除去す
る工程と、前記引き出し箇所に引き出し電極を形成する
工程と、前記最上層の下の層のヒューズ部に対応して、
ヒューズ溶断用の窓を形成するための開口を有する第２
の保護絶縁膜を前記第１の保護絶縁膜の上に形成する工
程と、前記第２の保護絶縁膜をマスクとしてエッチング
を行い、前記パッシベーション層、前記最上層の酸化防
止層および層間絶縁膜の一部を除去してヒューズ溶断用
の窓を形成する工程と、を備えたことを特徴とする。
【００１５】この方法では第２の保護絶縁膜をマスクと
して、ヒューズの窓明け部の第１の保護絶縁膜、酸化防
止膜、層間絶縁膜を同時にエッチングするので、ボンデ
ィングパッドの開口と別工程でメタルヒューズの窓開け
用にフォトリソグラフィーを１回追加する必要がないた
め、工程が簡略化され、コストの低減を図ることができ
る。
【００１６】さらに、本発明にかかる半導体装置の製造
方法の第２の方法によれば、素子を形成する工程と、前
記素子が形成された層の上に層間絶縁膜、その表面部に
銅配線層、その上に酸化防止層をそれぞれ形成する配線
層形成工程を複数回繰り返し、積層された配線層を形成
する工程と、最上層の酸化防止層の上に第１の保護絶縁
膜を堆積する工程と、前記最上層の配線層の引き出し箇
所およびヒューズ部に対応する箇所の前記第１の保護絶
縁膜およびその下の前記酸化防止層を除去して引き出し
電極用の開口部とヒューズ開口部とを形成する工程と、
引き出し電極を形成する工程と、前記ヒューズ開口部に
対応して、ヒューズ溶断用の窓を形成するための開口を
有する第２の保護絶縁膜を前記第１の保護絶縁膜の上に
形成する工程と、前記第２の保護絶縁膜をマスクとして
エッチングを行い、前記層間絶縁膜の一部を除去してヒ
ューズ溶断用の窓を形成する工程とを備えたことを特徴
とする。
【００１７】この方法では、ボンディングパッドの開口
時にヒューズの窓開け部の第１の保護絶縁膜および酸化
防止層をエッチングしておき、第２の保護絶縁膜をマス
クとして、層間絶縁膜をエッチングするようにしている
ので、ボンディングパッドの開口に加えて、メタルヒュ
ーズの窓開けにフォトリソグラフィーを１回追加する必
要がない。そのため製造工程の簡略化とコストの低減を
図ることができる。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明にか
かる半導体装置およびその製造方法について詳述する。
なお、ここで説明しているのは４層Ｃｕ配線ＬＳＩに適
用した例である。
【００１９】図１〜９は本発明の第１の実施の形態にか
かる半導体装置の製造方法を示す工程別断面図である。
【００２０】まず、図１に示すように、シリコン基板１
１上に素子分離領域１２を通常の朝溝分離（ＳＴＩ：Sh
allow Trench Isolation）で形成し、この素子分離領域
で囲まれた素子領域内にキャパシタ等の受動素子となる
拡散層１３や、ソース、ドレイン拡散１４やゲート１５
を有するＭＯＳＦＥＴのような能動素子を形成する。
【００２１】次に図２に示すように、ＢＰＳＧ膜のよう
な第１の層間絶縁膜１６を全面に堆積し、ＣＭＰ法を用
いてその表面を平坦化する。その後フォトリソグラフィ
ー法を用いて第１のコンタクトホール１７を開口し、タ
ングステンをこのコンタクトホール１７内に埋め込んで
コンタクト１８を形成する。さらにこれらの全体上にＳ
ｉＯ２膜のような第２の層間絶縁膜１９を堆積し、フォ
トリソグラフィー法を用いて第１の配線形成箇所を除去
し、この第２層絶縁膜内に第１の配線溝２０を形成す
る。続いて銅を全面に堆積させ、ＣＭＰ法を用いてこれ
を平坦化し、第１の配線溝２０内に第１の配線層２１を
残存させる。ここで、銅は酸化しやすいことから、酸化
防止および拡散防止のため、全面に薄いシリコン窒化膜
２２を堆積する。以上の工程は、銅配線のシングルダマ
シン工程と称される。
【００２２】次に図３に示すように、ＳｉＯ２膜のよう
な第３の層間絶縁膜２３を全面に堆積し、フォトリソグ
ラフィー法を用いて第１の配線層２１との接続を図るた
めの第２のコンタクトホール２４を開口し、続けてフォ
トリソグラフィー法を用いて第３の層間絶縁膜２３の表
面部の第２の配線形成箇所を除去し、第２の配線溝２５
を形成する。続いて銅を全面に堆積させ、ＣＭＰ法を用
いてこれを平坦化し、第２のコンタクトホール２４内に
第２のコンタクト２７、第２の配線溝２５内に第２の配
線層２７を残存させる。そして第１層の場合と同様に、
銅の酸化および拡散防止のため、薄いシリコン窒化膜
（Ｓｉ３Ｎ４膜、以下同様）２８を堆積する。以上の工
程は、銅配線のデュアルダマシン工程と称される。
【００２３】次に図４に示すように、ＳｉＯ２膜のよう
な第４の層間絶縁膜２９を全面に堆積し、フォトリソグ
ラフィー法を用いて第２のコンタクト２４あるいは第２
の配線層２７との接続を図るための第３のコンタクトホ
ール３０を開口し、続けてフォトリソグラフィー法を用
いて第４の層間絶縁膜２９の表面部の第３の配線形成箇
所を除去し、第３の配線溝３１を形成する。続いて銅を
全面に堆積させ、ＣＭＰ法を用いてこれを平坦化し、第
３のコンタクトホール３０内および第３の配線溝３１内
に第３の配線層３２を残存させる。他の層と同様に銅の
酸化および拡散防止のため、薄いシリコン窒化膜３３を
堆積する。なお、４層構造の銅配線の場合、メタルヒュ
ーズは、図４における中央部の２つのコンタクトホール
間を接続する第３の配線層３２として形成される。
【００２４】次に図５のように、ＳｉＯ２膜のような第
５の層間絶縁膜３４を堆積し、フォトリソグラフィー法
を用いて第４のコンタクトホール３５を開口し、続けて
フォトリソグラフィー法により第４の配線溝３６を所定
の形状にパターニングする。その後、銅を全面に堆積さ
せ、ＣＭＰ法を用いてこれを平坦化し、第４のコンタク
トホール３５内および第４の配線溝３６内に第４の配線
層３７を残存させる。他の層と同様に銅の酸化防止のた
め、薄いシリコン窒化膜３８を堆積する。
【００２５】次に図６のように、ＰＳＧ膜等のパッシベ
ーション膜３９を堆積し、フォトリソグラフィー法を用
いてボンディングパッドとなる第４の配線層３７上のパ
ッシベーション膜３９および薄いシリコン窒化膜３８を
エッチング除去して開口部４０を形成し、第４の配線層
３７を露出させる。全面にアルミニウムを堆積させ、フ
ォトリソグラフィー法により所定形状にパターニングを
行って、開口部４０にボンディングパッド４１を形成す
る。
【００２６】続いてこのような４層銅配線を有するＬＳ
Ｉに本発明によるヒューズの窓開け工程を適用した様子
を図７から図９を参照して説明する。
【００２７】まず、図７に示すように、表面保護のため
ポリイミド樹脂膜４２を選択的に形成する。このポリイ
ミド膜４２はボンディングパッド４１上の一部およびヒ
ューズの窓開け部５０上にはそれぞれ開口部４３、４４
が形成されている。このような形状のポリイミド樹脂膜
４２は例えばスピンコートによる塗布を行い、リソグラ
フィを行う方法、感光性ポリイミドを塗布し、露光を行
う方法、スクリーン印刷を行う方法などにより得ること
ができる。
【００２８】次に図８に示すように、ポリイミド樹脂膜
４２をマスクとして、ＲＩＥなどの異方性エッチングを
行うと、パッシベーション膜３９、薄いシリコン窒化膜
３８、第５の層間絶縁膜３４が除去されて窓開け部５
０’となり、これらの側壁４５、４６、４７はポリイミ
ド樹脂膜４２の開口部側壁４４と段差がなく連続したも
のとなる。
【００２９】本発明による窓開け工程では、ポリイミド
樹脂膜４２をマスクとして、パッシベーション膜３９、
薄いシリコン窒化膜３８、第５の層間絶縁膜３４を同時
にエッチングし、ヒューズの窓開け工程を行っているた
め、従来技術のようにボンディングパッドの開口に加え
て、メタルヒューズの窓明けのためにフォトリソグラフ
ィーを１回追加する必要がない。このため、工程を簡略
化することができ、コストを低減することが可能とな
る。
【００３０】また、本発明による技術では、表面保護の
ためのポリイミド膜をマスクとしても利用してヒューズ
の窓開け工程を行っている。このため、窓開けを別工程
で形成しておき、その後にポリイミドの保護膜をその後
に形成したのでは、図９に示すようにポリイミド膜４２
の合わせずれによりポリイミド膜４２がヒューズ窓５
０’内にはみ出し、ヒューズ窓の開口部５０’が狭くな
ってしまうという問題が生ずるおそれがあるが、これを
解決することができる。
【００３１】さらに、ポリイミド樹脂膜はその下の層に
発生した応力を緩和し、種々の欠陥の発生を効果的に防
止する。
【００３２】図１０〜１３は本発明の第２の実施の形態
にかかる半導体装置の製造方法を示す工程別断面図であ
る。
【００３３】図１０は、第１の実施の形態における図５
と全く同じであり、同じ要素については同じ参照番号を
用いて説明する。
【００３４】図１１に示すように、ＰＳＧ膜等のパッシ
ベーション膜６０を堆積させ、フォトリソグラフィー法
を用いてボンディングパッドとなる第４の銅配線３７上
およびヒューズの窓開け部７０のパッシベーション膜６
０をエッチングしてこれらに対応する開口部６１および
６２を形成する。この際、この部分では薄いシリコン窒
化膜３８もエッチングされ、ボンディングパッド形成箇
所では第４の銅配線３７が露出し、ヒューズ窓開け部で
は第５の層間絶縁膜３４の表面の一部６３がエッチング
された状態となっている。
【００３５】その後アルミニウムを堆積させ、フォトリ
ソグラフィー法を用いてボンディングパッド形成箇所に
所定の形状で残存させることにより、ボンディングパッ
ド６３を形成する。
【００３６】次に図１２に示すように、表面保護のため
ポリイミド樹脂膜６４を形成する。このポリイミド樹脂
膜６４は、ボンディングパッド６３上およびヒューズの
窓開け部７０上を除いて前述した方法により選択的に形
成されている。
【００３７】次に図１３に示すように、ポリイミド膜６
４をマスクとして、ＲＩＥなどの方法で第５の層間絶縁
膜３４をエッチングしてヒューズ窓７０’を形成する。
このエッチングにより、パッシベーション膜６０の窓開
口部の側壁６２’は図１１の場合よりも広がり、第５層
絶縁膜３３の側壁６３’も図１１の場合よりも深くかつ
広がっている。
【００３８】この実施の形態によれば、あらかじめヒュ
ーズ穴明け部に対応した開口部が形成された第１の保護
絶縁膜の上に第２の保護絶縁膜であるポリイミド膜をこ
の開口部に合わせて形成し、ヒューズの穴明け工程を行
っているので、ヒューズ窓開け用に追加のリソグラフィ
を行う必要がない。したがって、製造工程が簡略化さ
れ、コストの低減を図ることができる。また、ポリイミ
ド樹脂膜はその下の層に発生した応力を緩和し、種々の
欠陥の発生を効果的に防止する。
【００３９】以上の実施の形態において、第１の保護絶
縁膜としてパッシベーション膜、第２の保護絶縁膜とし
てポリイミド膜を用いているが、例示であって限定的な
ものではない。第１の保護絶縁膜としては保護作用を有
するものであればＢＳＧ、ＢＰＳＧ等の材料を用いるこ
とができ、第２の保護絶縁膜としては保護と応力緩和作
用を有するものであれば他の材料でも良い。
【００４０】
【発明の効果】本発明にかかる半導体装置によれば、ヒ
ューズの窓開け部上の保護用ポリイミド膜の側壁とパッ
シベーション膜の側壁との間に段差がないため、ヒュー
ズ窓の開口部が狭くなることはなく、安定したヒューズ
溶断が可能となる。
【００４１】また、本発明にかかる半導体装置の第１の
製造方法によれば、ポリイミドをマスクとして、ヒュー
ズの窓明け部の第１の保護絶縁膜、薄いシリコン窒化
膜、層間絶縁膜を同時にエッチングするので、ボンディ
ングパッドの開口と別工程でメタルヒューズの窓開け用
にフォトリソグラフィーを１回追加する必要がないた
め、工程が簡略化され、コストの低減を図ることができ
る。
【００４２】さらに、本発明にかかる半導体装置の第２
の製造方法によれば、ボンディングパッドの開口時にヒ
ューズの窓開け上の第１の保護絶縁膜および薄いシリコ
ン窒化膜をエッチングしておき、ポリイミドをマスクと
して、層間絶縁膜をエッチングするようにしているの
で、ボンディングパッドの開口に加えて、メタルヒュー
ズの窓開けにフォトリソグラフィーを１回追加する必要
がない。そのため製造工程の簡略化とコストの低減を図
ることができる。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の製造方法の第１の
工程を示す素子断面図である。
【図２】本発明にかかる半導体装置の製造方法の第２の
工程を示す素子断面図である。
【図３】本発明にかかる半導体装置の製造方法の第３の
工程を示す素子断面図である。
【図４】本発明にかかる半導体装置の製造方法の第４の
工程を示す素子断面図である。
【図５】本発明にかかる半導体装置の製造方法の第５の
工程を示す素子断面図である。
【図６】本発明にかかる半導体装置の製造方法の第６の
工程を示す素子断面図である。
【図７】本発明にかかる半導体装置の製造方法の第７の
工程を示す素子断面図である。
【図８】本発明にかかる半導体装置の製造方法の第８の
工程を示す素子断面図である。
【図９】本発明にかかる半導体装置の製造方法によって
は発生することのない不具合を説明する素子断面図であ
る。
【図１０】本発明にかかる半導体装置の他の製造方法に
おけるヒューズ窓開けの第１の工程を示す素子断面図で
ある。
【図１１】本発明にかかる半導体装置の他の製造方法に
おけるヒューズ窓開けの第２の工程を示す素子断面図で
ある。
【図１２】本発明にかかる半導体装置の他の製造方法に
おけるヒューズ窓開けの第３の工程を示す素子断面図で
ある。
【図１３】本発明にかかる半導体装置の他の製造方法に
おけるヒューズ窓開けの第４の工程を示す素子断面図で
ある。
【図１４】従来の半導体装置におけるヒューズ窓開け工
程を示す素子断面図である。
【図１５】従来の半導体装置における図１４に続くヒュ
ーズ窓開け工程を示す素子断面図である。
【符号の説明】
１１ シリコン基板 １２ 素子分離領域 １６ 第１の層間絶縁膜 １９ 第２の層間絶縁膜 ２１ 第１の配線層 ２２ 薄いシリコン窒化膜（Ｓｉ３Ｎ４膜） ２３ 第１の層間絶縁膜 ２７ 第２の配線層 ２８ 薄いシリコン窒化膜 ２９ 第２の層間絶縁膜 ３２ 第３の配線層 ３３ 薄いシリコン窒化膜 ３４ 第３の層間絶縁膜 ３７ 第４の配線層 ３８ シリコン窒化膜 ３９ パッシベーション膜 ４１ ボンディングパッド ４２、６４ ポリイミド膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH08 HH11 JJ01 JJ08 JJ11 JJ19 KK01 KK11 MM02 QQ09 QQ13 QQ28 QQ30 QQ37 QQ48 RR04 RR06 RR14 RR15 RR22 RR27 TT02 VV07 VV11 XX33 XX34 XX36 5F064 BB12 EE23 EE32 FF02 FF21 FF32 FF42

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】それぞれ配線層を有する複数の絶縁層が積
    層され、そのうちのいずれかの層の配線層が不良救済の
    ためのスペアセルを選択するために溶断されるヒューズ
    を構成する半導体装置において、 前記ヒューズが含まれる層よりも上方に位置する１また
    は複数の絶縁層には前記ヒューズに対応した開口部が形
    成されており、前記複数の絶縁層のうちの最上層の上に
    形成された第１の保護絶縁膜の前記開口部に対応する側
    壁位置と、前記第１の保護絶縁膜の上に形成された第２
    の保護絶縁膜の前記開口部に対応する側壁位置とはこれ
    らの境界部近傍で連続していることを特徴とする半導体
    装置。
  2. 【請求項２】前記配線層は銅配線層であることを特徴と
    する請求項１に記載の半導体装置。
  3. 【請求項３】前記第１の保護絶縁膜はパッシベーション
    膜であることを特徴とする請求項１または２に記載の半
    導体装置。
  4. 【請求項４】前記第２の保護絶縁膜はポリイミド樹脂膜
    であることを特徴とする請求項１ないし３のいずれかに
    記載の半導体装置。
  5. 【請求項５】素子を形成する工程と、 前記素子が形成された層の上に層間絶縁膜、その表面部
    に銅配線層、その上に酸化防止層をそれぞれ形成する配
    線層形成工程を複数回繰り返して積層された配線層を形
    成する工程と、 最上層の酸化防止層の上に第１の保護絶縁膜を堆積する
    工程と、 前記最上層の配線層の引き出し箇所の前記第１の保護絶
    縁膜および前記酸化防止層を除去する工程と、 前記引き出し箇所に引き出し電極を形成する工程と、 前記最上層の下の層のヒューズ部に対応して、ヒューズ
    溶断用の窓を形成するための開口を有する第２の保護絶
    縁膜を前記第１の保護絶縁膜の上に形成する工程と、 前記第２の保護絶縁膜をマスクとしてエッチングを行
    い、前記パッシベーション層、前記最上層の酸化防止層
    および層間絶縁膜の一部を除去してヒューズ溶断用の窓
    を形成する工程と、 を備えたことを特徴とする半導体装置の製造方法。
  6. 【請求項６】前記エッチングは反応性イオンエッチング
    であることを特徴とする請求項５に記載の半導体装置の
    製造方法。
  7. 【請求項７】素子を形成する工程と、 前記素子が形成された層の上に層間絶縁膜、その表面部
    に銅配線層、その上に酸化防止層をそれぞれ形成する配
    線層形成工程を複数回繰り返し、積層された配線層を形
    成する工程と、 最上層の酸化防止層の上に第１の保護絶縁膜を堆積する
    工程と、 前記最上層の配線層の引き出し箇所およびヒューズ部に
    対応する箇所の前記第１の保護絶縁膜およびその下の前
    記酸化防止層を除去して引き出し電極用の開口部とヒュ
    ーズ開口部とを形成する工程と、 引き出し電極を形成する工程と、 前記ヒューズ開口部に対応して、ヒューズ溶断用の窓を
    形成するための開口を有する第２の保護絶縁膜を前記第
    １の保護絶縁膜の上に形成する工程と、 前記第２の保護絶縁膜をマスクとしてエッチングを行
    い、前記層間絶縁膜の一部を除去してヒューズ溶断用の
    窓を形成する工程と、 を備えたことを特徴とする半導体装置の製造方法。
JP2000279591A 2000-09-14 2000-09-14 半導体装置および製造方法 Expired - Fee Related JP3977578B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000279591A JP3977578B2 (ja) 2000-09-14 2000-09-14 半導体装置および製造方法
TW090116816A TW523905B (en) 2000-09-14 2001-07-10 Semiconductor device and its manufacturing method
US09/953,345 US6989577B2 (en) 2000-09-14 2001-09-13 Semiconductor device having multiple insulation layers
KR10-2001-0056405A KR100436674B1 (ko) 2000-09-14 2001-09-13 반도체 장치 및 그 제조 방법
US11/078,031 US7268068B2 (en) 2000-09-14 2005-03-11 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000279591A JP3977578B2 (ja) 2000-09-14 2000-09-14 半導体装置および製造方法

Publications (2)

Publication Number Publication Date
JP2002093911A true JP2002093911A (ja) 2002-03-29
JP3977578B2 JP3977578B2 (ja) 2007-09-19

Family

ID=18764572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000279591A Expired - Fee Related JP3977578B2 (ja) 2000-09-14 2000-09-14 半導体装置および製造方法

Country Status (4)

Country Link
US (2) US6989577B2 (ja)
JP (1) JP3977578B2 (ja)
KR (1) KR100436674B1 (ja)
TW (1) TW523905B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752184B1 (ko) * 2005-10-12 2007-08-24 동부일렉트로닉스 주식회사 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자
JP2011222963A (ja) * 2010-01-15 2011-11-04 Rohm Co Ltd 半導体装置およびその製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7271489B2 (en) 2003-10-15 2007-09-18 Megica Corporation Post passivation interconnection schemes on top of the IC chips
TW510019B (en) * 2001-11-19 2002-11-11 Nanya Technology Corp Fuse structure
US6614091B1 (en) * 2002-03-13 2003-09-02 Motorola, Inc. Semiconductor device having a wire bond pad and method therefor
JP3600598B2 (ja) * 2002-06-12 2004-12-15 株式会社東芝 半導体装置及びその製造方法
KR100476938B1 (ko) * 2003-02-28 2005-03-16 삼성전자주식회사 듀얼 다마신 공정의 퓨즈 형성방법
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
US7429780B2 (en) * 2003-09-30 2008-09-30 Oki Electric Industry Co., Ltd. Fuse circuit and semiconductor device including the same
US20050205965A1 (en) * 2004-03-18 2005-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a fuse including an aluminum layer
KR100595856B1 (ko) * 2004-12-29 2006-06-30 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
KR100630757B1 (ko) * 2005-08-05 2006-10-02 삼성전자주식회사 Ｅｓｄ 보호 구조를 갖는 반도체 소자
KR100673112B1 (ko) * 2005-08-05 2007-01-22 주식회사 하이닉스반도체 퓨즈박스의 가아드링
US7579673B2 (en) * 2005-08-24 2009-08-25 Nec Electronics Corporation Semiconductor device having electrical fuse
WO2008015500A1 (en) * 2006-08-01 2008-02-07 Freescale Semiconductor, Inc. Method and apparatus for improvements in chip manufacture and design
US7622395B2 (en) * 2006-12-27 2009-11-24 United Microelectronics Corp. Two-step method for etching a fuse window on a semiconductor substrate
TWI387025B (zh) * 2009-02-12 2013-02-21 Vanguard Int Semiconduct Corp 具有熔絲元件之半導體裝置之製造方法
JP2012227421A (ja) * 2011-04-21 2012-11-15 Elpida Memory Inc 半導体記憶装置
US8754508B2 (en) * 2012-08-29 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure to increase resistance to electromigration
CN103915462B (zh) * 2014-04-04 2016-11-23 豪威科技(上海)有限公司 半导体器件制备方法以及堆栈式芯片的制备方法
US10247700B2 (en) * 2015-10-30 2019-04-02 International Business Machines Corporation Embedded noble metal electrodes in microfluidics
US10168299B2 (en) * 2016-07-15 2019-01-01 International Business Machines Corporation Reproducible and manufacturable nanogaps for embedded transverse electrode pairs in nanochannels
CN111524999A (zh) * 2020-04-03 2020-08-11 常州大学 一种遂穿氧化钝化电池的制备方法
CN113013090B (zh) * 2021-02-07 2022-06-24 长鑫存储技术有限公司 半导体结构的熔断填充方法及半导体结构
CN117129119A (zh) * 2023-10-26 2023-11-28 西安中星测控有限公司 一种基于玻璃熔合技术的mcs压力传感器及其制做方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2929820B2 (ja) 1992-02-05 1999-08-03 富士通株式会社 半導体装置の製造方法
JPH0737988A (ja) 1993-07-20 1995-02-07 Hitachi Ltd 半導体集積回路装置の製造方法
JPH118305A (ja) * 1997-06-13 1999-01-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH1121489A (ja) 1997-07-01 1999-01-26 Fujitsu Ltd インクジェットプリンタ用インク
JPH11111847A (ja) 1997-09-30 1999-04-23 Toshiba Corp 半導体装置及びその製造方法
JPH11224900A (ja) 1998-02-05 1999-08-17 Toshiba Corp 半導体装置及びその製造方法
JP4322330B2 (ja) * 1998-09-04 2009-08-26 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP3279532B2 (ja) 1998-11-06 2002-04-30 日本電気株式会社 半導体装置の製造方法
JP2000208620A (ja) 1999-01-11 2000-07-28 Mitsubishi Electric Corp 半導体装置の製造方法
JP2000332114A (ja) 1999-05-17 2000-11-30 Hitachi Ltd 半導体集積回路装置の製造方法
US6372354B1 (en) * 1999-09-13 2002-04-16 Chemat Technology, Inc. Composition and method for a coating providing anti-reflective and anti-static properties
US6444544B1 (en) * 2000-08-01 2002-09-03 Taiwan Semiconductor Manufacturing Company Method of forming an aluminum protection guard structure for a copper metal structure
JP4434606B2 (ja) * 2003-03-27 2010-03-17 株式会社東芝 半導体装置、半導体装置の製造方法
US6867441B1 (en) * 2003-10-08 2005-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metal fuse structure for saving layout area

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752184B1 (ko) * 2005-10-12 2007-08-24 동부일렉트로닉스 주식회사 본딩 패드의 형성 방법 및 그에 의해 형성된 본딩 패드를포함하는 반도체 소자
JP2011222963A (ja) * 2010-01-15 2011-11-04 Rohm Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6989577B2 (en) 2006-01-24
US20050170635A1 (en) 2005-08-04
JP3977578B2 (ja) 2007-09-19
US20020079552A1 (en) 2002-06-27
US7268068B2 (en) 2007-09-11
KR100436674B1 (ko) 2004-07-02
TW523905B (en) 2003-03-11
KR20020021342A (ko) 2002-03-20

Similar Documents

Publication Publication Date Title
JP3977578B2 (ja) 半導体装置および製造方法
US4536949A (en) Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse
US6559042B2 (en) Process for forming fusible links
JP2005109145A (ja) 半導体装置
US7556989B2 (en) Semiconductor device having fuse pattern and methods of fabricating the same
JP2001015403A (ja) 半導体装置
JP2002110799A (ja) 半導体装置及びその製造方法
JPH10223762A (ja) 半導体装置及びその製造方法
US6750129B2 (en) Process for forming fusible links
JP2003060036A (ja) 半導体装置およびその製造方法
JP3584928B2 (ja) 半導体装置
US6821896B1 (en) Method to eliminate via poison effect
US7785935B2 (en) Manufacturing method for forming an integrated circuit device and corresponding integrated circuit device
JP3239843B2 (ja) 半導体装置の製造方法
JP2002184777A (ja) 半導体装置
JP2845828B2 (ja) 多層配線半導体装置とその製造方法
JP4921949B2 (ja) 半導体装置
JP4092602B2 (ja) 半導体装置の製造方法
JP2000323570A (ja) 半導体装置及びその製造方法
JPH08204002A (ja) 半導体集積回路装置の製造方法
JPH04313256A (ja) 半導体集積回路装置及びその形成方法
KR101062820B1 (ko) 반도체 장치의 퓨즈 및 그 제조방법
KR20080000845A (ko) 반도체 소자의 제조방법
JP2001093981A (ja) 半導体装置およびその製造方法
JPH07321209A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees