JPH11224900A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11224900A JPH11224900A JP10024164A JP2416498A JPH11224900A JP H11224900 A JPH11224900 A JP H11224900A JP 10024164 A JP10024164 A JP 10024164A JP 2416498 A JP2416498 A JP 2416498A JP H11224900 A JPH11224900 A JP H11224900A
- Authority
- JP
- Japan
- Prior art keywords
- fuse link
- wiring
- wiring layer
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】他の配線を溶断せずに、ヒューズリンク１１の
みの選択的溶断が可能なリダンダンシー技術を提供する
ことを目的とする。 【解決手段】本発明に係る基板処理方法の主要部の要旨
は、上記目的を達成する為、半導体基板１上に形成され
たリダンダンシー用のヒューズリンク１１を含む多層配
線を有する半導体装置において、第１の配線層と、前記
第１の配線層の上下の少なくとも一方に前記第一の配線
層よりも融点の高い材料で形成された配線層が存在し、
前記第１の配線層がリダンダンシー用のヒューズリンク
として用いられるものである。
みの選択的溶断が可能なリダンダンシー技術を提供する
ことを目的とする。 【解決手段】本発明に係る基板処理方法の主要部の要旨
は、上記目的を達成する為、半導体基板１上に形成され
たリダンダンシー用のヒューズリンク１１を含む多層配
線を有する半導体装置において、第１の配線層と、前記
第１の配線層の上下の少なくとも一方に前記第一の配線
層よりも融点の高い材料で形成された配線層が存在し、
前記第１の配線層がリダンダンシー用のヒューズリンク
として用いられるものである。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置のリダン
ダンシー技術に係り、特にヒューズリンクを切断する際
に好適な構造に関する。
ダンシー技術に係り、特にヒューズリンクを切断する際
に好適な構造に関する。
【０００２】
【従来の技術】ＬＳＩ，ＶＬＳＩ等のメモりにおいて冗
長性を持たせることは高歩留まり達成の上で必須の技術
になっている。大規模化したＬＳＩ，ＶＬＳＩメモリを
構成するセルのすべてを正常に機能させることは現実的
には難しく、それを救済する目的で従来よりリダンダン
シー技術が使われている。通常は、製造過程でチップ内
に形成されたヒューズリンクを溶断することで不良セル
の代わりに冗長セルを置換し、不良救済用の冗長回路と
接続し機能させることで上記目的を達成する。
長性を持たせることは高歩留まり達成の上で必須の技術
になっている。大規模化したＬＳＩ，ＶＬＳＩメモリを
構成するセルのすべてを正常に機能させることは現実的
には難しく、それを救済する目的で従来よりリダンダン
シー技術が使われている。通常は、製造過程でチップ内
に形成されたヒューズリンクを溶断することで不良セル
の代わりに冗長セルを置換し、不良救済用の冗長回路と
接続し機能させることで上記目的を達成する。
【０００３】上記ヒューズリンクの溶断には、レーザー
ビームによる方式と電気的な溶断方式とあり、その利点
・欠点により適宜適用が決まる。図９に、従来例に係る
半導体装置における一形態例として配線層，ヒューズリ
ンク１１，電極パッド１５がいずれもＲＩＥ（Reactive
Ion Etchinng ）で形成された場合の断面図を示す。図
中１は半導体基板、２は絶縁膜、５，７，１２，１３は
層間絶縁膜、３はＴｉＮ／Ｔｉ又はＴｉＮからなるバリ
アメタル層、４ＡＲ，６ＡＲ，８ＡＲはＣｕのデュアル
ダマシーン配線層、１０ＡＲはＡｌ合金（Ａｌ- Ｓｉ-
Ｃｕ若しくはＡｌ- Ｓｉ）又はＡｌ［以降（Ａｌ合金）
と記す］、１１はヒューズリンク、１４ＡＲはＡｌ合
金、１５は電極パッド、１６はパッシベーション膜を示
す。
ビームによる方式と電気的な溶断方式とあり、その利点
・欠点により適宜適用が決まる。図９に、従来例に係る
半導体装置における一形態例として配線層，ヒューズリ
ンク１１，電極パッド１５がいずれもＲＩＥ（Reactive
Ion Etchinng ）で形成された場合の断面図を示す。図
中１は半導体基板、２は絶縁膜、５，７，１２，１３は
層間絶縁膜、３はＴｉＮ／Ｔｉ又はＴｉＮからなるバリ
アメタル層、４ＡＲ，６ＡＲ，８ＡＲはＣｕのデュアル
ダマシーン配線層、１０ＡＲはＡｌ合金（Ａｌ- Ｓｉ-
Ｃｕ若しくはＡｌ- Ｓｉ）又はＡｌ［以降（Ａｌ合金）
と記す］、１１はヒューズリンク、１４ＡＲはＡｌ合
金、１５は電極パッド、１６はパッシベーション膜を示
す。
【０００４】図９では、ヒューズリンク１１が電極パッ
ド１５の一層下の層に形成されているが、他の任意の層
に形成可能である。いづれの場合も、ヒューズリンク１
１よりも上方及び下方には他の配線を形成できない。
ド１５の一層下の層に形成されているが、他の任意の層
に形成可能である。いづれの場合も、ヒューズリンク１
１よりも上方及び下方には他の配線を形成できない。
【０００５】現在、半導体装置のリダンダンシーを行う
スイッチとして多層配線中に配置されているヒューズリ
ンクの主要部は、配線の材料と同じＡｌを主とした材料
で形成されている。不良セルが検出されると、不良セル
に対応したアドレス線またはデータ線に接続されるヒュ
ーズリンク（Ａｌ合金あるいはポリシリコンが主体）を
切断することによって上記置換を行う。
スイッチとして多層配線中に配置されているヒューズリ
ンクの主要部は、配線の材料と同じＡｌを主とした材料
で形成されている。不良セルが検出されると、不良セル
に対応したアドレス線またはデータ線に接続されるヒュ
ーズリンク（Ａｌ合金あるいはポリシリコンが主体）を
切断することによって上記置換を行う。
【０００６】
【発明が解決しようとする課題】しかしながら、上記切
断時にヒューズリンク１１周辺の温度はＡｌの融点（６
６０℃）以上に上昇する為、ヒューズリンク１１の上方
及び下方には図９に示す様に他のＡｌ配線層を配置する
ことができないという問題を有する。しかも、例えばレ
ーザービームによる方式の場合には、ヒューズリンクの
面積の設計値をレーザーの照射帯域及び合わせ精度に対
してマージンをもたせた値にしなければならず、この値
を縮小させることは極めて困難である。
断時にヒューズリンク１１周辺の温度はＡｌの融点（６
６０℃）以上に上昇する為、ヒューズリンク１１の上方
及び下方には図９に示す様に他のＡｌ配線層を配置する
ことができないという問題を有する。しかも、例えばレ
ーザービームによる方式の場合には、ヒューズリンクの
面積の設計値をレーザーの照射帯域及び合わせ精度に対
してマージンをもたせた値にしなければならず、この値
を縮小させることは極めて困難である。
【０００７】上記のリダンダンシー機構において、配線
材料がＣｕとなる次世代デバイスにおいても現在のデバ
イス構造のアナロジーを継承する限り、同様にヒューズ
リンクの上方及び下方には他の配線層を配置できない。
配線材料と同じＣｕをヒューズリンク材料として用いた
場合、Ｃｕの融点（１０８３℃）が高いことから現在よ
りも高出力のレーザーを用いる必要がある。従って、も
しヒューズリンク下部にＣｕ配線を形成した場合、レー
ザーの照射エネルギーにより下層配線も損傷させてしま
うことになる。図１０は従来例に係る半導体装置におけ
る一形態例の問題点を示す為の想定された断面図の一例
として配線層４ＣＤ，６ＣＤ，８ＣＤ及びヒューズリン
ク１１がデュアルダマシーン（dual damascene）により
形成され、電極パッド１５がＡｌのＲＩＥにより形成さ
れたものを示す。ヒューズリンク１１を溶断する際、図
１０においては、ヒューズリンク１１よりも下方に配置
された配線が熱的にダメージを受ける。
材料がＣｕとなる次世代デバイスにおいても現在のデバ
イス構造のアナロジーを継承する限り、同様にヒューズ
リンクの上方及び下方には他の配線層を配置できない。
配線材料と同じＣｕをヒューズリンク材料として用いた
場合、Ｃｕの融点（１０８３℃）が高いことから現在よ
りも高出力のレーザーを用いる必要がある。従って、も
しヒューズリンク下部にＣｕ配線を形成した場合、レー
ザーの照射エネルギーにより下層配線も損傷させてしま
うことになる。図１０は従来例に係る半導体装置におけ
る一形態例の問題点を示す為の想定された断面図の一例
として配線層４ＣＤ，６ＣＤ，８ＣＤ及びヒューズリン
ク１１がデュアルダマシーン（dual damascene）により
形成され、電極パッド１５がＡｌのＲＩＥにより形成さ
れたものを示す。ヒューズリンク１１を溶断する際、図
１０においては、ヒューズリンク１１よりも下方に配置
された配線が熱的にダメージを受ける。
【０００８】今後もリダンダンシー機構がひとつの半導
体デバイスの中に数千個規模で存在すること、更にデバ
イスの設計寸法が今後益々微細化することを考慮する
と、ヒューズリンク下部のデッド・スペースが占める割
合は次第に無死無視できないものとなりつつある。従っ
て、現状よりも微細化に適したヒューズ構造にすること
で、回路の配置効率を高くすることが必要である。本発
明は、上記問題を解決するべく、ヒューズリンクのみの
選択的溶断が可能なリダンダンシー技術を提供するので
ある。
体デバイスの中に数千個規模で存在すること、更にデバ
イスの設計寸法が今後益々微細化することを考慮する
と、ヒューズリンク下部のデッド・スペースが占める割
合は次第に無死無視できないものとなりつつある。従っ
て、現状よりも微細化に適したヒューズ構造にすること
で、回路の配置効率を高くすることが必要である。本発
明は、上記問題を解決するべく、ヒューズリンクのみの
選択的溶断が可能なリダンダンシー技術を提供するので
ある。
【０００９】
【課題を解決するための手段】本発明に係る基板処理方
法の主要部の要旨は、上記目的を達成する為、半導体基
板上に形成されたリダンダンシー用のヒューズリンクを
含む多層配線を有する半導体装置において、第１の配線
層と、前記第１の配線層の上方または下方の少なくとも
一方に前記第一の配線層よりも融点の高い材料で形成さ
れた配線層が存在し、前記第１の配線層がリダンダンシ
ー用のヒューズリンクとして用いられるものである。
法の主要部の要旨は、上記目的を達成する為、半導体基
板上に形成されたリダンダンシー用のヒューズリンクを
含む多層配線を有する半導体装置において、第１の配線
層と、前記第１の配線層の上方または下方の少なくとも
一方に前記第一の配線層よりも融点の高い材料で形成さ
れた配線層が存在し、前記第１の配線層がリダンダンシ
ー用のヒューズリンクとして用いられるものである。
【００１０】
【発明の実施の形態】以下本発明の実施の形態を図面に
基いて説明する。 （実施の形態１）以下、本発明の実施の形態１について
レーザービームによりヒューズリンクを溶断する場合を
例に図１〜図３を参照して説明する。
基いて説明する。 （実施の形態１）以下、本発明の実施の形態１について
レーザービームによりヒューズリンクを溶断する場合を
例に図１〜図３を参照して説明する。
【００１１】図１は本発明に係る半導体装置におけるヒ
ューズリンク部付近を含む断面図を示す一形態例であっ
て、配線層がＣｕのデュアルダマシーン配線により形成
され、ヒューズリンクがＲＩＥにより形成されたもので
ある。図中１は半導体基板、２は絶縁膜、５，７，１２
は層間絶縁膜、３はＴｉＮ／Ｔｉ又はＴｉＮからなるバ
リアメタル層、４ＣＤ，６ＣＤ，８ＣＤはＣｕのデュア
ルダマシーン配線層、９はバリアメタル層（兼エッチン
グ・ストッパー層）、１０ＡＲはＡｌ合金、１１はヒュ
ーズリンク、１４ＡＲはＡｌ合金、１５は電極パッド、
１６はパッシベーション膜を示す。
ューズリンク部付近を含む断面図を示す一形態例であっ
て、配線層がＣｕのデュアルダマシーン配線により形成
され、ヒューズリンクがＲＩＥにより形成されたもので
ある。図中１は半導体基板、２は絶縁膜、５，７，１２
は層間絶縁膜、３はＴｉＮ／Ｔｉ又はＴｉＮからなるバ
リアメタル層、４ＣＤ，６ＣＤ，８ＣＤはＣｕのデュア
ルダマシーン配線層、９はバリアメタル層（兼エッチン
グ・ストッパー層）、１０ＡＲはＡｌ合金、１１はヒュ
ーズリンク、１４ＡＲはＡｌ合金、１５は電極パッド、
１６はパッシベーション膜を示す。
【００１２】図１においては、多層のＣｕデュアルダマ
シーン配線の最上層のＣｕデュアルダマシーン８ＣＤに
バリアメタル９を介してヒューズリンク１１が形成され
ている。また、同Ｃｕ層の別配線にバリアメタル９を介
して電極パッド１５が形成された構造となっている。
シーン配線の最上層のＣｕデュアルダマシーン８ＣＤに
バリアメタル９を介してヒューズリンク１１が形成され
ている。また、同Ｃｕ層の別配線にバリアメタル９を介
して電極パッド１５が形成された構造となっている。
【００１３】次に図２，図３及び図１により本発明の半
導体装置の製造方法を説明する。図示せぬ半導体素子が
形成された後、図２に示す様に、多層のＣｕデュアルダ
マシーン配線４ＣＤ，６ＣＤ，８ＣＤを形成する。デュ
アルダマシーン配線は、層間絶縁膜２，５，７にリソグ
ラフィ及びエッチングにより配線溝及び接続孔を開口
し、開口部を含む層間絶縁膜上に配線材料を堆積した後
にメタルＣＭＰ（Chemical Mechanical Polishing ）を
施すことにより形成される。この例では３層のデュアル
ダマシーン配線４ＣＤ，６ＣＤ，８ＣＤが順次形成され
る。
導体装置の製造方法を説明する。図示せぬ半導体素子が
形成された後、図２に示す様に、多層のＣｕデュアルダ
マシーン配線４ＣＤ，６ＣＤ，８ＣＤを形成する。デュ
アルダマシーン配線は、層間絶縁膜２，５，７にリソグ
ラフィ及びエッチングにより配線溝及び接続孔を開口
し、開口部を含む層間絶縁膜上に配線材料を堆積した後
にメタルＣＭＰ（Chemical Mechanical Polishing ）を
施すことにより形成される。この例では３層のデュアル
ダマシーン配線４ＣＤ，６ＣＤ，８ＣＤが順次形成され
る。
【００１４】次に、ＣＶＤ（Chemical Vapor Depositio
n ）成膜あるいはスパッタ成膜技術及びリソグラフィ及
びＲＩＥ（Reactive Ion Etchinng ）によりバリアメタ
ル層９を形成する。このバリアメタル層９は、次の工程
で形成されるヒューズリンク１１のエッチング時に使用
される塩素系プロセスガスによるＣｕデュアルダマシー
ン配線８ＣＤの腐食を回避する為のものであり、Ｔｉ，
Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗ等の高融
点金属あるいはこれら高融点金属のシリサイドあるいは
これら高融点金属の窒化物あるいはこれら高融点金属と
ＳｉとＮとを含む組成の材料等が上げられる。このバリ
アメタル層９はＣｕの腐食，Ｃｕの拡散，及び電気的な
接触不良が全く問題とならない場合には、省略すること
もできる。
n ）成膜あるいはスパッタ成膜技術及びリソグラフィ及
びＲＩＥ（Reactive Ion Etchinng ）によりバリアメタ
ル層９を形成する。このバリアメタル層９は、次の工程
で形成されるヒューズリンク１１のエッチング時に使用
される塩素系プロセスガスによるＣｕデュアルダマシー
ン配線８ＣＤの腐食を回避する為のものであり、Ｔｉ，
Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗ等の高融
点金属あるいはこれら高融点金属のシリサイドあるいは
これら高融点金属の窒化物あるいはこれら高融点金属と
ＳｉとＮとを含む組成の材料等が上げられる。このバリ
アメタル層９はＣｕの腐食，Ｃｕの拡散，及び電気的な
接触不良が全く問題とならない場合には、省略すること
もできる。
【００１５】次に図３に示す様に、ＴｉＮ／Ｔｉ又はＴ
ｉＮからなるバリアメタル層３，Ａｌ合金（Ａｌ- Ｓｉ
- Ｃｕ若しくはＡｌ- Ｓｉ）又はＡｌからなる配線層１
０ＡＲ，ＴｉＮ／Ｔｉ又はＴｉＮからなるバリアメタル
層３をこの順序でスパッタリングにより成膜した後、リ
ソグラフィ及びＲＩＥによりヒューズリンク１１を形成
する。
ｉＮからなるバリアメタル層３，Ａｌ合金（Ａｌ- Ｓｉ
- Ｃｕ若しくはＡｌ- Ｓｉ）又はＡｌからなる配線層１
０ＡＲ，ＴｉＮ／Ｔｉ又はＴｉＮからなるバリアメタル
層３をこの順序でスパッタリングにより成膜した後、リ
ソグラフィ及びＲＩＥによりヒューズリンク１１を形成
する。
【００１６】次に図１に示す様に層間絶縁膜１２を堆積
してこれにヴィアホールを開孔し、電極パッド１５を形
成後、パッシベーション膜１６を形成する。以降、実施
の形態１若しくは従来の技術と材料及び構造が同じもの
には同じ番号が付与されており、また適用プロセスの具
体的説明は、実施の形態１で説明済である為省略する。
してこれにヴィアホールを開孔し、電極パッド１５を形
成後、パッシベーション膜１６を形成する。以降、実施
の形態１若しくは従来の技術と材料及び構造が同じもの
には同じ番号が付与されており、また適用プロセスの具
体的説明は、実施の形態１で説明済である為省略する。
【００１７】（実施の形態２）以下、本発明の実施の形
態２について図を参照して説明する。図４は本発明に係
る半導体装置におけるヒューズリンク部付近を含む断面
図を示す一形態例であって、Ｃｕデュアルダマシーン配
線４ＣＤ，６ＣＤ，８ＣＤがデュアルダマシーンにより
形成され、ヒューズリンク１１がＲＩＥにより、また電
極パッド１５がデュアルダマシーンにより形成されてい
る。
態２について図を参照して説明する。図４は本発明に係
る半導体装置におけるヒューズリンク部付近を含む断面
図を示す一形態例であって、Ｃｕデュアルダマシーン配
線４ＣＤ，６ＣＤ，８ＣＤがデュアルダマシーンにより
形成され、ヒューズリンク１１がＲＩＥにより、また電
極パッド１５がデュアルダマシーンにより形成されてい
る。
【００１８】（実施の形態３）以下、本発明の実施の形
態３について図を参照して説明する。図５は本発明に係
る半導体装置におけるヒューズリンク部付近を含む断面
図を示す一形態例であって、Ｃｕデュアルダマシーン配
線４ＣＤ，６ＣＤ，８ＣＤがデュアルダマシーン配線に
より形成され、ヒューズリンク１１及び電極パッド１５
が同一層（Ａｌ- Ｓｉ- Ｃｕ層及びバリアメタル）にＲ
ＩＥを施すことにより形成されている。
態３について図を参照して説明する。図５は本発明に係
る半導体装置におけるヒューズリンク部付近を含む断面
図を示す一形態例であって、Ｃｕデュアルダマシーン配
線４ＣＤ，６ＣＤ，８ＣＤがデュアルダマシーン配線に
より形成され、ヒューズリンク１１及び電極パッド１５
が同一層（Ａｌ- Ｓｉ- Ｃｕ層及びバリアメタル）にＲ
ＩＥを施すことにより形成されている。
【００１９】（実施の形態４）以下、本発明の実施の形
態４について図を参照して説明する。図６は本発明に係
る半導体装置におけるヒューズリンク部付近を含む断面
図を示す一形態例であって、Ｃｕ配線層４ＣＲ，６Ｃ
Ｒ，８ＣＲ，ヒューズリンク１１，電極パッド１５がす
べてＲＩＥにより形成されている。
態４について図を参照して説明する。図６は本発明に係
る半導体装置におけるヒューズリンク部付近を含む断面
図を示す一形態例であって、Ｃｕ配線層４ＣＲ，６Ｃ
Ｒ，８ＣＲ，ヒューズリンク１１，電極パッド１５がす
べてＲＩＥにより形成されている。
【００２０】（実施の形態５）以下、本発明の実施の形
態５について図を参照して説明する。図７は本発明に係
る半導体装置におけるヒューズリンク部付近を含む断面
図を示す一形態例であって、Ｃｕデュアルダマシーン配
線４ＣＤ，６ＣＤ，８ＣＤ，ヒューズリンク１１及び電
極パッド１５がすべてデュアルダマシーン技術により形
成されている。
態５について図を参照して説明する。図７は本発明に係
る半導体装置におけるヒューズリンク部付近を含む断面
図を示す一形態例であって、Ｃｕデュアルダマシーン配
線４ＣＤ，６ＣＤ，８ＣＤ，ヒューズリンク１１及び電
極パッド１５がすべてデュアルダマシーン技術により形
成されている。
【００２１】（実施の形態６）以下、本発明の実施の形
態６について図を参照して説明する。図８は本発明に係
る半導体装置におけるヒューズリンク部付近を含む断面
図を示す一形態例であって、Ｃｕデュアルダマシーン配
線４ＣＤ，６ＣＤ，８ＣＤ，ヒューズリンク１１及び電
極パッド１５がすべてデュアルダマシーン技術により形
成されており、かつヒューズリンク１１及び電極パッド
１５が同一層により形成されている。
態６について図を参照して説明する。図８は本発明に係
る半導体装置におけるヒューズリンク部付近を含む断面
図を示す一形態例であって、Ｃｕデュアルダマシーン配
線４ＣＤ，６ＣＤ，８ＣＤ，ヒューズリンク１１及び電
極パッド１５がすべてデュアルダマシーン技術により形
成されており、かつヒューズリンク１１及び電極パッド
１５が同一層により形成されている。
【００２２】以上、本発明の半導体装置及びその製造方
法によれば、ヒューズリンク１１の主要部を他の多層配
線層よりも融点の低い材料で形成しているので、ヒュー
ズリンク付近の多層配線を溶断させずにヒューズリンク
のみを選択的に溶断することができ、従来の配線の配置
制限が緩和され、ヒューズリンクの上方及び下方への配
線の配置が可能となるので配線設計の柔軟性が増える。
その為、レーザー方式によるリダンダンシーを適用する
場合には、レーザー照射の際の位置合わせのマージンが
大きくなる。
法によれば、ヒューズリンク１１の主要部を他の多層配
線層よりも融点の低い材料で形成しているので、ヒュー
ズリンク付近の多層配線を溶断させずにヒューズリンク
のみを選択的に溶断することができ、従来の配線の配置
制限が緩和され、ヒューズリンクの上方及び下方への配
線の配置が可能となるので配線設計の柔軟性が増える。
その為、レーザー方式によるリダンダンシーを適用する
場合には、レーザー照射の際の位置合わせのマージンが
大きくなる。
【００２３】上記においては、ヒューズリンク１１より
も下方に他の配線層を配置した例を示したが、ヒューズ
リンク１１よりも上方に配置した場合においても、各配
線層のライン＆スペースのスペースを介してレーザー照
射することで、レーザー方式による溶断は可能である。
も下方に他の配線層を配置した例を示したが、ヒューズ
リンク１１よりも上方に配置した場合においても、各配
線層のライン＆スペースのスペースを介してレーザー照
射することで、レーザー方式による溶断は可能である。
【００２４】尚、上記はＣｕ配線の場合にヒューズリン
ク１１の主要部をＡｌを主体とする材料で形成した例を
示したものであるが、下層の配線よりも融点の低い材料
で形成するのであれば、これに限定する必要はなく、例
えばＭｇ，Ｓｒ，Ｂａ，Ｚｎ，Ｉｎ，Ｇｅ，Ｓｎ，Ｐ
ｂ，Ｓｂ，Ｂｉといった材料が上げられる。尚、上記実
施の形態においては、多層のＣｕ配線を例として説明し
たが、例えばＡｌを主体とした多層配線構造を適用する
場合においても、ヒューズリンク１１を構成する主材料
の融点を他の配線層よりも融点の低い材料とする構造に
すれば、ヒューズリンク溶断時の熱的影響は低く抑えら
れる為、ヒューズリンク１１の上方及び下方にも配線層
を配置することができる。その際のヒューズリンク１１
の材料として、例えばＺｎ，Ｉｎ，Ｓｎ，Ｐｂ，Ｓｂ，
Ｂｉといったものが考えられる。また、この発明の範囲
内で種々工程及び材料の変更が可能である。例えば一部
上述した様に、上記実施の形態においては、各層の形成
プロセスとしてデュアルダマシーン及びＲＩＥによる様
々な組み合わせ変形例を示したが、配線層とヒューズリ
ンク層と電極パッドを形成する際のプロセス形態は各々
独立に選択可能であり、上記組み合せに限られるもので
はなく同様のアナロジーにより本発明の効果は得られる
ことは言うまでもない。
ク１１の主要部をＡｌを主体とする材料で形成した例を
示したものであるが、下層の配線よりも融点の低い材料
で形成するのであれば、これに限定する必要はなく、例
えばＭｇ，Ｓｒ，Ｂａ，Ｚｎ，Ｉｎ，Ｇｅ，Ｓｎ，Ｐ
ｂ，Ｓｂ，Ｂｉといった材料が上げられる。尚、上記実
施の形態においては、多層のＣｕ配線を例として説明し
たが、例えばＡｌを主体とした多層配線構造を適用する
場合においても、ヒューズリンク１１を構成する主材料
の融点を他の配線層よりも融点の低い材料とする構造に
すれば、ヒューズリンク溶断時の熱的影響は低く抑えら
れる為、ヒューズリンク１１の上方及び下方にも配線層
を配置することができる。その際のヒューズリンク１１
の材料として、例えばＺｎ，Ｉｎ，Ｓｎ，Ｐｂ，Ｓｂ，
Ｂｉといったものが考えられる。また、この発明の範囲
内で種々工程及び材料の変更が可能である。例えば一部
上述した様に、上記実施の形態においては、各層の形成
プロセスとしてデュアルダマシーン及びＲＩＥによる様
々な組み合わせ変形例を示したが、配線層とヒューズリ
ンク層と電極パッドを形成する際のプロセス形態は各々
独立に選択可能であり、上記組み合せに限られるもので
はなく同様のアナロジーにより本発明の効果は得られる
ことは言うまでもない。
【００２５】また、ヒューズリンクの上下部に形成され
た第１，第２，第３のバリアメタル層は他の材料への置
き換えが可能であるし、また各々設けるかどうかについ
ては独立に選択可能である。
た第１，第２，第３のバリアメタル層は他の材料への置
き換えが可能であるし、また各々設けるかどうかについ
ては独立に選択可能である。
【００２６】
【発明の効果】上述したように本発明によれば、ヒュー
ズリンクを他の多層配線層よりも融点の低い材料で形成
しているので、ヒューズリンク付近の多層配線を溶断さ
せずにヒューズリンクのみを選択的に溶断することがで
き、ヒューズリンクの上方及び下方への配線の配置が可
能となるので配線設計の柔軟性が増える。また、前記配
線設計の柔軟性により、レーザー方式によるリダンダン
シーを適用する場合にはレーザー照射の際の位置合わせ
のマージンが大きくなる。
ズリンクを他の多層配線層よりも融点の低い材料で形成
しているので、ヒューズリンク付近の多層配線を溶断さ
せずにヒューズリンクのみを選択的に溶断することがで
き、ヒューズリンクの上方及び下方への配線の配置が可
能となるので配線設計の柔軟性が増える。また、前記配
線設計の柔軟性により、レーザー方式によるリダンダン
シーを適用する場合にはレーザー照射の際の位置合わせ
のマージンが大きくなる。
【図１】本発明の第１の実施の形態に係る半導体装置に
おける一形態例を示す断面図である。
おける一形態例を示す断面図である。
【図２】本発明の第１の実施の形態に係る半導体装置の
製造方法における一工程段階の断面図である。
製造方法における一工程段階の断面図である。
【図３】同製造方法における後続の一工程段階の断面図
である。
である。
【図４】本発明の第２の実施の形態に係る半導体装置に
おける一形態例を示す断面図である。
おける一形態例を示す断面図である。
【図５】本発明の第３の実施の形態に係る半導体装置に
おける一形態例を示す断面図である。
おける一形態例を示す断面図である。
【図６】本発明の第４の実施の形態に係る半導体装置に
おける一形態例を示す断面図である。
おける一形態例を示す断面図である。
【図７】本発明の第５の実施の形態に係る半導体装置に
おける一形態例を示す断面図である。
おける一形態例を示す断面図である。
【図８】本発明の第６の実施の形態に係る半導体装置に
おける一形態例を示す断面図である。
おける一形態例を示す断面図である。
【図９】従来例に係る半導体装置における一形態例を示
す断面図である。
す断面図である。
【図１０】従来例に係る半導体装置における一形態例の
問題点を示す為の想定された断面図である。
問題点を示す為の想定された断面図である。
１：半導体基板 ２：絶縁膜 ３：バリアメタル層（ＴｉＮ／Ｔｉ又はＴｉＮ） ４ＣＤ，６ＣＤ，８ＣＤ：デュアルダマシーン配線層
（Ｃｕ） ４ＣＲ，６ＣＲ，８ＣＲ：配線層（Ｃｕ） ５， ７，１２，１３：層間絶縁膜 ９：バリアメタル層（兼エッチング・ストッパー層） １０ＡＲ，１０ＡＤ：Ａｌ合金（Ａｌ- Ｓｉ- Ｃｕ若し
くはＡｌ- Ｓｉ）又はＡｌ １１：ヒューズリンク １４ＡＤ，１４ＡＲ：Ａｌ合金［Ａｌ- Ｓｉ- Ｃｕ若し
くはＡｌ- Ｓｉ］又はＡｌ １４ＣＤ：Ｃｕ １５：電極パッド １６：パッシベーション膜
（Ｃｕ） ４ＣＲ，６ＣＲ，８ＣＲ：配線層（Ｃｕ） ５， ７，１２，１３：層間絶縁膜 ９：バリアメタル層（兼エッチング・ストッパー層） １０ＡＲ，１０ＡＤ：Ａｌ合金（Ａｌ- Ｓｉ- Ｃｕ若し
くはＡｌ- Ｓｉ）又はＡｌ １１：ヒューズリンク １４ＡＤ，１４ＡＲ：Ａｌ合金［Ａｌ- Ｓｉ- Ｃｕ若し
くはＡｌ- Ｓｉ］又はＡｌ １４ＣＤ：Ｃｕ １５：電極パッド １６：パッシベーション膜
Claims (10)
- 【請求項１】 ウェハ上に形成されたリダンダンシー用
のヒューズリンクを含む多層配線を有する半導体装置で
あって、第１の配線層と、前記第１の配線層の上方また
は下方の少なくとも一方に前記第１の配線層よりも融点
の高い材料で形成された第２の配線層が存在し、前記第
１の配線層がリダンダンシー用のヒューズリンクまたは
ヒューズリンクの一部として用いられることを特徴とす
る半導体装置。 - 【請求項２】 前記第１の配線層が前記第２の配線層よ
りも上層に形成されていることを特徴とする請求項１記
載の半導体装置。 - 【請求項３】 前記第１の配線層が前記多層の配線層の
うち最上層として形成されていることを特徴とする請求
項１記載の半導体装置。 - 【請求項４】 前記第１の配線層が前記第２の配線層よ
りも比抵抗が高いことを特徴とする請求項１記載の半導
体装置。 - 【請求項５】 前記第２の配線層がＣｕを主成分とする
材料から成り、前記第１の配線層がＡｌ，Ｍｇ，Ｓｒ，
Ｂａ，Ｚｎ，Ｉｎ，Ｇｅ，Ｓｎ，Ｐｂ，Ｓｂ，Ｂｉのい
ずれかであることを特徴とする請求項１記載の半導体装
置。 - 【請求項６】 前記第２の配線層がＡｌを主成分とする
材料から成り、前記第１の配線層がＺｎ，Ｉｎ，Ｓｎ，
Ｐｂ，Ｓｂ，Ｂｉのいずれかであることを特徴とする請
求項１記載の半導体装置。 - 【請求項７】 ウェハ上にリダンダンシー用のヒューズ
リンクを含む多層の配線層を形成する半導体装置の製造
方法であって、第１の配線層をヒューズリンクまたはヒ
ューズリンクの一部として形成する工程と、前記第１の
配線層よりも融点の高い第２の配線層を形成する工程
と、前記第１の配線層を溶断する工程と、を含むことを
特徴とする半導体装置の製造方法。 - 【請求項８】 前記第２の配線層を形成した後に、前記
第１の配線層を前記第２の配線層より上層において形成
する工程を含むことを特徴とする請求項７記載の半導体
装置の製造方法。 - 【請求項９】 前記第１の配線層を他のすべての前記多
層配線より上層において形成する工程を含むことを特徴
とする請求項７記載の半導体装置の製造方法。 - 【請求項１０】 前記第１の配線層が前記第２の配線層
よりも比抵抗が高いことを特徴とする請求項７記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10024164A JPH11224900A (ja) | 1998-02-05 | 1998-02-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10024164A JPH11224900A (ja) | 1998-02-05 | 1998-02-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11224900A true JPH11224900A (ja) | 1999-08-17 |
Family
ID=12130715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10024164A Pending JPH11224900A (ja) | 1998-02-05 | 1998-02-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11224900A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6720657B2 (en) * | 2000-03-28 | 2004-04-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US6879020B2 (en) | 2003-06-03 | 2005-04-12 | Renesas Technology Corp. | Semiconductor device |
| WO2005096378A1 (de) * | 2004-03-26 | 2005-10-13 | Infineon Technologies Ag | Elektronische schaltkreisanordnung |
| JP2007201485A (ja) * | 1999-07-06 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置及びその製造方法 |
| US7268068B2 (en) | 2000-09-14 | 2007-09-11 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US7495309B2 (en) | 2002-01-31 | 2009-02-24 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| US7666734B2 (en) | 2000-03-30 | 2010-02-23 | Nec Electronics Corporation | Semiconductor device having a fuse |
-
1998
- 1998-02-05 JP JP10024164A patent/JPH11224900A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201485A (ja) * | 1999-07-06 | 2007-08-09 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置及びその製造方法 |
| US6720657B2 (en) * | 2000-03-28 | 2004-04-13 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7666734B2 (en) | 2000-03-30 | 2010-02-23 | Nec Electronics Corporation | Semiconductor device having a fuse |
| US7268068B2 (en) | 2000-09-14 | 2007-09-11 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US7495309B2 (en) | 2002-01-31 | 2009-02-24 | Fujitsu Limited | Semiconductor device and manufacturing method thereof |
| US6879020B2 (en) | 2003-06-03 | 2005-04-12 | Renesas Technology Corp. | Semiconductor device |
| WO2005096378A1 (de) * | 2004-03-26 | 2005-10-13 | Infineon Technologies Ag | Elektronische schaltkreisanordnung |
| US8698275B2 (en) | 2004-03-26 | 2014-04-15 | Infineon Technologies Ag | Electronic circuit arrangement with an electrical fuse |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW522538B (en) | Semiconductor device and method of manufacturing the semiconductor device | |
| US7572682B2 (en) | Semiconductor structure for fuse and anti-fuse applications | |
| US7301216B2 (en) | Fuse structure | |
| US7205588B2 (en) | Metal fuse for semiconductor devices | |
| KR101151302B1 (ko) | 집적 회로 장치의 퓨즈 구조 | |
| JP2000114382A (ja) | 半導体装置 | |
| JPH11224900A (ja) | 半導体装置及びその製造方法 | |
| JP3485110B2 (ja) | 半導体装置 | |
| JP2000252364A (ja) | 集積回路及びその製造方法 | |
| KR100773683B1 (ko) | 퓨즈를 구비한 반도체 장치 및 퓨즈 절단 방법 | |
| US7067897B2 (en) | Semiconductor device | |
| JP2001284352A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3551944B2 (ja) | 半導体装置 | |
| JP2002184777A (ja) | 半導体装置 | |
| JP2003017570A (ja) | 半導体装置及びその製造方法 | |
| JP3347057B2 (ja) | 半導体装置 | |
| TWI453898B (zh) | 接觸插塞電熔絲結構、製造包含其之接觸插塞電熔絲裝置之方法、及製造包含其之唯讀記憶體之方法 | |
| US7300825B2 (en) | Customizing back end of the line interconnects | |
| JP2003037164A (ja) | 半導体装置 | |
| JP2003273220A (ja) | 半導体装置およびその製造方法 | |
| US20040245601A1 (en) | Semiconductor device | |
| TWI249839B (en) | Method of cutting fuse structure | |
| JPH04307757A (ja) | 半導体装置およびその製造方法 | |
| JPH0645448A (ja) | 半導体装置 | |
| JP2004186631A (ja) | 半導体デバイス用ヒューズ構造体とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060919 |