JP2001284352A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JP2001284352A JP2001284352A JP2000092676A JP2000092676A JP2001284352A JP 2001284352 A JP2001284352 A JP 2001284352A JP 2000092676 A JP2000092676 A JP 2000092676A JP 2000092676 A JP2000092676 A JP 2000092676A JP 2001284352 A JP2001284352 A JP 2001284352A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- film
- semiconductor device
- insulating film
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims abstract description 49
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 33
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims description 51
- 229910052751 metal Inorganic materials 0.000 claims description 51
- 239000011229 interlayer Substances 0.000 claims description 47
- 238000005530 etching Methods 0.000 claims description 21
- 238000002844 melting Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 230000008018 melting Effects 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 2
- 239000004020 conductor Substances 0.000 abstract description 3
- 229910052802 copper Inorganic materials 0.000 abstract description 3
- 239000010949 copper Substances 0.000 abstract 3
- 238000009413 insulation Methods 0.000 abstract 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000001681 protective effect Effects 0.000 description 10
- 230000010354 integration Effects 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000003870 refractory metal Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
足させることができるヒューズ構造を備えた半導体装置
を提供する。 【解決手段】 本半導体装置のヒューズ構造42は、層
間絶縁膜44に、それぞれ、埋め込み形成された一対の
ヒューズ電極46A、Bと、電極パッド48と、多層配
線構造の最上段配線50A、Bと、及び一対のヒューズ
電極を接続する膜厚100ÅのTiN膜ヒューズ52と
を備えている。ヒューズ電極、電極パッド、及び配線
は、ダマシン法等の埋め込み配線形成方法によって、C
uで形成された埋め込み導体であって、電極パッド及び
配線はCuで埋め込み形成された本体上に、ヒューズと
同じTiN膜をCuの拡散保護膜として備えている。
Description
の製造方法に関し、更に詳細には、半導体装置の高集積
化及び微細化の要求を満足させることができるヒューズ
構造を備えた半導体装置及びその製造方法に関するもの
である。
いるものが多い。例えば、DRAM、SRAM等の半導
体メモリでは、検査工程で、メモリセルに欠陥が検出さ
れたとき、欠陥メモリセルに代えて冗長メモリセルを製
品のメモリセルとするために、欠陥メモリセルのアドレ
スに関連したヒューズをレーザ光等の照射により溶断し
て欠陥メモリセルを遮断し、正常な冗長メモリセルを活
性化し、動作可能状態にしている。また、DRAM等の
半導体メモリは、標準として、各種の異なる動作モー
ド、例えばスタティクカラムモード、高速フェーズモー
ド等の動作回路を備えている。そして、これらの動作回
路のうち、製品に要求される動作回路のみを動作可能に
するために、関連するヒューズを溶断して製品に不要な
動作回路を非活性化している。
化の要求に伴い、半導体装置の配線構造は、層間絶縁膜
と配線とを交互に多段に設け、層間絶縁膜を貫通するス
ルーホールを埋めたコンタクトプラグを介して層間絶縁
膜間の配線同士を接続する多層配線構造が多用されるよ
うになっている。多層配線構造では、ヒューズ構造は、
最上段の配線層の下地膜と同じ層間絶縁膜上に形成され
た対のヒューズ電極と、対のヒューズ電極の各電極を接
続するヒューズとから構成され、その上を覆う保護膜で
保護されている。
最上段配線と同じ層間絶縁膜上に形成されている従来の
ヒューズ構造を説明する。図6は従来のヒューズ構造の
構成を示す断面図である。このような従来技術として特
開平11−17011号公報がある。半導体装置の従来
のヒューズ構造10では、ヒューズ12は、図6に示す
ように、ヒューズ電極18A、Bを接続する導体として
形成されており、ヒューズ電極18A、Bは、多数本の
最上段の配線16A〜C(図6では、簡単に3本のみ図
示)とほぼ並んで下地層間絶縁膜14上に形成されてい
る。ヒューズ12、ヒューズ電極18A、B、及び配線
16A〜C上には、保護膜(図示せず)が成膜されてい
る。
〜Cの配線本体20は、一般的には、Alで形成されて
いる。また、ヒューズ12はTiN膜で形成されてい
る。そして、配線16A〜Cは、ヒューズ12の形成と
同じ工程で形成されたTiN膜12をAl配線本体20
上に有する。ヒューズ12がTiN膜で形成されている
のは、レーザ光等の照射光に対して低反射率のTiN膜
を使用することにより、照射光の吸収率を高め、低エネ
ルギーレベルの照射光でヒューズを溶断できるようにす
るためである。仮に、照射光に対して高反射率を示すA
lでヒューズ12を形成すると、照射光の入射エネルギ
ーの多くがヒューズ12の表面で反射され、僅かのエネ
ルギーしかヒューズ12に吸収されないために、ヒュー
ズ溶断に要するエネルギーが不足する。つまり、ヒュー
ズを溶断するために、高エネルギーレベルのレーザ光等
を必要とするからである。そして、プロセス工程数を少
なくするために、ヒューズ電極18A、B及び配線本体
20は、同じ工程で形成されている。
構造10の形成方法を説明する。図7(a)から(d)
は、それぞれ、従来のヒューズ構造10を形成する際の
工程毎の断面図である。ヒューズ12を形成する際に
は、先ず、図7(a)に示すように、下地層間絶縁膜1
6上にAl配線層22を堆積させ、次いでパターニング
して、図7(b)に示すように、ヒューズ電極18A、
B、及び配線本体20を形成し、次いで、図7(c)に
示すように、基板全面にTiN膜24を成膜する。そし
て、TiN膜24をパターニングして、図7(d)に示
すように、ヒューズ電極18A、Bを接続するヒューズ
12、及びTiN膜12で覆われた配線16A〜Cを形
成する。
の高集積化及び微細化に伴い、配線及びヒューズ構造に
許容できる占有面積も減少し、ヒューズ電極同士の間
隔、一の対のヒューズ電極と他の対のヒューズ電極との
間隔、及び配線間隔が、益々狭くなっている。しかし、
上述した従来のヒューズ構造では、ヒューズ電極自体に
関し、またヒューズ電極と同時形成する配線に関連し
て、以下のような問題があって、半導体装置の高集積化
及び微細化の障害になっていた。第1には、ヒューズ電
極間隔及び配線間隔が狭くなるにつれて、TiN膜24
(図7(c)参照)をパターニングするためのエッチン
グマスクの位置決めマージンが小さくなって、位置決め
が難しくなり、そのために、ヒューズ電極欠陥、或いは
配線欠陥が生じ易くなることである。例えば、エッチン
グマスク(レジスト)26が、図8(a)に示すよう
に、配線本体20(又はヒューズ電極18A、B)から
僅かにずれて位置決めされると、図8(b)に示すよう
に、配線本体20(又はヒューズ電極18A、B)がエ
ッチングされ、配線断面積(又はヒューズ電極断面積)
が減少して、電気抵抗が増大する。
配線本体20Aと配線本体20Bとの間の下地層間絶縁
膜16上のTiN膜24、つまり穴奥のTiN膜24を
エッチングする際のアスペクト比が大きくなって、完全
にエッチングすることが難しくなる。その結果、図9に
示すように、穴奥のTiN膜24の一部が残留したり、
或いは配線同士の短絡等の配線欠陥が生じ易く、従っ
て、配線間隔をこれ以上狭くすることができないという
問題があった。しかし、最上段配線とヒューズ電極とを
それぞれ独立した工程で形成するのは、経済的でない。
構造は、半導体装置の更なる高集積化及び微細化の要求
に応えることが難しかった。そこで、本発明の目的は、
半導体装置の高集積化及び微細化の要求を満足させるこ
とができるヒューズ構造を備えた半導体装置を提供する
ことである。
的が、ヒューズ構造の微細化の要求に応えること、それ
に加えてヒューズ構造と同時形成する配線構造の微細化
の要求に応えることであると考え、ダマシン法、又はデ
ィアルダマシン法によってヒューズ電極及び配線を埋め
込み形成することによって、ヒューズ電極及び配線の微
細構造を形成し、次いでヒューズ電極を接続するヒュー
ズを形成することを着想し、実験を重ねて、本発明を完
成するに到った。
基づいて、本発明に係る半導体装置(以下、第1の発明
と言う)は、層間絶縁膜に埋め込み形成された一対のヒ
ューズ電極と、一対のヒューズ電極上を含めて層間絶縁
膜上に成膜された別の絶縁膜と、別の絶縁膜上に形成さ
れ、別の絶縁膜を貫通して、一対のヒューズ電極の各電
極を相互に接続する、高融点金属膜からなるヒューズと
を備えていることを特徴としている。
形成することにより微細化及び高密度配置が可能とな
る。第1及び後述の第2の発明で、高融点金属膜は、好
ましくは、レーザ光、赤外線等の照射光を吸収し易い性
質、つまり照射光に対して低反射性の高融点金属膜であ
る方が良く、例えばTiN膜、TiN膜とTi膜との積
層膜、及びWTi膜のいずれかである。また、ヒューズ
電極が、通常、Al、Al合金、Cu、及びCu合金の
いずれかで形成されている。尚、高融点金属膜の膜厚
は、100Å以上である。
ス工程数を少なくするために、ヒューズ電極が、多層配
線構造の最上段の配線と同じ工程で形成されている。つ
まり、半導体装置は、多層配線構造の最上段配線とし
て、ヒューズ電極と同じ材質で層間絶縁膜に埋め込み形
成された配線を備えている。
電極が、縦列状に多数配置されているとき、ヒューズを
ヒューズ電極に接続するために別に絶縁膜に設ける開口
部が、図10に示すように、相互に近接するために、開
口部を所定の位置に開口することが難しいという問題が
あって、ヒューズ構造の更なる微細化を図ることが難し
い。図10は、層間絶縁膜上のヒューズ電極、開口部及
びヒューズの配置図である。
下、第2の発明と言う)は、層間絶縁膜に埋め込み形成
された一対のヒューズ電極と、層間絶縁膜上に形成さ
れ、一対のヒューズ電極の各電極を相互に接続する、金
属膜からなるヒューズとを備えていることを特徴として
いる。
ヒューズを構成する高融点金属膜は、層間絶縁膜上に直
接形成されている。よって、第2の発明では、ヒューズ
電極を埋め込み形成することにより微細化及び高密度配
置が可能となり、また、第1の発明のように別の絶縁膜
を成膜することなく、直接、層間絶縁膜上に、低反射性
高融点金属膜を形成し、パターニングしているので、第
1の発明とは異なり、微細化の障害となる開口部を絶縁
膜に設ける必要がない。従って、第1の発明より、更に
高密度でヒューズ電極を配置することができる。また、
第2の発明は、別の絶縁膜及び別の絶縁膜に設ける開口
部を必要としないので、第1の発明に比べて少ないプロ
セス工程数で作製することができる。
ス工程数を少なくするために、ヒューズ電極が多層配線
構造の最上段配線と同じ工程で形成されており、かつ、
ヒューズ形成層を形成する高融点金属膜が配線上に積層
され、配線金属の拡散保護膜として機能している。即
ち、半導体装置は、多層配線構造の最上段配線として、
層間絶縁膜に埋め込み形成された配線を備え、配線が、
ヒューズ電極と同じ材質で形成された配線本体と、配線
金属の拡散保護膜として配線本体上にヒューズと同じ材
質で形成された高融点金属膜との積層膜である。
ロセス工程数を更に少なくするために、半導体装置の回
路を外部に接続するための電極パッドが、ヒューズ電極
及び多層配線構造の最上段配線の形成工程と同じ工程で
形成されている。即ち、本実施態様の半導体装置は、半
導体装置の回路を外部に接続する接続用パッドとして層
間絶縁膜に埋め込み形成された電極パッドを備え、電極
パッドが、ヒューズ電極と同じ材質で形成されたパッド
本体と、パッド本体金属の拡散保護膜としてパッド本体
上にヒューズと同じ材質で形成された高融点金属膜との
積層膜である。
極パッドを露出する開口部を有し、かつ電極パッド以外
の領域上を被覆するカバー絶縁膜と、開口部及びヒュー
ズ上の領域を除いてカバー絶縁膜を被覆する保護膜とを
備えている。本実施態様では、カバー絶縁膜は電気絶縁
性を有する限り制約はないが、レーザ光等を照射してヒ
ューズを溶断する上から、好適には、カバー絶縁膜は、
500Å以上10,000Å以下の膜厚を有するシリコ
ン酸化膜(SiO)、シリコン窒化膜(SiN)、及び
シリコン酸化窒化膜(SiON)の単層膜もしくはそれ
らの積層膜である。
に適用する、本発明に係る半導体装置の製造方法(以
下、第1の発明方法と言う)は、埋め込み配線形成方法
によって多層配線構造の最上段配線及び一対のヒューズ
電極を層間絶縁膜に埋め込み形成する工程と、多層配線
構造の最上段配線上及び一対のヒューズ電極上を含め
て、層間絶縁膜上に別の絶縁膜を成膜する工程と、別の
絶縁膜をエッチングして一対のヒューズ電極の各電極を
露出させる開口部を形成する工程と、別の絶縁膜上、及
び開口部を介して一対のヒューズ電極の各電極上に高融
点金属膜を成膜する工程と、金属膜をパターニングし
て、一対のヒューズ電極の各電極を電気的に接続するヒ
ューズを形成する工程とを備えることを特徴としてい
る。
に適用する、本発明に係る半導体装置の製造方法(以
下、第2の発明方法と言う)は、埋め込み配線形成方法
によって多層配線構造の最上段配線及び一対のヒューズ
電極を層間絶縁膜に埋め込み形成する第1の工程と、多
層配線構造の最上段配線上及び一対のヒューズ電極上を
含めて、層間絶縁膜上に高融点金属膜を成膜する第2の
工程と、金属膜をパターニングして、一対のヒューズ電
極の各電極を電気的に接続するヒューズを形成すると共
に、個々の最上段配線上に独立して積層された金属膜を
形成する第3の工程とを備えていることを特徴としてい
る。
程では、更に、半導体装置の回路を外部と電気的に接続
する接続用パッドとして機能する電極パッドを層間絶縁
膜に埋め込み形成し、第2の工程では、電極パッド上に
も金属膜を成膜し、第3の工程では、金属膜をパターニ
ングして、電極パッド上に積層された金属膜を形成す
る。
縁膜上にカバー絶縁膜を成膜する工程と、カバー絶縁膜
をエッチングして、電極パッドを露出させる開口部をカ
バー絶縁膜に形成する工程と、カバー絶縁膜上に保護膜
を成膜する工程と、保護膜を貫通して、電極パッドを露
出させ、かつヒューズの領域上のカバー絶縁膜を露出さ
せる開口部を保護膜に形成する工程とを備えるようにし
ても良い。
配線、電極パッド、ヒューズ電極、及びヒューズをそれ
ぞれ別の工程で形成していたので、フォトマスクとし
て、最上段配線、電極パッド、ヒューズ電極、及びヒュ
ーズの各々を覆うそれぞれ別個のフォトマスクを必要と
していた。しかし、上述の第2の発明方法の実施態様で
は、最上段配線、電極パッド、ヒューズ電極、及びヒュ
ーズ、並びにそれらの上に成膜する金属膜を同じプロセ
ス工程で形成し、同時に金属膜をパターニングしてい
る。
述の第2の発明方法の実施態様の半導体装置の製造方法
の第3の工程で金属膜をパターニングする際に、金属膜
上に成膜したフォトレジスト膜を露光、現像して、金属
膜のパターニング用のエッチングマスクを形成するため
のフォトマスクであって、最上段配線、電極パッド、及
びヒューズ電極を外方に延在するように覆うと共にヒュ
ーズを形成する所定のパターンを備えていることを特徴
としている。
レジスト膜をパターニングすることにより、コンタクト
プラグのレイアウトを考慮しつつ、ヒューズ電極用等と
して一括して正確に金属膜をエッチングすることができ
るエッチングマスクを形成することできる。
形態例を挙げて本発明の実施の形態を具体的かつ詳細に
説明する。半導体装置の実施形態例1 本実施形態例は、第1の発明に係る半導体装置の実施形
態の一例であって、図1は本実施形態例の半導体装置の
要部であるヒューズ構造の構成を示す断面図である。本
実施形態例の半導体装置の要部、即ちヒューズ構造30
は、図1に示すように、SiO2 膜等の層間絶縁膜32
に埋め込み形成された一対のヒューズ電極34A、B
と、一対のヒューズ電極34A、B上に成膜された膜厚
0.2μmのSiN膜36と、SiN膜36を貫通し
て、一対のヒューズ電極34A、Bの各電極をそれぞれ
露出する開口部38A、Bと、開口部38A、B間のS
iN膜36上に形成され、かつ開口部38A、Bを経由
して一対のヒューズ電極34A、Bの各電極をそれぞれ
相互に接続するヒューズ40とを備えている。
め込み配線形成方法によって、図示しない多層配線構造
の最上段配線と同時にAl又はCuで形成されている。
また、ヒューズ電極34A、Bの各電極を接続するヒュ
ーズ40は、膜厚1000Åの低反射性高融点金属膜、
例えばTiN膜、TiN膜とTi膜との積層膜、及びT
iW膜のいずれかで形成されている。
によってヒューズ電極34A、Bを形成しているので、
従来のヒューズ構造に比べて、微細なヒューズ電極を高
密度で形成することができる。
形成する際に適用した、第1の発明方法に係る半導体装
置の製造方法の実施形態の一例であって、図2(a)か
ら(c)は、それぞれ、本実施形態例の方法に従って、
ヒューズ構造を形成した際の工程毎の断面図である。先
ず、図2(a)に示すように、埋め込み配線形成方法に
よって、多層配線構造の最上段配線(図示せず)及び一
対のヒューズ電極34A、Bを層間絶縁膜32に形成す
る。次いで、ヒューズ電極34A、B上を含めて層間絶
縁膜32上に膜厚0.2μmのSiN膜36をプラズマ
CVD法によって成膜し、続いて、図2(b)に示すよ
うに、SiN膜36をエッチングして一対のヒューズ電
極34A、Bの各電極をそれぞれ露出させる開口部38
A、Bを形成する。
A、Bを介して一対のヒューズ電極34A、B上に、図
2(c)に示すように、スパッタ法によって膜厚100
0Åの低反射性高融点金属膜、例えばTiN膜40aを
以下のスパッタ条件で堆積させる。プラズマエッチング
法により、TiN膜40aをパターニングし、一対のヒ
ューズ電極34A、Bを接続するヒューズ40を形成す
ることにより、図1に示すヒューズ構造30を形成する
ことができる。
態の一例であって、図3は本実施形態例の半導体装置の
要部であるヒューズ構造の構成を示す断面図である。本
実施形態例の半導体装置の要部、即ちヒューズ構造42
は、図3に示すように、SiO2 膜等の層間絶縁膜44
に、それぞれ、埋め込み形成された一対のヒューズ電極
46A、Bと、電極パッド48と、及び多層配線構造の
最上段配線50A、Bと、一対のヒューズ電極46A、
Bの各電極を相互に接続するように形成された膜厚10
00Åの低反射性高融点金属膜、例えばTiN膜からな
るヒューズ52とを備えている。ヒューズ電極46A、
B、電極パッド48、及び配線50A、Bは、埋め込み
配線形成方法によって、同じ材質、例えばCuで埋め込
み形成された導体である。また、電極パッド48、及び
配線50A、Bは、Cuで埋め込み形成された本体上
に、ヒューズ52と同じTiN膜52をCuの拡散保護
膜として備えている。
6A、B、及び配線50A、Bは、SiO2 膜からなる
カバー絶縁膜54によって被覆されている。カバー絶縁
膜54は、ヒューズ電極46A、B及び配線50A、B
を大気から遮断する保護膜として機能する。一方、電極
パッド48は、カバー絶縁膜54を貫通して設けられた
開口部56によって、露出している。更に、カバー絶縁
膜54上には、開口部56及びヒューズ52の領域を除
いて、ポリイミド膜58が保護膜として形成されてい
る。ポリイミド膜58はレーザ光等を吸収し易いので、
ヒューズ52の領域上のポリイミド膜58は除去され、
第2の開口部59となっている。
B、電極パッド48、及び配線50A、Bが、埋め込み
配線形成方法によって形成され、直接、ヒューズ52を
形成する低反射性高融点金属膜がヒューズ電極46上に
成膜されているので、ヒューズ構造及び最上段配線の微
細化及び高集積化が容易である。また、本実施形態例で
は、SiN膜等の絶縁膜を層間絶縁膜上に形成する必要
がないので、それだけ、実施形態例1に比べて、プロセ
ス工程数が減って、経済的にヒューズ構造を形成するこ
とができる。
形成する際に適用した、第2の発明方法に係る半導体装
置の製造方法の実施形態の一例であって、図4(a)か
ら(c)及び図5(d)から(f)は、それぞれ、本実
施形態例の方法に従って、ヒューズ構造を形成した際の
工程毎の断面図である。先ず、図4(a)に示すよう
に、SiO2 膜からなる層間絶縁膜44に、埋め込み配
線形成方法によって、それぞれ、Cuからなる、ヒュー
ズ電極46A、B、電極パッド48、及び配線50A、
Bを形成する。
ズ電極46A、B上、電極パッド48上、及び配線50
A、B上を含めて層間絶縁膜44上に、以下のスパッタ
条件で膜厚100ÅのTiN膜52aをスパッタ法によ
って堆積させる。
52a上にフォトレジスト膜を成膜し、フォトリソグラ
フィ処理を行って、ヒューズ電極46A、B間の領域
上、電極パッド48上、及び配線50A、B上のTiN
膜52aをそれぞれ独立して覆うエッチングマスク60
を形成する。
TiN膜52aをエッチングして、図5(d)に示すよ
うに、ヒューズ電極46A、B間の領域上、電極パッド
48上、及び配線50A、B上に、それぞれ、TiN膜
52aを残す。ヒューズ電極46A、B間の領域上のT
iN膜52aはヒューズ52として機能し、電極パッド
48上、及び配線50A、B上のTiN膜52aはCu
拡散保護膜として機能する。次に、図5(e)に示すよ
うに、TiN膜52a上を含めて層間絶縁膜44上に、
カバー絶縁膜54としてSiON膜をプラズマCVD法
によって成膜する。次いで、図5(f)に示すように、
カバー絶縁膜54をエッチングして、電極パッド48上
のTiN膜52aを露出させる開口部56を形成する。
ポリイミド膜58を成膜し、次いでエッチングして、ポ
リイミド膜58を貫通して、開口部56を露出させ、か
つヒューズ52の領域上のカバー絶縁膜54を露出させ
る第2の開口部59を設ける。これにより、図3に示す
実施形態例2のヒューズ構造42、電極パッド48、最
上段配線50A、Bを形成することができる。
例であって、図11(a)は本実施形態例のフォトマス
クのパターンを示すパターン図、図11(b)はヒュー
ズ電極、電極パッド及び最上段配線のレイアウト図、図
11(c)はヒューズのレイアウト図、及び図11
(d)はヒューズ電極、電極パッド及び最上段配線を下
層の所定配線に接続するコンタクトプラグのレイアウト
図である。半導体装置の製造方法の実施形態例2では、
図4(c)に示すエッチングマスク60を形成する際に
は、先ず、TiN膜52a上にフォトレジスト膜(図示
せず)を成膜し、次いでフォトマスク(図示せず)を使
ったフォトリソグラフィ処理を行ってエッチングマスク
60を形成する。
は、フォトレジスト膜をフォトリソグラフィ処理してエ
ッチングマスク60を形成する際に露光装置に装着する
マスク(レチクル)である。フォトマスク62は、図1
1(a)に示すように、ヒューズ電極46及びヒューズ
52を覆い、かつヒューズ電極46を下層の所定配線
(図示せず)と接続させるコンタクトプラグ64より外
方に延在する所定のパターン70と、電極パッド48を
覆い、かつ電極パッド48を下層の別の所定配線(図示
せず)と接続させるコンタクトプラグ66より外方に延
在する所定のパターン72と、最上段配線50を覆い、
かつ最上段配線50を下層の更に別の所定配線(図示せ
ず)と接続させるコンタクトプラグ68より外方に延在
する所定のパターン74とを備えている。
のパターン76、第2のパターン78及び第3のパター
ン80を論理和するように合成したパターンとして構成
されている。所定のパターン72及び74は、次に説明
する第1のパターン76及び第3のパターン80を合成
したパターンとして構成されている。
すように、一対のヒューズ電極46A、Bからなる三対
のヒューズ電極46−I、46−II、46−III (図1
1では、便宜的にヒューズ電極を三対設ける)、電極パ
ッド48、及び最上段配線50A、B(図11では、便
宜的に最上段配線50Aのみ図示)のレイアウトデータ
に基づくヒューズ電極等のパターンである。また、第2
のパターン78は、図11(c)に示すように、三対の
ヒューズ電極46−I〜III の各電極を相互に接続する
ヒューズ52−I、52−II、52−III のレイアウト
データに基づくヒューズのパターンである。更に、第3
のパターン80は、三対のヒューズ電極46−I〜III
、電極パッド48、及び最上段配線50をそれぞれ下
層の所定配線に接続するコンタクトプラグ64、66、
68のレイアウトデータに基づくコンタクトプラグのパ
ターンであって、図11(d)に示す通りである。
6−I〜III 、電極パッド48、及び最上段配線50
A、Bの各パターンは、それぞれ、レイアウトデータに
基づくヒューズ電極等の所要領域から+αだけ外方に拡
張されるように作製されている。また、第3のパターン
80では、コンタクトプラグ64、66、68のパター
ンは、それぞれ、レイアウトデータに基づくコンタクト
プラグの所要領域から+βだけ外方に拡張されるように
作製されている。α、及びβは、それぞれ、パターンを
外方に拡張させるために設定する任意の値である。
フォトレジスト膜をパターニングすることにより、コン
タクトプラグ64、66、68のレイアウトを考慮しつ
つ、ヒューズ電極用等として一括して正確にTiN膜5
2aをエッチングすることができるエッチングマスク6
0を形成することできる。
間絶縁膜に埋め込み形成し、ヒューズ電極上に成膜した
別の絶縁膜の開口部を介してヒューズを設けることによ
り、従来のヒューズ構造に比べて、高密度で配置された
微細なヒューズ構造を形成することができる。また,従
来図9のように配線上をヒューズ金属膜が覆ってしまう
ことがなく、金属膜24による配線間隔の狭まりを考慮
する必要なく配線ピッチを高密度にできる。第2の発明
によれば、ヒューズ電極を埋め込み形成することにより
微細化及び高密度配置が可能となり、また、絶縁膜を成
膜することなく、直接、層間絶縁膜上に、低反射性高融
点金属膜を形成し、パターニングしているので、第1の
発明とは異なり、微細化の障害となる開口部を絶縁膜に
設ける必要がない。従って、第1の発明より、更に高密
度でヒューズ電極を配置することができる。また、第2
の発明は、別の絶縁膜及び別の絶縁膜の開口部を必要と
しないので、第1の発明に比べて少ないプロセス工程数
で作製することができる。第1及び第2の発明方法は、
それぞれ、第1及び第2の発明に係る半導体装置を容易
に製造できる方法を実現している。
線、電極パッド、及びヒューズ電極を外方に延在するよ
うに覆うと共にヒューズを形成する所定のパターンを備
えているので、本発明に係るフォトマスクを用いてフォ
トレジスト膜をパターニングすることにより、これらを
一括して正確に金属膜エッチングすることができるエッ
チングマスクを形成することできる。
ズ構造の構成を示す断面図である。
例1の方法に従って、ヒューズ構造を形成した際の工程
毎の断面図である。
ズ構造の構成を示す断面図である。
例2の方法に従って、ヒューズ構造を形成した際の工程
毎の断面図である。
(c)に続いて、実施形態例2の方法に従って、ヒュー
ズ構造を形成した際の工程毎の断面図である。
る。
ューズ構造を形成する際の工程毎の断面図である。
ューズ構造の問題点を説明する図である。
である。
ーズ電極、ヒューズ、開口部の配置図である。
パターンを示すパターン図、図11(b)はヒューズ電
極、電極パッド及び最上段配線のレイアウト図、図11
(c)はヒューズのレイアウト図、及び図11(d)は
ヒューズ電極、電極パッド及び最上段配線を下層の所定
配線に接続するコンタクトプラグのレイアウト図であ
る。
Claims (12)
- 【請求項1】 層間絶縁膜に埋め込み形成された一対の
ヒューズ電極と、 前記一対のヒューズ電極上を含めて前記層間絶縁膜上に
成膜された別の絶縁膜と、 前記別の絶縁膜上に形成され、前記別の絶縁膜を貫通し
て、前記一対のヒューズ電極の各電極を相互に接続す
る、高融点金属膜からなるヒューズとを備えていること
を特徴とする半導体装置。 - 【請求項2】 多層配線構造の最上段配線として、前記
ヒューズ電極と同じ材質で前記層間絶縁膜に埋め込み形
成された配線を備えていることを特徴とする請求項1に
記載の半導体装置。 - 【請求項3】 層間絶縁膜に埋め込み形成された一対の
ヒューズ電極と、 前記層間絶縁膜上に形成され、前記一対のヒューズ電極
の各電極を相互に接続する、金属膜からなるヒューズと
を備えていることを特徴とする半導体装置。 - 【請求項4】 多層配線構造の最上段配線として、前記
層間絶縁膜に一部埋め込み形成された配線を備え、 前記配線が、前記ヒューズ電極と同じ材質で形成された
配線本体と、配線金属の拡散保護膜として前記配線本体
上に前記ヒューズと同じ材質で形成された前記金属膜と
の積層膜であることを特徴とする請求項3に記載の半導
体装置。 - 【請求項5】 半導体装置の回路を外部と電気的に接続
する接続用パッドとして前記層間絶縁膜に一部埋め込み
形成された電極パッドを備え、 前記電極パッドが、前記ヒューズ電極と同じ材質で形成
されたパッド本体と、前記パッド本体金属の拡散保護膜
として前記パッド本体上に前記ヒューズと同じ材質で形
成された前記金属膜との積層膜であることを特徴とする
請求項3又は4に記載の半導体装置。 - 【請求項6】 前記電極パッドを露出する開口部を有
し、かつ前記電極パッド以外の領域上を被覆するカバー
絶縁膜を備えていることを特徴とする請求項5に記載の
半導体装置。 - 【請求項7】 前記金属膜が、TiN膜、TiN膜とT
i膜との積層膜、又はTiW膜のいずれかであることを
特徴とする請求項1から6のうちのいずれか1項に記載
の半導体装置。 - 【請求項8】 前記ヒューズ電極が、Al、Al合金、
Cu、又はCu合金のいずれかで形成されていることを
特徴とする請求項1から7のうちのいずれか1項に記載
の半導体装置。 - 【請求項9】 埋め込み配線形成方法によって多層配線
構造の最上段配線及び一対のヒューズ電極を層間絶縁膜
に埋め込み形成する工程と、 多層配線構造の前記最上段配線上及び前記一対のヒュー
ズ電極上を含めて、前記層間絶縁膜上に別の絶縁膜を成
膜する工程と、 前記別の絶縁膜をエッチングして前記一対のヒューズ電
極の各電極を露出させる開口部を形成する工程と、 前記別の絶縁膜上、及び開口部を介して前記一対のヒュ
ーズ電極の各電極上に高融点金属膜を成膜する工程と、 前記金属膜をパターニングして、前記一対のヒューズ電
極の各電極を電気的に接続するヒューズを形成する工程
とを備えることを特徴とする半導体装置の製造方法。 - 【請求項10】 埋め込み配線形成方法によって多層配
線構造の最上段配線及び一対のヒューズ電極を層間絶縁
膜に埋め込み形成する第1の工程と、 多層配線構造の前記最上段配線上及び前記一対のヒュー
ズ電極上を含めて、前記層間絶縁膜上に高融点金属膜を
成膜する第2の工程と、 前記金属膜をパターニングして、前記一対のヒューズ電
極の各電極を電気的に接続するヒューズを形成すると共
に、個々の前記最上段配線上に独立して積層された前記
金属膜を形成する第3の工程とを備えていることを特徴
とする半導体装置の製造方法。 - 【請求項11】 第1の工程では、更に、半導体装置の
回路を外部と電気的に接続する接続用パッドとして機能
する電極パッドを前記層間絶縁膜に埋め込み形成し、 第2の工程では、前記電極パッド上にも前記金属膜を成
膜し、 第3の工程では、前記金属膜をパターニングして、前記
電極パッド上に積層された前記金属膜を形成することを
特徴とする請求項10に記載の半導体装置の製造方法。 - 【請求項12】 請求項11に記載の半導体装置の製造
方法の第3の工程で前記金属膜をパターニングする際
に、前記金属膜上に成膜したフォトレジスト膜を露光、
現像して、前記金属膜のパターニング用のエッチングマ
スクを形成するためのフォトマスクであって、 前記最上段配線、電極パッド、及びヒューズ電極を外方
に延在するように覆うと共にヒューズを形成する所定の
パターンを備えていることを特徴とするフォトマスク。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000092676A JP3907911B2 (ja) | 2000-03-30 | 2000-03-30 | 半導体装置及び半導体装置の製造方法 |
US09/822,791 US20030205787A1 (en) | 2000-03-30 | 2001-03-30 | Semiconductor device having a fuse |
KR10-2001-0016966A KR100408641B1 (ko) | 2000-03-30 | 2001-03-30 | 퓨즈를 구비한 반도체장치 |
TW090107818A TW486785B (en) | 2000-03-30 | 2001-03-30 | Semiconductor device having a fuse |
US10/660,168 US6914319B2 (en) | 2000-03-30 | 2003-09-11 | Semiconductor device having a fuse |
US11/085,863 US7666734B2 (en) | 2000-03-30 | 2005-03-22 | Semiconductor device having a fuse |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000092676A JP3907911B2 (ja) | 2000-03-30 | 2000-03-30 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001284352A true JP2001284352A (ja) | 2001-10-12 |
JP3907911B2 JP3907911B2 (ja) | 2007-04-18 |
Family
ID=18607970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000092676A Expired - Fee Related JP3907911B2 (ja) | 2000-03-30 | 2000-03-30 | 半導体装置及び半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US20030205787A1 (ja) |
JP (1) | JP3907911B2 (ja) |
KR (1) | KR100408641B1 (ja) |
TW (1) | TW486785B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268454A (ja) * | 2004-03-17 | 2005-09-29 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2006147923A (ja) * | 2004-11-22 | 2006-06-08 | Toshiba Corp | 半導体装置及びその製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3732834B2 (ja) * | 2003-04-17 | 2006-01-11 | 株式会社東芝 | 入力保護回路 |
US7390615B2 (en) * | 2003-06-20 | 2008-06-24 | International Business Machines Corporation | Integrated circuit fuse and method of opening |
US7429780B2 (en) * | 2003-09-30 | 2008-09-30 | Oki Electric Industry Co., Ltd. | Fuse circuit and semiconductor device including the same |
JP2006108413A (ja) * | 2004-10-06 | 2006-04-20 | Matsushita Electric Ind Co Ltd | ヒューズ及びヒューズの書き込み方法 |
US9318378B2 (en) * | 2004-08-21 | 2016-04-19 | Globalfoundries Singapore Pte. Ltd. | Slot designs in wide metal lines |
JP4504791B2 (ja) * | 2004-11-24 | 2010-07-14 | パナソニック株式会社 | 半導体回路装置及びその製造方法 |
US20060128072A1 (en) * | 2004-12-13 | 2006-06-15 | Lsi Logic Corporation | Method of protecting fuses in an integrated circuit die |
KR100752662B1 (ko) * | 2006-06-12 | 2007-08-29 | 삼성전자주식회사 | 퓨즈를 포함하는 반도체소자 및 그 퓨즈의 절단 확인방법 |
US9059174B2 (en) * | 2008-11-05 | 2015-06-16 | Stmicroelectronics, Inc. | Method to reduce metal fuse thickness without extra mask |
US8921975B2 (en) | 2012-06-05 | 2014-12-30 | International Business Machines Corporation | System and method for forming aluminum fuse for compatibility with copper BEOL interconnect scheme |
US9070687B2 (en) | 2013-06-28 | 2015-06-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with self-protecting fuse |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5235205A (en) * | 1991-04-23 | 1993-08-10 | Harris Corporation | Laser trimmed integrated circuit |
JP3375447B2 (ja) | 1995-02-07 | 2003-02-10 | 富士通株式会社 | 半導体装置 |
US5731624A (en) * | 1996-06-28 | 1998-03-24 | International Business Machines Corporation | Integrated pad and fuse structure for planar copper metallurgy |
US5986319A (en) * | 1997-03-19 | 1999-11-16 | Clear Logic, Inc. | Laser fuse and antifuse structures formed over the active circuitry of an integrated circuit |
KR100228533B1 (ko) | 1997-06-23 | 1999-11-01 | 윤종용 | 반도체 집적회로의 용단가능한 퓨즈 및 그 제조방법 |
JPH1131748A (ja) * | 1997-07-11 | 1999-02-02 | Sony Corp | 半導体装置およびその製造方法 |
JPH1174359A (ja) * | 1997-08-27 | 1999-03-16 | Toshiba Microelectron Corp | 半導体装置及びその製造方法 |
TW412845B (en) * | 1997-10-13 | 2000-11-21 | Fujitsu Ltd | Semiconductor device having a fuse and a fabrication process thereof |
JPH11224900A (ja) | 1998-02-05 | 1999-08-17 | Toshiba Corp | 半導体装置及びその製造方法 |
US6100118A (en) * | 1998-06-11 | 2000-08-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication of metal fuse design for redundancy technology having a guard ring |
JP4390297B2 (ja) | 1998-06-19 | 2009-12-24 | 株式会社ルネサステクノロジ | 半導体装置 |
KR100268438B1 (ko) * | 1998-07-03 | 2000-10-16 | 윤종용 | 복수의 퓨즈들을 갖는 반도체 메모리 장치 |
US6268638B1 (en) * | 1999-02-26 | 2001-07-31 | International Business Machines Corporation | Metal wire fuse structure with cavity |
JP3648399B2 (ja) * | 1999-03-18 | 2005-05-18 | 株式会社東芝 | 半導体装置 |
JP3275875B2 (ja) * | 1999-04-16 | 2002-04-22 | 日本電気株式会社 | 半導体装置 |
US6633055B2 (en) * | 1999-04-30 | 2003-10-14 | International Business Machines Corporation | Electronic fuse structure and method of manufacturing |
US6486527B1 (en) * | 1999-06-25 | 2002-11-26 | Macpherson John | Vertical fuse structure for integrated circuits containing an exposure window in the layer over the fuse structure to facilitate programming thereafter |
US6495426B1 (en) * | 2001-08-09 | 2002-12-17 | Lsi Logic Corporation | Method for simultaneous formation of integrated capacitor and fuse |
US7053495B2 (en) * | 2001-09-17 | 2006-05-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device and method for fabricating the same |
US6638796B2 (en) * | 2002-02-13 | 2003-10-28 | Taiwan Semiconductor Manufacturing Company | Method of forming a novel top-metal fuse structure |
US6777318B2 (en) * | 2002-08-16 | 2004-08-17 | Taiwan Semiconductor Manufacturing Company | Aluminum/copper clad interconnect layer for VLSI applications |
-
2000
- 2000-03-30 JP JP2000092676A patent/JP3907911B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-30 TW TW090107818A patent/TW486785B/zh active
- 2001-03-30 KR KR10-2001-0016966A patent/KR100408641B1/ko not_active IP Right Cessation
- 2001-03-30 US US09/822,791 patent/US20030205787A1/en not_active Abandoned
-
2003
- 2003-09-11 US US10/660,168 patent/US6914319B2/en not_active Expired - Fee Related
-
2005
- 2005-03-22 US US11/085,863 patent/US7666734B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268454A (ja) * | 2004-03-17 | 2005-09-29 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US7521802B2 (en) | 2004-03-17 | 2009-04-21 | Nec Electronics Corporation | Semiconductor device having a refractory metal containing film and method for manufacturing the same |
US7888254B2 (en) | 2004-03-17 | 2011-02-15 | Renesas Electronics Corporation | Semiconductor device having a refractory metal containing film and method for manufacturing the same |
JP2006147923A (ja) * | 2004-11-22 | 2006-06-08 | Toshiba Corp | 半導体装置及びその製造方法 |
US7999382B2 (en) | 2004-11-22 | 2011-08-16 | Kabushiki Kaisha Toshiba | Semiconductor device and fabrication method for the same |
Also Published As
Publication number | Publication date |
---|---|
US20040046231A1 (en) | 2004-03-11 |
JP3907911B2 (ja) | 2007-04-18 |
US20050164430A1 (en) | 2005-07-28 |
US20030205787A1 (en) | 2003-11-06 |
KR100408641B1 (ko) | 2003-12-06 |
US7666734B2 (en) | 2010-02-23 |
US6914319B2 (en) | 2005-07-05 |
KR20010095178A (ko) | 2001-11-03 |
TW486785B (en) | 2002-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7666734B2 (en) | Semiconductor device having a fuse | |
US7550376B2 (en) | Semiconductor device capable of suppressing current concentration in pad and its manufacture method | |
US7301216B2 (en) | Fuse structure | |
JP2005109145A (ja) | 半導体装置 | |
JP3600598B2 (ja) | 半導体装置及びその製造方法 | |
US20020079552A1 (en) | Semiconductor device and manufacturing method thereof | |
JPH06125013A (ja) | 半導体装置及びその製造方法 | |
US7671472B2 (en) | Semiconductor device and fabrication method for the same | |
US20040092091A1 (en) | Process for forming fusible links | |
US7682957B2 (en) | Method of forming pad and fuse in semiconductor device | |
JP3239843B2 (ja) | 半導体装置の製造方法 | |
US20030062592A1 (en) | Fuse element, semiconductor device and method for manufacturing the same | |
JP2004063619A (ja) | 配線構造 | |
KR100332935B1 (ko) | 플립 칩 접속 구조를 갖는 반도체 장치 및 그 제조 방법 | |
JP3328249B2 (ja) | 半導体装置およびその製造方法 | |
JP2003318262A (ja) | 半導体装置 | |
JP2000323570A (ja) | 半導体装置及びその製造方法 | |
JP2001077202A (ja) | 半導体集積回路装置及びその製造方法 | |
JP3167455B2 (ja) | 半導体装置及びその製造方法 | |
JPS59163859A (ja) | 半導体装置の製造方法 | |
JPH0917868A (ja) | 半導体集積回路装置の配線接続構造及びその製造方法 | |
JP2023515550A (ja) | 半導体構造及びその形成方法、レーザヒューズの溶断方法 | |
JP2001298093A (ja) | 半導体装置及びその製造方法 | |
KR100735023B1 (ko) | 퓨즈를 갖는 반도체소자 및 그 제조방법 | |
JPH08321550A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041015 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050725 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050725 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051019 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20051202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070117 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |