JP3275875B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3275875B2 JP3275875B2 JP10876699A JP10876699A JP3275875B2 JP 3275875 B2 JP3275875 B2 JP 3275875B2 JP 10876699 A JP10876699 A JP 10876699A JP 10876699 A JP10876699 A JP 10876699A JP 3275875 B2 JP3275875 B2 JP 3275875B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- film
- protective film
- semiconductor device
- lower protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
を分離するためのフューズを備えた半導体装置に関し、
特に、フューズ溶断時に発生するダメージを最小限に抑
えることが可能な半導体装置に関する。
路を除去するために、欠陥回路に接続されたフューズを
切断する。このフューズを切断するために、例えばレー
ザが使用される。レーザを照射してフューズを溶断する
場合、レーザの熱によってフューズ周辺部の絶縁膜等に
ダメージ(クラック等)が生じる場合がある。
ら水分が侵入しやすくなり、回路の耐湿性が劣化する。
このため、通常は、回路や配線がクラックの影響を受け
ないように、回路や配線をフューズから離して形成す
る。具体的には、例えば回路を100μm程度、配線を
10μm程度フューズから離して形成する。しかし、回
路や配線をフューズから離して形成すると、無駄な領域
が増加して回路の集積度が低下する。
への広がりを低減する技術は、特開昭57−75442
号公報、及び、特開平8−46048号公報に開示され
ている。特開昭57−75442号公報に開示されてい
る技術では、フューズ直下に絶縁膜を介して、半導体基
板に接続されたポリシリコンの保護膜を形成している。
これによって、フューズ溶断時に発生する熱を半導体基
板を介して外部に放出し、クラックの発生を抑えてい
る。
いる技術では、図6に示すように、基板101上の酸化
膜102中にフューズ103を形成した後、酸化膜10
2上にダミー膜を形成する。そして、ダミー膜をパター
ニングし、フューズ103の周りにダミーパターン10
4を形成する。これによって、フューズ溶断時に発生し
たクラック等が、フューズ103に隣接する領域に広が
らないようにしている。
では、以下に示すような問題がある。特開昭57−75
442号公報に開示されている技術では、フューズと保
護膜との間に絶縁膜が存在する。このため、フューズに
照射されたレーザの熱が保護膜に伝わるまでに、絶縁膜
にダメージ(クラック等)が生じる場合がある。しか
し、この技術では、絶縁膜に生じたクラックが、フュー
ズに隣接する領域に広がることを防げないという問題が
ある。
いる技術では、上記したように、ダミーパターン104
を1枚の膜から形成している。このため、フューズ溶断
時に発生したクラックが、ダミーパターン104の上部
や下部からフューズ周辺部に広がってしまう場合があ
る。また、この技術では、ダミーパターン104をフュ
ーズ103を周りにのみ形成している。このため、膜内
に発生したクラックが基板101の方へ広がってしまう
という問題がある。
能な半導体装置を提供することを目的とする。さらに、
本発明は、フューズ溶断時に発生するダメージを最小限
に抑えることが可能な半導体装置を提供することを目的
とする。
に、本発明の第1の観点にかかる半導体装置は、回路を
他の回路から分離するためのフューズを備える半導体装
置であって、基板上の所定領域に形成され、フューズよ
りも広い幅を有し、フューズを溶断する際に発生する熱
(フューズ溶断熱)によって生じる損傷の広がりを遮断
する下層保護膜と、前記下層保護膜上に形成されたフュ
ーズと、前記フューズを覆うように前記下層保護膜上に
形成され、該下層保護膜に至り、該フューズを囲む閉じ
た溝を少なくとも1本有する絶縁膜と、前記絶縁膜の溝
内に形成され、フューズ溶断熱によって生じる損傷の広
がりを遮断する側面保護膜と、を備え、前記側面保護膜
の上端は、前記フューズの表面よりも高く形成されてい
る、ことを特徴とする。
護膜によって、フューズ溶断時に発生する熱によって生
じる損傷が、フューズの周辺部に広がることを防止でき
る。また、側面保護膜が下層保護膜に至る溝内に形成さ
れているので、側面保護膜と下層保護膜との間に隙間が
存在しない。これによって、フューズ溶断時に生じた損
傷が、側面保護膜と下層保護膜との間から、フューズ周
辺部に広がることを防止できる。従って、フューズの直
下部や周辺部に回路や配線等を形成することができ、半
導体装置の回路集積度を向上することができ、半導体装
置の動作信頼性を向上することができる。
記下部側面保護膜上に形成された上部側面保護膜と、か
ら構成され、前記下部側面保護膜は、前記上部側面保護
膜との接続面が、前記フューズの表面と、実質的に同一
平面内に存在するように形成されていてもよい。
されていてもよい。前記下部側面保護膜は、タングステ
ン膜であってもよい。
該第1の側面保護膜の外側に形成された第2の側面保護
膜と、を含んでもよい。このようにすると、1枚の側面
保護膜で防止できないような大きな損傷が生じても、そ
の広がりを防止することができる。前記下層保護膜は、
第1の下層保護膜と、該第1の下層保護膜より下層に形
成された第2の下層保護膜と、を含んでもよい。このよ
うにすると、1枚の下層保護膜で防止できないような大
きな損傷が生じても、その広がりを防止することができ
る。
は、回路を他の回路から分離するためのフューズを備え
る半導体装置であって、基板上の所定領域に形成され、
フューズよりも広い幅を有し、フューズを溶断する際に
発生する熱(フューズ溶断熱)によって生じる損傷の広
がりを遮断する下層保護膜と、前記下層保護膜上に形成
されたフューズと、前記フューズを覆うように前記下層
保護膜上に形成され、該下層保護膜に至り、該フューズ
を囲むように形成された溝を有する絶縁膜と、前記絶縁
膜の溝内に形成され、フューズ溶断熱によって生じる損
傷の広がりを遮断する側面保護膜と、を備え、前記下層
保護膜は、絶縁物から形成され、前記フューズは、前記
下層保護膜に直接接触している、ことを特徴とする。
表面よりも高く形成されていてもよい。前記絶縁膜は、
前記下層保護膜に至り、前記フューズを囲む閉じた溝を
少なくとも1本有してもよい。
にかかる半導体装置について図面を参照して説明する。
図1は、第1の実施の形態にかかる半導体装置の、フュ
ーズ周辺部の構成を示す断面図である。図1(a)は、
フューズ周辺部の平面図であり、図1(b)は、図1
(a)のB−B’断面図である。
すように、基板11と、酸化膜12と、下層保護膜13
と、第1絶縁膜14と、フューズ15と、第2絶縁膜1
6と、側面保護膜17と、開口膜18と、から構成され
ている。基板11は、例えば、シリコン基板であり、図
示せぬ集積回路(IC)等が形成されている。酸化膜1
2は、基板11上に形成され、基板11に形成された回
路の配線同士や、基板11の配線と上層配線との間を絶
縁する。酸化膜12の材質は、例えば二酸化ケイ素であ
る。
域に形成され、レーザによるフューズ15溶断時に発生
するダメージ(クラック等)が、フューズ15直下の基
板11や酸化膜12に広がるのを防止する。このため、
下層保護膜13の幅は、フューズ15よりも、例えば1
0μm程度広くなるように設定されている。なお、下層
保護膜13は、第1絶縁膜14及び第2絶縁膜16より
も、フューズ15の溶断熱によるクラックが発生しにく
い材質、例えばポリシリコンから形成されている。
ら形成され、下層保護膜13を覆うように、酸化膜12
及び下層保護膜13上に形成されている。また、第1絶
縁膜14には、下層保護膜13に至る、コの字型をした
2つのコンタクトホール(溝)が、所定間隔を隔てて、
ある領域を囲むように形成されている。フューズ15
は、第1絶縁膜14上の、2つのコンタクトホール間の
領域に形成されている。また、フューズ15の材質は、
例えばタングステンである。
ら形成され、フューズ15を覆うように、第1絶縁膜1
4及びフューズ15上に形成されている。また、第2絶
縁膜16には、第1絶縁膜14のコンタクトホールに対
応する領域に、スルーホール(溝)が形成されている。
タクトホール、及び、第2絶縁膜16のスルーホール内
に形成され、図1(b)に示すように、下部側面保護膜
17aと上部側面保護膜17bとから構成されている。
側面保護膜17は、レーザによるフューズ15溶断時に
発生するクラック等が、フューズ15の隣接領域に広が
るのを防止する。なお、側面保護膜17は、第1絶縁膜
14及び第2絶縁膜16よりも、フューズ15の溶断熱
によるクラックが発生しにくい材質から形成されてい
る。例えば、下部側面保護膜17aの材質は、タングス
テンであり、上部側面保護膜17bの材質は、アルミニ
ウムである。
され、第2絶縁膜16上に形成されている。また、開口
膜18は、レーザによるフューズ15の溶断効率を向上
するために、フューズ15上部にレーザ照射用の開口部
18aを有する。以上のように、フューズ15を囲むよ
うに形成された下層保護膜13及び側面保護膜17によ
って、フューズ15の溶断時に発生するクラック等が、
フューズ周辺部に広がらないようにする。
辺部の製造方法について説明する。図2は、上記フュー
ズ周辺部の各製造工程を示す断面図である。初めに、図
示せぬ集積回路等が形成された基板11上に、CVD
(化学気相堆積)法等によって、図2(a)に示すよう
に、酸化膜12を形成する。続いて、CVD法等によっ
て、酸化膜12上にポリシリコン膜を形成する。そし
て、フォトリソグラフィーやエッチング等によって、ポ
リシリコン膜をパターニングし、図2(a)に示すよう
に、下層保護膜13を形成する。
を覆うように、酸化膜12及び下層保護膜13上に第1
絶縁膜14を形成する。そして、フォトリソグラフィー
やエッチング等によって、側面保護膜17を形成するた
めのコンタクトホールを、図2(b)に示すように形成
する。コンタクトホールの形成後、CVD法等によっ
て、第1絶縁膜14に形成したコンタクトホール内、及
び、第1絶縁膜14上にタングステン膜を形成する。そ
して、フォトリソグラフィーやエッチング等によって、
タングステン膜をパターニングし、図2(c)に示すよ
うに、フューズ15及び下部側面保護膜17aを形成す
る。なお、このパターニングの際、第1絶縁膜14上に
配線等(図示せず)を、同時に形成することもできる。
5等を覆うように、第1絶縁膜14上に第2絶縁膜16
を形成する。そして、フォトリソグラフィーやエッチン
グ等によって、図2(d)に示すように、下部側面保護
膜17a上に対応する部分に、スルーホールを形成す
る。スルーホールの形成後、CVD法等によって、第2
絶縁膜16のスルーホール内、及び、第2絶縁膜16上
にアルミニウム膜を形成する。そして、フォトリソグラ
フィーやエッチング等によって、アルミニウム膜をパタ
ーニングし、図2(e)に示すように、上部側面保護膜
17bを形成する。
によって第2絶縁膜16上に開口膜18を形成する。そ
して、フォトリソグラフィーやエッチング等によって、
図2(f)に示すように、レーザ照射用の開口部18a
を形成し、図1に示したフューズ周辺部を完成する。
下層保護膜13を、フューズ15の周りを囲むように側
面保護膜17を形成することができる。これによって、
フューズ15の溶断時に発生したクラック等が、フュー
ズ周辺部に広がるのを防止できる。また、側面保護膜1
7は下層保護膜13に接続するように形成されているの
で、クラック等が下層保護膜13と側面保護膜17との
間からフューズ周辺部に広がらないようにすることがで
きる。さらに、クラック等の発生により開口部18aか
ら侵入する水分の拡散を、下層保護膜13及び側面保護
膜17によって遮断することができる。従って、フュー
ズ15の直下部や周辺部に回路や配線等を形成すること
ができ、半導体装置の回路集積度を向上することがで
き、半導体装置の動作信頼性を向上することができる。
半導体装置について図面を参照して説明する。図2は、
第2の実施の形態にかかる半導体装置の、フューズ周辺
部の構成を示す断面図である。図3(a)は、フューズ
周辺部の平面図であり、図3(b)は、図3(a)のB
−B’断面図である。
ューズ周辺部は、図3に示すように、第1の実施の形態
で示したフューズ周辺部の、下層保護膜13及び側面保
護膜17を2重に形成したような構成となっている。具
体的には、フューズ周辺部は、基板21と、酸化膜22
と、第1下層保護膜23と、第1絶縁膜24と、第2下
層保護膜25と、第2絶縁膜26と、フューズ27と、
第3絶縁膜28と、内側の側面保護膜29と、外側の側
面保護膜30と、開口膜31と、から構成されている。
図示せぬ集積回路(IC)等が形成されている。酸化膜
22は、基板21上に形成され、基板21に形成された
回路の配線同士や、基板21の配線と上層配線との間を
絶縁する。酸化膜22の材質は、例えば二酸化ケイ素で
ある。
定領域に形成され、レーザによるフューズ25の溶断時
に発生するダメージ(クラック等)が、フューズ27直
下の基板21や酸化膜22に広がるのを防止する。この
ため、第1下層保護膜23の幅は、フューズ27より
も、例えば10μm程度広くなるように設定されてい
る。なお、第1下層保護膜23は、第1絶縁膜24、第
2絶縁膜26、及び、第3絶縁膜28よりも、フューズ
27の溶断熱によるクラックが発生しにくい材質、例え
ばポリシリコンから形成されている。
ら形成され、第1下層保護膜23を覆うように、酸化膜
22及び第1下層保護膜23上に形成されている。第2
下層保護膜25は、第1下層保護膜23上に対応するよ
うに、第1絶縁膜24上に形成されている。また、第2
下層保護膜15は、第1下層保護膜23と共に、レーザ
によるフューズ25溶断時に発生するクラック等が、フ
ューズ25直下の基板21や酸化膜22にまで広がるの
を防止する。なお、第2下層保護膜25は、第2絶縁膜
26及び第3絶縁膜28よりも、フューズ27の溶断熱
によるクラックが発生しにくい材質、例えばポリシリコ
ンから形成されている。
ら形成され、第2下層保護膜25を覆うように、第1絶
縁膜24及び第2下層保護膜25上に形成されている。
また、第2絶縁膜26には、第2下層保護膜25に至
る、コの字型をした2対のコンタクトホールが形成され
ている。具体的には、1対のコンタクトホールがある領
域を囲むように形成され、もう1対がそれらのコンタク
トホールを囲むように形成されている。
になる2つのコンタクトホール間の領域に形成されてい
る。また、フューズ27の材質は、例えばタングステン
である。第3絶縁膜28は、例えば二酸化ケイ素から形
成され、フューズ27を覆うように、第2絶縁膜26及
びフューズ27上に形成されている。また、第3絶縁膜
28には、第2絶縁膜26のコンタクトホールに対応す
る領域に、スルーホールが形成されている。
に、第2絶縁膜26のコンタクトホール、及び、第3絶
縁膜28のスルーホールの内、内側に形成されたホール
内に形成されている。内側の側面保護膜29は、レーザ
によるフューズ27溶断時に発生するクラック等が、フ
ューズ27の隣接領域に広がるのを防止する。なお、内
側の側面保護膜29は、下部側面保護膜29aと上部側
面保護膜29bとから構成されている。また、内側の側
面保護膜29は、第2絶縁膜26及び第3絶縁膜28よ
りも、フューズ27の溶断熱によるクラックが発生しに
くい材質から形成されている。例えば、下部側面保護膜
29aの材質は、タングステンであり、上部側面保護膜
29bの材質は、アルミニウムである。
に、第2絶縁膜26のコンタクトホール、及び、第3絶
縁膜28のスルーホールの内、外側に形成されたホール
内に形成されている。外側の側面保護膜30は、内側の
側面保護膜29と共に、レーザによるフューズ27切断
時に発生するクラック等が、フューズ27の隣接領域に
広がるのを防止する。なお、外側の側面保護膜30は、
下部側面保護膜30aと上部側面保護膜30bとから構
成されている。また、外側の側面保護膜30は、第2絶
縁膜26及び第3絶縁膜28よりも、フューズ27の溶
断熱によるクラックが発生しにくい材質から形成されて
いる。例えば、下部側面保護膜30aの材質は、タング
ステンであり、上部側面保護膜30bの材質は、アルミ
ニウムである。
成され、第3絶縁膜28上に形成されている。また、開
口膜31は、レーザによるフューズ27の溶断効率を向
上するために、フューズ27上部にレーザ照射用の開口
部31aを有する。以上のように、フューズ27を囲む
ように、2重の保護膜(第1下層保護膜23、第2下層
保護膜25、内側の側面保護膜29、及び、外側の側面
保護膜30)が形成されているので、フューズ15の溶
断時に発生するクラック等の広がりを、第1の実施の形
態よりも確実に防止することができる。
辺部の製造方法について説明する。図4は、上記フュー
ズ周辺部の各製造工程を示す断面図である。初めに、図
示せぬ集積回路等が形成された基板21上に、CVD
(化学気相堆積)法等によって、図4(a)に示すよう
に、酸化膜22を形成する。続いて、CVD法等によっ
て、酸化膜22上にポリシリコン膜を形成する。そし
て、フォトリソグラフィーやエッチング等によって、ポ
リシリコン膜をパターニングし、図4(a)に示すよう
に、第1下層保護膜23を形成する。
すように、第1下層保護膜23を覆うように、酸化膜2
2及び第1下層保護膜23上に第1絶縁膜24を形成す
る。その後、CVD等によって、第1絶縁膜24上にタ
ングステン膜を形成する。そして、フォトリソグラフィ
ーやエッチング等によって、タングステン膜をパターニ
ングし、図4(a)に示すように、第2下層保護膜25
を形成する。
よって、第2下層保護膜25を覆うように、第1絶縁膜
24及び第2下層保護膜25上に第2絶縁膜26を形成
する。そして、フォトリソグラフィーやエッチング等に
よって、内側の側面保護膜29及び外側の側面保護膜3
0を形成するためのコンタクトホールを、図4(b)に
示すように形成する。
によって、第2絶縁膜26のコンタクトホール内、及
び、第2絶縁膜26上にタングステン膜を形成する。そ
して、フォトリソグラフィーやエッチング等によって、
タングステン膜をパターニングし、図4(c)に示すよ
うに、フューズ27及び下部側面保護膜29a,30a
を形成する。なお、このパターニングの際、第2絶縁膜
26上に配線等(図示せず)を、同時に形成することも
できる。
7等を覆うように、第2絶縁膜26上に第3絶縁膜28
を形成する。そして、フォトリソグラフィーやエッチン
グ等によって、下部側面保護膜29a,30a上に対応
する部分に、スルーホールを形成する。続けて、CVD
法等によって、第3絶縁膜28のスルーホール内、及
び、第3絶縁膜28上にアルミニウム膜を形成する。そ
して、フォトリソグラフィーやエッチング等によって、
アルミニウム膜をパターニングし、図4(d)に示すよ
うに、上部側面保護膜29b,30bを形成する。
CVD等によって第3絶縁膜28上に開口膜31を形成
する。そして、フォトリソグラフィーやエッチング等に
よって、図4(e)に示すように、レーザ照射用の開口
部31aを形成し、図3に示したフューズ周辺部を完成
する。以上のようにして、フューズ27の直下及び側面
に、フューズ27を囲むような保護膜を2重に形成する
ことができる。これによって、1重では防ぐことができ
なかった大きなダメージも防ぐことができる。また、第
1の実施の形態と同様に、クラック等の発生により開口
部31aから侵入する水分の拡散を、2重の保護膜によ
って遮断することができる。従って、フューズ27の直
下部や周辺部に回路や配線等を形成することができ、半
導体装置の回路集積度を向上することができ、半導体装
置の動作信頼性を向上することができる。
側面保護膜は、下層保護膜から開口膜表面まで貫くよう
に形成されてもよい。このようにすれば、レーザによる
フューズ溶断時に発生するダメージが、側面保護膜上部
を超えて、フューズ周辺部に広がることを防止できる。
また、第1及び第2の実施の形態で示した側面保護膜
は、フューズを完全に囲むように形成されてもよい。こ
の場合、フューズに接続された配線等は、図5に示すよ
うに、側面保護膜を跨ぐように形成される。これによ
り、側面保護膜の隙間から、フューズ溶断時に発生する
ダメージが、フューズ周辺領域に広がることを防止でき
る。
側面保護膜は、下部側面保護膜と上部側面保護膜の2層
ではなく、1層から形成されてもよい。この場合、フュ
ーズを覆う絶縁膜の形成後、下層保護膜に至るコンタク
トホールを形成し、このコンタクトホール内に側面保護
膜を形成する。例えば、第1の実施の形態の構成では、
第1絶縁膜14上にフューズ15を形成し、フューズ1
5を覆うように第2絶縁膜16を形成する。その後、第
1絶縁膜14及び第2絶縁膜16にコンタクトホールを
形成する。そして、第1絶縁膜14及び第2絶縁膜16
のコンタクトホール内に、側面保護膜17を形成する。
このようにすると、側面保護膜17に下部と上部との継
ぎ目がなくなり、フューズ溶断時に発生するダメージを
より確実に防ぐことができる。
る場合、フューズを下層保護膜に接触するように形成し
てもよい。このようにすると、フューズと下層保護膜と
の間に絶縁膜等が存在しないので、フューズの溶断によ
るダメージの発生領域を、フューズ形成面よりも上側に
制限することができる。さらに、第2の実施の形態で示
した第1下層保護膜23及び第2下層保護膜15の面積
は同一でなくてもよい。例えば、第1下層保護膜23の
面積が、第2下層保護膜25の面積より大きくてもよ
い。
に応じて3重以上形成してもよく、下層保護膜と側面保
護膜の層数は異なってもよい。また、第1及び第2の実
施の形態で示した側面保護膜は、フォトリソグラフィー
やエッチング等によって形成可能であれば、コの字型で
なく、半円型であってもよい。
面保護膜17,29,30は、フューズ溶断時のダメー
ジを防ぐことができれば、上記した材質以外から形成さ
れてもよい。下層保護膜13,23,25は、絶縁膜
(例えば窒化シリコン)や金属(例えばアルミニウム
等)から形成されてもよい。また、側面保護膜17,2
9,30の下部側面保護膜は、上記以外の金属(例えば
アルミニウム)や半導体物質(例えばポリシリコン)か
ら形成されてもよく、上部側面保護膜も、上記以外の金
属(例えばタングステン)や半導体物質(例えばポリシ
リコン)から形成されてもよい。さらに、側面保護膜1
7,29,30は、下部と上部とを同一材料から形成さ
れてもよい。
によって、フューズ溶断時に発生する熱によって生じる
損傷が、フューズの周辺部に広がることを防止できる。
また、側面保護膜が下層保護膜に至る溝内に形成されて
いるので、側面保護膜と下層保護膜との間に隙間が存在
しない。これによって、フューズ溶断時に生じた損傷
が、側面保護膜と下層保護膜との間から、フューズ周辺
部に広がることを防止できる。従って、フューズの直下
部や周辺部に回路や配線等を形成することができ、半導
体装置の回路集積度を向上することができ、半導体装置
の動作信頼性を向上することができる。
置のフューズ周辺部の構成を示す平面図である。(b)
は、(a)のB−B’断面図である。
断面図である。
置のフューズ周辺部の構成を示す平面図である。(b)
は、(a)のB−B’断面図である。
断面図である。
導体装置のフューズ周辺部の構成を示す平面図である。
(b)は、(a)のB−B’断面図である。
Claims (9)
- 【請求項1】回路を他の回路から分離するためのフュー
ズを備える半導体装置であって、 基板上の所定領域に形成され、フューズよりも広い幅を
有し、フューズを溶断する際に発生する熱(フューズ溶
断熱)によって生じる損傷の広がりを遮断する下層保護
膜と、 前記下層保護膜上に形成されたフューズと、 前記フューズを覆うように前記下層保護膜上に形成さ
れ、該下層保護膜に至り、該フューズを囲む閉じた溝を
少なくとも1本有する絶縁膜と、 前記絶縁膜の溝内に形成され、フューズ溶断熱によって
生じる損傷の広がりを遮断する側面保護膜と、 を備え、 前記側面保護膜の上端は、前記フューズの表面よりも高
く形成されている、 ことを特徴とする半導体装置。 - 【請求項2】前記側面保護膜は、下部側面保護膜と、前
記下部側面保護膜上に形成された上部側面保護膜と、か
ら構成され、前記下部側面保護膜は、前記上部側面保護膜との接続面
が、前記フューズの表面と、実質的に同一平面内に存在
するように形成されている、 ことを特徴とする請求項1に記載の半導体装置。 - 【請求項3】前記下層保護膜は、ポリシリコンから形成
されている、ことを特徴とする請求項1又は2に記載の
半導体装置。 - 【請求項4】前記下部側面保護膜は、タングステン膜で
ある、ことを特徴とする請求項2に記載の半導体装置。 - 【請求項5】前記側面保護膜は、第1の側面保護膜と、
該第1の側面保護膜の外側に形成された第2の側面保護
膜と、を含む、ことを特徴とする請求項1乃至4の何れ
か1 項に記載の半導体装置。 - 【請求項6】前記下層保護膜は、第1の下層保護膜と、
該第1の下層保護膜より下層に形成された第2の下層保
護膜と、を含む、ことを特徴とする請求項1乃至5の何
れか1項に記載の半導体装置。 - 【請求項7】回路を他の回路から分離するためのフュー
ズを備える半導体装置であって、 基板上の所定領域に形成され、フューズよりも広い幅を
有し、フューズを溶断する際に発生する熱(フューズ溶
断熱)によって生じる損傷の広がりを遮断する下層保護
膜と、 前記下層保護膜上に形成されたフューズと、 前記フューズを覆うように前記下層保護膜上に形成さ
れ、該下層保護膜に至り、該フューズを囲むように形成
された溝を有する絶縁膜と、 前記絶縁膜の溝内に形成され、フューズ溶断熱によって
生じる損傷の広がりを遮断する側面保護膜と、 を備え、 前記下層保護膜は、絶縁物から形成され、 前記フューズは、前記下層保護膜に直接接触している、 ことを特徴とする半導体装置。 - 【請求項8】前記側面保護膜の上端は、前記フューズの
表面よりも高く形成されている、ことを特徴とする請求
項7に記載の半導体装置。 - 【請求項9】前記絶縁膜は、前記下層保護膜に至り、前
記フューズを囲む閉じた溝を少なくとも1本有する、こ
とを特徴とする請求項7又は8に記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10876699A JP3275875B2 (ja) | 1999-04-16 | 1999-04-16 | 半導体装置 |
US09/548,149 US6300232B1 (en) | 1999-04-16 | 2000-04-13 | Semiconductor device having protective films surrounding a fuse and method of manufacturing thereof |
TW089107046A TW517343B (en) | 1999-04-16 | 2000-04-13 | A semiconductor device having protective films surrounding a fuse and method of manufacturing thereof |
KR1020000019495A KR100364587B1 (ko) | 1999-04-16 | 2000-04-14 | 퓨즈를 에워싸는 보호막을 구비한 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10876699A JP3275875B2 (ja) | 1999-04-16 | 1999-04-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000299381A JP2000299381A (ja) | 2000-10-24 |
JP3275875B2 true JP3275875B2 (ja) | 2002-04-22 |
Family
ID=14492955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10876699A Expired - Fee Related JP3275875B2 (ja) | 1999-04-16 | 1999-04-16 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6300232B1 (ja) |
JP (1) | JP3275875B2 (ja) |
KR (1) | KR100364587B1 (ja) |
TW (1) | TW517343B (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6222244B1 (en) * | 1998-06-08 | 2001-04-24 | International Business Machines Corporation | Electrically blowable fuse with reduced cross-sectional area |
JP2001250867A (ja) * | 2000-03-07 | 2001-09-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP3907911B2 (ja) * | 2000-03-30 | 2007-04-18 | Necエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
JP4083441B2 (ja) * | 2001-04-24 | 2008-04-30 | 富士通株式会社 | ヒューズを備えた半導体装置及びヒューズ切断方法 |
US6927472B2 (en) * | 2001-11-14 | 2005-08-09 | International Business Machines Corporation | Fuse structure and method to form the same |
KR100476694B1 (ko) | 2002-11-07 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
JP2004363217A (ja) * | 2003-06-03 | 2004-12-24 | Renesas Technology Corp | 半導体装置 |
US6876058B1 (en) | 2003-10-14 | 2005-04-05 | International Business Machines Corporation | Wiring protection element for laser deleted tungsten fuse |
JP4673557B2 (ja) * | 2004-01-19 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP4603281B2 (ja) | 2004-03-31 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100534102B1 (ko) * | 2004-04-21 | 2005-12-06 | 삼성전자주식회사 | 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들 |
KR100607202B1 (ko) * | 2005-01-28 | 2006-08-01 | 삼성전자주식회사 | 반도체소자의 퓨즈영역 및 그 제조방법 |
JP4812340B2 (ja) * | 2005-06-22 | 2011-11-09 | 株式会社リコー | 半導体装置 |
KR100663364B1 (ko) | 2005-07-12 | 2007-01-02 | 삼성전자주식회사 | 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들 |
US8242576B2 (en) * | 2005-07-21 | 2012-08-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Protection layer for preventing laser damage on semiconductor devices |
US7397106B2 (en) * | 2005-12-12 | 2008-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Laser fuse with efficient heat dissipation |
KR100819551B1 (ko) * | 2006-10-20 | 2008-04-07 | 삼성전자주식회사 | 방습 장벽을 갖는 반도체소자 및 그 제조방법 |
JP5060100B2 (ja) * | 2006-10-26 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP5248170B2 (ja) * | 2008-04-03 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5331408B2 (ja) * | 2008-08-11 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR101576036B1 (ko) * | 2009-05-06 | 2015-12-21 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
JP2011054701A (ja) * | 2009-09-01 | 2011-03-17 | Sanyo Electric Co Ltd | 半導体装置 |
JP5632766B2 (ja) * | 2011-02-07 | 2014-11-26 | ローム株式会社 | 半導体装置 |
US9082769B2 (en) * | 2011-02-07 | 2015-07-14 | Rohm Co., Ltd. | Semiconductor device and fabrication method thereof |
CN104576601B (zh) * | 2013-10-10 | 2018-04-13 | 中芯国际集成电路制造(上海)有限公司 | 一种金属熔丝结构 |
JP2018139251A (ja) * | 2017-02-24 | 2018-09-06 | エイブリック株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6926806B2 (ja) * | 2017-08-09 | 2021-08-25 | 富士電機株式会社 | 半導体装置及びその製造方法 |
US10806026B2 (en) | 2018-07-12 | 2020-10-13 | International Business Machines Corporation | Modified PCB vias to prevent burn events |
CN109087904B (zh) * | 2018-08-01 | 2021-02-09 | 成都光启机电设备工程有限公司 | 修调电阻及其制备方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5775442A (en) | 1980-10-29 | 1982-05-12 | Toshiba Corp | Semiconductor device |
JP3330734B2 (ja) | 1994-07-26 | 2002-09-30 | 沖電気工業株式会社 | 半導体素子の冗長回路の製造方法 |
US5578517A (en) * | 1994-10-24 | 1996-11-26 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of forming a highly transparent silicon rich nitride protective layer for a fuse window |
JPH10163331A (ja) * | 1996-12-03 | 1998-06-19 | Texas Instr Japan Ltd | 半導体デバイス用フューズおよび半導体デバイス |
EP0940652B1 (en) * | 1998-03-05 | 2004-12-22 | Nippon Telegraph and Telephone Corporation | Surface shape recognition sensor and method of fabricating the same |
-
1999
- 1999-04-16 JP JP10876699A patent/JP3275875B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-13 US US09/548,149 patent/US6300232B1/en not_active Expired - Lifetime
- 2000-04-13 TW TW089107046A patent/TW517343B/zh not_active IP Right Cessation
- 2000-04-14 KR KR1020000019495A patent/KR100364587B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20000071689A (ko) | 2000-11-25 |
TW517343B (en) | 2003-01-11 |
KR100364587B1 (ko) | 2002-12-16 |
US6300232B1 (en) | 2001-10-09 |
JP2000299381A (ja) | 2000-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3275875B2 (ja) | 半導体装置 | |
US5578517A (en) | Method of forming a highly transparent silicon rich nitride protective layer for a fuse window | |
US5879966A (en) | Method of making an integrated circuit having an opening for a fuse | |
JP2002093911A (ja) | 半導体装置および製造方法 | |
JPH10223762A (ja) | 半導体装置及びその製造方法 | |
JP5537137B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3572738B2 (ja) | 半導体装置及びその製造方法 | |
JP4455819B2 (ja) | 半導体素子のヒューズの形成法 | |
JP2002313835A (ja) | ボンディングパッド、半導体装置及びワイヤボンディング方法 | |
JP3489088B2 (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
JP2002050692A (ja) | 半導体装置およびその製造方法 | |
JPH09139431A (ja) | 半導体装置とその製造方法 | |
JP4621319B2 (ja) | ヒューズ構造体およびその製造方法 | |
US6787878B1 (en) | Semiconductor device having a potential fuse, and method of manufacturing the same | |
JP3506369B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JP2002203902A (ja) | 最適化された金属ヒューズの処理工程 | |
JP4202077B2 (ja) | ヒューズの切断方法 | |
KR100324142B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP2004303991A (ja) | 半導体装置及びその製造方法 | |
KR101025738B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 | |
JP3269491B2 (ja) | 半導体装置及びそれに用いるヒューズ構造並びにその製造方法 | |
JPH08125023A (ja) | 半導体装置の製造方法 | |
KR100833588B1 (ko) | 반도체 소자의 제조방법 | |
JPH1167764A (ja) | 半導体装置 | |
KR20020001019A (ko) | 퓨즈를 갖는 반도체 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 12 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |