KR100607202B1 - 반도체소자의 퓨즈영역 및 그 제조방법 - Google Patents

반도체소자의 퓨즈영역 및 그 제조방법 Download PDF

Info

Publication number
KR100607202B1
KR100607202B1 KR1020050008185A KR20050008185A KR100607202B1 KR 100607202 B1 KR100607202 B1 KR 100607202B1 KR 1020050008185 A KR1020050008185 A KR 1020050008185A KR 20050008185 A KR20050008185 A KR 20050008185A KR 100607202 B1 KR100607202 B1 KR 100607202B1
Authority
KR
South Korea
Prior art keywords
fuse
moistureproof
layer
moisture barrier
moisture
Prior art date
Application number
KR1020050008185A
Other languages
English (en)
Inventor
이원철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050008185A priority Critical patent/KR100607202B1/ko
Priority to US11/289,136 priority patent/US20060172152A1/en
Application granted granted Critical
Publication of KR100607202B1 publication Critical patent/KR100607202B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B5/00—Measuring for diagnostic purposes; Identification of persons
    • A61B5/103—Detecting, measuring or recording devices for testing the shape, pattern, colour, size or movement of the body or parts thereof, for diagnostic purposes
    • A61B5/107—Measuring physical dimensions, e.g. size of the entire body or parts thereof
    • A61B5/1072—Measuring physical dimensions, e.g. size of the entire body or parts thereof measuring distances on the body, e.g. measuring length, height or thickness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B5/00—Measuring arrangements characterised by the use of mechanical techniques
    • G01B5/02—Measuring arrangements characterised by the use of mechanical techniques for measuring length, width or thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Pathology (AREA)
  • Veterinary Medicine (AREA)
  • Molecular Biology (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Medical Informatics (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Oral & Maxillofacial Surgery (AREA)
  • Dentistry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

방습층 및 방습장벽을 갖는 반도체소자의 퓨즈영역을 제공한다. 상기 퓨즈영역은 반도체기판 상에 서로 이격되어 배치된 하부배선들을 구비한다. 상기 하부배선들 상부에 방습층(moistureproof layer)이 배치된다. 상기 방습층 상부에 적어도 하나의 퓨즈(fuse)가 배치된다. 상기 방습층을 관통하고 상기 퓨즈와 상기 하부배선들을 전기적으로 연결시키는 퓨즈 플러그들이 제공된다. 평면도 상에서 보여 질 때 상기 퓨즈의 사면을 둘러싸는 방습장벽(moistureproof dam)이 제공된다. 상기 방습장벽은 단면도 상에서 보여 질 때 상기 방습층에 접촉된다. 이에 더하여, 상기 퓨즈영역의 제조방법 또한 제공된다.

Description

반도체소자의 퓨즈영역 및 그 제조방법{Fuse region of semiconductor devices and methods of fabricating the same}
도 1은 종래의 퓨즈영역을 도시한 평면도이다.
도 2는 도 1의 절단선 I-I'에 따라 취해진 단면도이다.
도 3은 본 발명의 실시 예들에 따른 퓨즈영역을 도시한 평면도이다.
도 4 내지 도 7은 본 발명의 실시 예에 따른 퓨즈영역의 제조방법을 설명하기 위하여 도 3의 절단선 Ⅱ-Ⅱ'에 따라 취해진 단면도들이다.
도 8 및 도 9는 본 발명의 다른 실시 예에 따른 퓨즈영역의 제조방법을 설명하기 위하여 도 3의 절단선 Ⅱ-Ⅱ'에 따라 취해진 단면도들이다.
도 10은 본 발명의 다른 실시 예에 따른 퓨즈영역의 제조방법을 설명하기 위하여 도 3의 절단선 Ⅲ-Ⅲ'에 따라 취해진 단면도이다.
도 11 내지 도 16은 본 발명의 또 다른 실시 예에 따른 퓨즈영역의 제조방법을 설명하기 위하여 도 3의 절단선 Ⅱ-Ⅱ'에 따라 취해진 단면도들이다.
본 발명은 반도체소자 및 그 제조방법에 관한 것으로, 특히 반도체기억소자 의 퓨즈 영역 및 그 제조방법에 관한 것이다.
반도체기판의 셀 영역에는 통상적으로 수백만 개 이상의 셀들(cells)이 형성된다. 상기 셀들 중 하나라도 불량 셀이 있는 경우 상기 반도체기억소자는 오동작 한다. 이에 대한 대응방안으로, 상기 반도체기판 내에 상기 불량 셀을 대체할 수 있도록 잉여 셀(redundancy cell) 및 퓨즈(fuse)를 형성하는 기술이 널리 채택되고 있다. 상기 불량 셀은, 테스트 공정을 이용하여 찾아내고, 수리공정(repair process)을 이용하여 상기 잉여 셀(redundancy cell)로 대체된다. 상기 수리공정(repair process)은 상기 퓨즈(fuse)를 절단하기 위한 레이저 빔 조사 단계를 포함한다. 즉, 상기 불량 셀에 연결된 퓨즈(fuse)가 절단되는 경우, 상기 불량 셀에는 펄스(pulse)가 인가되지 않는다. 그 대신 상기 불량 셀과 치환되는 상기 잉여 셀(redundancy cell)에 펄스(Pulse)가 인가된다.
상기 퓨즈(fuse)는 주변회로 영역에 매립된다. 상기 퓨즈(fuse)를 형성하는 기술에는 비트라인 층을 이용하는 기술 및 금속배선 층을 이용하는 기술이 널리 사용되고 있다.
도 1은 종래의 퓨즈영역의 일부분을 도시한 평면도이고, 도 2는 도 1의 절단선 Ⅰ-Ⅰ' 에 따라 취해진 단면도이다.
도 1 및 도 2를 참조하면, 종래의 퓨즈영역은 일반적으로 서로 평행하게 배치된 복수개의 퓨즈들(5)을 포함한다. 구체적으로, 반도체기판(1) 상을 덮는 하부 층간절연막(3)을 구비한다. 상기 하부 층간절연막(3) 상에 상기 퓨즈(5)가 배치된다. 상기 퓨즈(5)를 갖는 반도체기판(1)은 상부 층간절연막(7)으로 덮여진다. 상기 상부 층간절연막(7) 상에 금속 배선들(11)이 배치된다. 상기 퓨즈(5)는 상기 상부 층간절연막(7)을 관통하는 콘택플러그들(9)에 의하여 상기 금속 배선들(11)에 전기적으로 접속된다. 상기 금속배선들(11)을 갖는 반도체기판(1)은 보호막(passivation layer; 13)으로 덮여진다. 상기 보호막(13) 및 상기 상부 층간절연막(7) 내에 퓨즈윈도우(fuse window; 13A)가 배치된다. 상기 퓨즈윈도우(13A)는 상기 퓨즈들(5)의 상부를 가로지르도록 배치된다. 결과적으로, 상기 퓨즈윈도우(13A)의 바닥에는 초기 두께보다 얇아진 상기 상부 층간절연막(7)이 상기 퓨즈들(5) 상에 잔존한다.
상기 상부 층간절연막(7)은 실리콘산화막이 널리 사용된다. 상기 실리콘산화막은 절연특성이 우수한 반면 습기침투에 취약한 특성을 보인다. 이에 따라, 상기 퓨즈윈도우(13A)를 통하여 상기 퓨즈영역 이외의 영역까지 수분이 침투할 수 있다. 이에 더하여, 수리공정(repair process)에서 상기 퓨즈들(5)중 어느 하나가 상기 퓨즈윈도우(13A)를 관통하는 레이저 빔에 의해 절단되는 경우에, 상기 퓨즈(5)의 절단영역은 대기 중에 노출될 수 있다. 이 경우에, 상기 퓨즈(5)의 절단영역은 수분이 침투하기에 더욱 쉬운 구조가 형성된다. 상기 수분의 침투는 배선의 부식을 유발할 수 있으며, 누설전류 증가의 원인을 제공하기도 한다. 즉, 상기 퓨즈윈도우(13A)를 통하여 침투하는 수분은 상기 반도체소자의 오동작(malfunction)을 유발시킨다.
상기와 같은 문제점들을 개선할 수 있는 상기 퓨즈영역을 제조하는 방법이 미국특허 제5,712,206호에 "집적회로의 습기방어막 형성방법(Method of forming moisture barrier layers for integrated circuit applications)"이라는 제목으로 첸(Chen)에 의해 개시된 바 있다.
첸(Chen)에 따르면, 퓨즈윈도우(fuse window)를 통한 습기침투를 방지하기 위하여 3층의 습기방어막들(moisture barrier layers)이 제공된다. 제 1 및 제 2 습기방어막들(first and second moisture barrier layers)은 퓨즈(fuse) 하부의 층간절연막(inter layer dielectrics; ILD)상에 배치된다. 제 3 습기방어막(third moisture barrier layer)은 상부 보호막(uppermost insulation layer), 상기 퓨즈윈도우(fuse window)의 측벽들(sidewalls) 및 상기 퓨즈(fuse) 상을 덮는다.
상기 제 1 및 제 2 습기방어막들(first and second moisture barrier layers)은 상기 퓨즈(fuse) 보다 하부 레벨로 습기가 침투하는 것을 효율적으로 방지할 수 있다. 그러나 상기 퓨즈(fuse)를 절단하기 위하여 레이저빔을 조사하는 경우, 상기 퓨즈(fuse)를 포함하여 상기 제 3 습기방어막(third moisture barrier layer)의 일부분이 함께 파괴된다. 이 경우, 상기 퓨즈(fuse) 및 상기 제 3 습기방어막(third moisture barrier layer) 사이의 계면을 통하여 수분이 침투할 수 있다. 이에 따라, 상기 퓨즈(fuse) 보다 상부 레벨에 배치된 배선들에 부식발생과 같은 불량이 발생할 수 있다.
또한, 상기 제 3 습기방어막(third moisture barrier layer)이 두껍게 형성되는 경우, 상기 퓨즈(fuse)를 절단하기 위한 레이저빔은 매우 큰 파워를 필요로 한다. 즉, 상기 퓨즈(fuse)를 완전하게 절단하기가 어려워진다. 이에 대한 대응방안으로, 수리공정(repair process)을 선행하고 상기 제 3 습기방어막(third moisture barrier layer)을 나중에 형성하는 방법이 있다. 이 경우에, 상기 퓨즈윈도우(fuse window)의 형성 이후부터 상기 수리공정(repair process)을 경유하여 상기 제 3 습기방어막(third moisture barrier layer)을 형성하기까지 수분침투가 발생한다.
결론적으로, 상기 퓨즈영역으로부터의 수분침투를 방지하기 위한 노력이 지속적으로 요구된다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로서, 수분침투를 방지하기에 적합한 반도체소자의 퓨즈영역을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 수분침투를 방지하기에 적합한 반도체소자의 퓨즈영역 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 방습층 및 방습장벽을 갖는 반도체소자의 퓨즈영역을 제공한다. 상기 퓨즈영역은 반도체기판 상에 배치된 방습층(moistureproof layer)을 포함한다. 상기 방습층 상에 적어도 하나의 퓨즈(fuse)가 배치된다. 상기 퓨즈의 적어도 한쪽을 가로막는 방습장벽(moistureproof dam)이 제공된다. 상기 방습장벽은 단면도 상에서 보여 질 때 상기 방습층에 접촉된다.
몇몇 실시 예들에 있어서, 상기 방습층(moistureproof layer)은 실리콘질화막과 같은 질화막일 수 있다. 상기 질화막은 습기투과율이 낮은 특성을 갖는다. 또 한, 상기 방습층은 하부, 중간 및 상부 방습층들(lower, intermediate and upper moistureproof layers)중 적어도 하나로 구성될 수 있다. 즉, 상기 방습층은 상기 하부, 중간 및 상부 방습층들 중 어느 하나가 생략된 구조를 가질 수 있으며, 상기 하부, 중간 및 상부 방습층들 중 두개가 생략된 구조를 가질 수도 있다. 여기서, 상기 하부 방습층(lower moistureproof layer)은 상기 방습장벽의 하부에 접촉하도록 배치될 수 있다. 상기 중간 방습층(intermediate moistureproof layer)은 상기 하부 방습층 상부에 위치하고 상기 방습장벽에 의해 관통당하도록 배치될 수 있다. 상기 상부 방습층(upper moistureproof layer)은 상기 중간 방습층 상부에 위치하고, 상부층간절연막에 의하여 상기 중간 방습층과 이격되며, 상기 방습장벽에 의해 관통당하도록 배치될 수 있다.
다른 실시 예들에 있어서, 상기 방습장벽(moistureproof dam)은 단면도 상에서 보여 질 때 상기 방습층의 상부면에 접촉하도록 배치될 수 있다. 또한, 상기 방습장벽(moistureproof dam)은 단면도 상에서 보여 질 때 상기 방습층을 관통하여 상기 방습층의 하부영역 까지 침투하도록 배치될 수 있다.
또 다른 실시 예들에 있어서, 상기 방습장벽(moistureproof dam)은 차례로 적층된 제 1 방습판(first moistureproof plate), 제 1 방습벽(first moistureproof wall), 제 2 방습판(second moistureproof plate), 제 2 방습벽(second moistureproof wall) 및 제 3 방습판(third moistureproof plate)을 포함할 수 있다. 또한, 상기 제 3 방습판은 단면도 상에서 보여 질 때 상기 퓨즈와 같은 레벨에 위치하거나 상기 퓨즈 보다 상부 레벨에 위치하는 것이 바람직하다. 이 에 더하여, 상기 제 2 방습판은 생략될 수도 있다. 이 경우에, 상기 제 1 방습벽 및 상기 제 2 방습벽은 서로 접촉하도록 배치될 수 있다. 상기 제 1 방습판, 상기 제 1 방습벽, 상기 제 2 방습판, 상기 제 2 방습벽 및 상기 제 3 방습판의 각각은 폴리실리콘막, 폴리사이드막(polycide layer), 금속막 및 장벽금속막 중에서 선택된 적어도 하나의 물질막일 수 있다.
또 다른 실시 예들에 있어서, 상기 방습장벽(moistureproof dam)은 평면도 상에서 보여 질 때 상기 퓨즈의 양쪽을 가로막도록 배치할 수 있다. 또한, 상기 방습장벽은 평면도 상에서 보여 질 때 상기 퓨즈의 사면을 둘러싸도록 배치할 수도 있다. 이 경우에, 상기 퓨즈는 상기 방습장벽(moistureproof dam)으로 둘러싸인 영역 내에 두개, 또는 복수개 배치할 수 있다.
또 다른 실시 예들에 있어서, 상기 퓨즈는 상기 방습층(moistureproof layer)을 관통하는 퓨즈 플러그들을 통하여 하부배선들에 전기적으로 연결될 수 있다. 또한, 상기 퓨즈는 폴리실리콘막, 폴리사이드막(polycide layer), 금속막 및 장벽금속막 중에서 선택된 적어도 하나의 물질막일 수 있다.
또 다른 실시 예들에 있어서, 상기 퓨즈영역은 반도체기판 상에 서로 이격되어 배치된 하부배선들을 포함한다. 상기 하부배선들 상부에 하부 방습층(lower moistureproof layer)이 배치된다. 상기 하부 방습층 상부에 적어도 하나의 퓨즈(fuse)가 배치된다. 상기 하부 방습층을 관통하고 상기 퓨즈와 상기 하부배선들을 전기적으로 연결시키는 퓨즈 플러그들이 제공된다. 평면도상에서 보여 질 때 상기 퓨즈의 사면을 둘러싸는 방습장벽(moistureproof dam)이 제공된다. 상기 방습장벽 은 단면도 상에서 보여 질 때 상기 하부 방습층 상부면에 접촉된다.
또 다른 실시 예들에 있어서, 상기 퓨즈영역은 반도체기판 상에 서로 이격되어 배치된 하부배선들을 포함한다. 상기 하부배선들 상부에 중간 방습층(intermediate moistureproof layer)이 배치된다. 상기 중간 방습층 상부에 적어도 하나의 퓨즈(fuse)가 배치된다. 상기 중간 방습층을 관통하고 상기 퓨즈와 상기 하부배선들을 전기적으로 연결시키는 퓨즈 플러그들이 제공된다. 평면도상에서 보여 질 때 상기 퓨즈의 사면을 둘러싸는 방습장벽(moistureproof dam)이 제공된다. 상기 방습장벽은 단면도 상에서 보여 질 때 상기 중간 방습층을 관통한다.
또한, 본 발명은, 반도체소자의 퓨즈영역 제조방법들을 제공한다. 이 방법들은 반도체기판 상에 하부배선들을 형성하고, 상기 하부배선들 상부에 방습층(moistureproof layer)을 형성하는 것을 포함한다. 상기 방습층을 관통하는 퓨즈 플러그들을 형성한다. 상기 방습층 상에 상기 퓨즈 플러그들과 접촉하는 적어도 하나의 퓨즈(fuse)를 형성한다. 상기 퓨즈의 적어도 한쪽을 가로막는 방습장벽(moistureproof dam)을 형성한다. 상기 방습장벽은 단면도 상에서 보여 질 때 상기 방습층에 접촉하도록 형성한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 3은 본 발명의 실시 예들에 따른 퓨즈영역을 도시한 평면도이고, 도 4 내지 도 7은 본 발명의 실시 예에 따른 퓨즈영역의 제조방법을 설명하기 위하여 도 3의 절단선 Ⅱ-Ⅱ'에 따라 취해진 단면도들이다. 또한, 도 8 및 도 9는 본 발명의 다른 실시 예에 따른 퓨즈영역의 제조방법을 설명하기 위하여 도 3의 절단선 Ⅱ-Ⅱ'에 따라 취해진 단면도들이고, 도 10은 본 발명의 다른 실시 예에 따른 퓨즈영역의 제조방법을 설명하기 위하여 도 3의 절단선 Ⅲ-Ⅲ'에 따라 취해진 단면도이다. 이에 더하여, 도 11 내지 도 16은 본 발명의 또 다른 실시 예들에 따른 퓨즈영역의 제조방법을 설명하기 위하여 도 3의 절단선 Ⅱ-Ⅱ'에 따라 취해진 단면도들이다.
먼저, 도 3, 도 9 및 도 10을 참조하여 본 발명의 실시 예들에 따른 퓨즈영역을 설명하기로 한다.
도 3, 도 9 및 도 10을 참조하면, 본 발명의 실시 예들에 따른 퓨즈영역은 반도체기판(51) 상에 배치된 방습층(moistureproof layer; 77), 상기 방습층(77) 상에 배치된 적어도 하나의 퓨즈(fuse; 91), 및 단면도 상에서 보여 질 때 상기 방습층(77)에 접촉하고 상기 퓨즈(91)의 적어도 한쪽을 가로막는 방습장벽(moistureproof dam; 101)을 구비한다.
상기 퓨즈(91)는 평면도 상에서 보여 질 때 막대형태를 가질 수 있다. 일반적으로, 반도체소자의 상기 퓨즈영역 내에는 서로 평행한 복수개의 상기 퓨즈들(91)이 배치될 수 있다. 상기 방습장벽(101)은 평면도 상에서 보여 질 때 상기 퓨즈(91)의 양쪽을 가로막도록 배치할 수도 있다. 이에 더하여, 상기 방습장벽(101)은 상기 퓨즈(91)의 사면을 둘러싸도록 배치할 수도 있다. 이 경우에, 상기 방습장벽(101)으로 둘러싸인 내부영역에는 상기 퓨즈(91)를 한개만 배치할 수 있으며, 두개 이상을 배치할 수도 있다. 상기 퓨즈영역 내에는 하나 또는 두개이상의 상기 방습장벽들(101)이 배치될 수 있다.
구체적으로, 상기 반도체기판(51)의 전면은 절연막(53)으로 덮여질 수 있다. 상기 절연막(53)은 소자분리막에 해당할 수 있다. 상기 절연막(53)은, 예를 들면, 고밀도 플라즈마 산화막과 같은 실리콘산화막일 수 있다. 상기 절연막(53) 상에 하부배선들(55)이 서로 이격되어 배치된다. 상기 하부배선들(55)은 비부식성 물질막(non-corrosive material layer)인 것이 바람직하다. 상기 비부식성 물질막으로 폴리실리콘막 또는 폴리사이드막(polycide layer)이 사용될 수 있다. 이 경우에, 상기 하부배선들(55)은 모스 트랜지스터의 게이트전극 또는 워드라인과 동일한 도전막일 수 있다. 이와는 달리, 상기 하부배선들(55)은 비트라인과 동일한 도전막일 수도 있다. 또 다른 방법으로, 상기 하부배선들(55)은 텅스텐과 같은 금속막일 수도 있다.
상기 하부배선들(55) 및 상기 절연막(53)은 하부 층간절연막(lower inter layer dielectrics; 57)으로 덮여진다. 상기 하부 층간절연막(57)은 실리콘산화막 일 수 있다. 상기 하부 층간절연막(57) 상에 하부 방습층(lower moistureproof layer; 71)이 적층될 수 있다. 상기 하부 방습층(71) 상에 제 1 방습판(first moistureproof plate; 63) 및 중간배선들(intermediate interconnections; 65)이 배치될 수 있다. 상기 제 1 방습판(63) 및 상기 중간배선들(65)은 폴리실리콘막, 폴리사이드막(polycide layer) 또는 텅스텐막과 같은 도전막일 수 있다. 상기 하부 방습층(71), 상기 제 1 방습판(63) 및 상기 중간배선들(65)은 중간 방습층(intermediate moistureproof layer; 73)으로 덮여질 수 있다. 상기 중간 방습층(73) 상에 상부 층간절연막(upper inter layer dielectrics; 74)이 적층될 수 있다. 상기 상부 층간절연막(74)은 실리콘산화막일 수 있다. 상기 상부 층간절연막(74) 상에 상부 방습층(upper moistureproof layer; 75)으로 덮여질 수 있다.
상기 하부, 중간 및 상부 방습층들(lower, intermediate and upper moistureproof layers; 71, 73, 75)은 습기투과율이 낮은 절연막인 것이 바람직하다. 예를 들면, 상기 하부, 중간 및 상부 방습층들(lower, intermediate and upper moistureproof layers; 71, 73, 75)은 실리콘질화막과 같은 질화막일 수 있다. 상기 방습층(moistureproof layer; 77)은 상기 하부, 중간 및 상부 방습층들(lower, intermediate and upper moistureproof layers; 71, 73, 75)중 적어도 하나로 구성된다. 즉, 상기 방습층(moistureproof layer; 77)은 상기 하부, 중간 및 상부 방습층들(lower, intermediate and upper moistureproof layers; 71, 73, 75)중 어느 하나가 생략된 구조를 가질 수 있으며, 상기 하부, 중간 및 상부 방습층들(lower, intermediate and upper moistureproof layers; 71, 73, 75)중 두개가 생략된 구조 를 가질 수도 있다.
상기 상부 방습층(75) 상에 상기 퓨즈들(91), 제 2 방습판(second moistureproof plate; 93) 및 금속배선들(95)이 제공된다. 상기 퓨즈들(91), 상기 제 2 방습판(93) 및 상기 금속배선들(95)은 모두 도전성물질 층일 수 있다. 상기 도전성물질 층은 차례로 적층된 장벽금속막 및 금속막일 수 있다. 상기 퓨즈들(91), 상기 제 2 방습판(93) 및 상기 금속배선들(95)은 금속 층간절연막(inter metal dielectrics; 97)으로 덮여진다. 상기 금속 층간절연막(97)은 실리콘산화막일 수 있다. 상기 금속 층간절연막(97) 상에 제 3 방습판(third moistureproof plate; 99)이 배치된다. 상기 제 3 방습판(99)은 도전성물질 층일 수 있다. 상기 도전성물질 층은 차례로 적층된 장벽금속막 및 금속막일 수 있다.
상기 제 3 방습판(99) 및 상기 금속 층간절연막(97)은 차례로 적층된 제 1 및 제 2 보호막들(first and second passivation layers; 103, 105)로 덮여진다. 상기 제 1 보호막(first passivation layer; 103)은 실리콘산화막일 수 있으며, 상기 제 2 보호막(second passivation layer; 105)은 실리콘질화막일 수 있다. 상기 보호막들(103, 105) 및 상기 금속 층간절연막(97) 내에 퓨즈윈도우(fuse window; 107)가 배치된다. 상기 퓨즈윈도우(107)는 상기 퓨즈들(91)의 상부를 가로지르도록 배치된다. 그 결과, 상기 퓨즈윈도우(107)의 바닥에는 초기보다 얇아진 금속 층간절연막(97)이 잔존할 수 있다. 즉, 상기 퓨즈들(91)은 상기 초기보다 얇아진 금속 층간절연막(97)으로 덮여진다. 상기 퓨즈윈도우(107)는 수리공정(repair process)에서 최소한의 파워를 갖는 레이저빔만으로도 상기 퓨즈들(91)의 완전한 절단작업 을 가능하게 해주는 역할을 할 수 있다.
상기 퓨즈들(91)의 양단들은 상기 상부 방습층(75), 상기 상부 층간절연막(74), 상기 중간 방습층(73), 상기 하부 방습층(71) 및 상기 하부 층간절연막(57)을 관통하는 퓨즈 플러그들(81)에 의하여 상기 하부배선들(55)에 전기적으로 연결된다. 즉, 상기 퓨즈(91)의 한쪽 단에 상기 퓨즈 플러그들(81)중 하나가 배치되고, 상기 퓨즈(91)의 다른 한쪽 단에도 상기 퓨즈 플러그들(81)중 다른 하나가 배치된다. 상기 퓨즈 플러그들(81)은 폴리실리콘막 또는 폴리사이드막(polycide layer)일 수 있다. 또한, 상기 퓨즈 플러그들(81)은 차례로 적층된 장벽금속막 및 금속막일 수도 있다. 이 경우에, 상기 장벽금속막은 티타늄질화막일 수 있으며, 상기 금속막은 텅스텐막일 수 있다. 이와는 달리, 상기 퓨즈 플러그들(81)은 상기 금속막 만으로 형성된 구조일 수도 있다.
상기 하부배선들(55)은 상기 하부 층간절연막(57) 및 상기 하부 방습층(71)을 관통하는 중간배선 플러그들(61)에 의하여 상기 중간배선들(65)에 전기적으로 연결될 수 있다. 즉, 상기 하부배선(55)의 한쪽 단은 상기 퓨즈 플러그들(81)중 하나가 연결되고, 상기 하부배선(55)의 다른 한쪽 단은 상기 중간배선 플러그들(61)중 하나가 연결된다. 상기 중간배선들(65)은 상기 중간 방습층(73), 상기 상부 층간절연막(74) 및 상기 상부 방습층(75)을 관통하는 금속배선 플러그들(85)에 의하여 상기 금속배선들(95)에 전기적으로 연결될 수 있다. 즉, 상기 중간배선(65)의 한쪽 단은 상기 중간배선 플러그들(61)중 하나가 연결되고, 상기 중간배선(65)의 다른 한쪽 단은 상기 금속배선 플러그들(85)중 하나가 연결된다. 상기 중간배선 플 러그들(61), 상기 중간배선들(65) 및 상기 금속배선 플러그들(85)은 폴리실리콘막 또는 폴리사이드막(polycide layer)일 수 있다. 또한, 상기 중간배선 플러그들(61), 상기 중간배선들(65) 및 상기 금속배선 플러그들(85)은 각각 차례로 적층된 장벽금속막 및 금속막일 수도 있다. 이 경우에, 상기 장벽금속막은 티타늄질화막일 수 있으며, 상기 금속막은 텅스텐막일 수 있다. 이와는 달리, 상기 중간배선 플러그들(61), 상기 중간배선들(65) 및 상기 금속배선 플러그들(85)은 상기 금속막 만으로 형성된 구조일 수도 있다.
그 결과, 상기 퓨즈들(91)은 상기 퓨즈 플러그들(81), 상기 하부배선들(55), 상기 중간배선 플러그들(61), 상기 중간배선들(65), 상기 금속배선 플러그들(85) 및 상기 금속배선들(95)을 통하여 비트라인 또는 워드라인에 연결될 수 있다. 그런데, 상기 중간배선들(65) 및 상기 금속배선들(95)은 생략될 수도 있다. 상기 금속배선들(95)이 생략된 경우, 상기 퓨즈들(91)은 상기 퓨즈 플러그들(81), 상기 하부배선들(55), 상기 중간배선 플러그들(61) 및 상기 중간배선들(65)을 통하여 비트라인 또는 워드라인에 연결될 수 있다. 상기 중간배선들(65)이 생략된 경우, 상기 금속배선 플러그들(85)은 상기 상부 방습층(75), 상기 상부 층간절연막(74), 상기 중간 방습층(73), 상기 하부 방습층(71) 및 상기 하부 층간절연막(57)을 관통하여 상기 하부배선들(55)에 전기적으로 연결될 수 있다. 또한, 상기 중간배선들(65) 및 상기 금속배선들(95)이 모두 생략된 경우, 상기 퓨즈들(91)은 상기 퓨즈 플러그들(81) 및 상기 하부배선들(55)을 통하여 비트라인 또는 워드라인에 연결될 수도 있다.
상기 제 1 방습판(first moistureproof plate; 63) 및 상기 제 2 방습판(second moistureproof plate; 93)은 상기 상부 방습층(75), 상기 상부 층간절연막(74) 및 상기 중간 방습층(73)을 관통하는 제 1 방습벽(first moistureproof wall; 83)에 의하여 연결될 수 있다. 또한, 상기 제 2 방습판(93) 및 상기 제 3 방습판(third moistureproof plate; 99)은 상기 금속 층간절연막(97)을 관통하는 제 2 방습벽(second moistureproof wall; 98)에 의하여 연결될 수 있다. 상기 제 1 방습벽(83)은 상기 제 1 방습판(63) 또는 상기 제 2 방습판(93)과 동일한 물질막일 수 있으며, 상기 제 2 방습벽(98)은 상기 제 2 방습판(93) 또는 상기 제 3 방습판(99)과 동일한 물질막일 수 있다. 상기 제 3 방습판(99)은 상기 퓨즈들(91)과 같은 레벨에 위치하거나 상기 퓨즈들(91) 보다 상부 레벨에 위치하는 것이 바람직하다.
상기 제 1 방습판(63), 상기 제 1 방습벽(83), 상기 제 2 방습판(93), 상기 제 2 방습벽(98) 및 상기 제 3 방습판(99)은 상기 방습장벽(moistureproof dam; 101)을 구성할 수 있다. 여기서, 상기 제 1 방습벽(83) 및 상기 제 2 방습벽(98)은 상하 정렬된 구조를 가질 수 있으며 상하 오정렬된 구조를 가질 수도 있다. 또한, 상기 제 1 방습판(63), 상기 제 2 방습판(93) 및 상기 제 3 방습판(99)은 상하 정렬된 구조를 가질 수 있으며 상하 오정렬된 구조를 가질 수도 있다.
상기 제 1 방습판(63) 및 상기 제 1 방습벽(83)은 어느 하나 또는 두개 모두 생략된 구조를 가질 수 있다. 이 경우에, 상기 방습장벽(moistureproof dam; 101)은 상기 제 2 방습판(93), 상기 제 2 방습벽(98) 및 상기 제 3 방습판(99)으로 구성될 수 있다.
상기 제 2 방습판(93) 또한 생략된 구조를 가질 수 있다. 이 경우에, 상기 방습장벽(moistureproof dam; 101)은 상기 제 1 방습판(63), 상기 제 1 방습벽(83), 상기 제 2 방습벽(98) 및 상기 제 3 방습판(99)으로 구성될 수 있다. 이때, 상기 제 1 방습벽(83) 및 상기 제 2 방습벽(98)은 서로 접촉하는 구조를 가질 수 있다.
결과적으로, 상기 방습장벽(moistureproof dam; 101)은, 도시된 바와 같이, 상기 방습층(moistureproof layer; 77)에 접촉하고 상기 퓨즈(91)의 적어도 한쪽을 가로막는 구조를 갖는다. 상기 방습장벽(101)은 상기 방습층(77)의 상부면에 접촉하는 구조일 수 있으며 상기 방습층(77)을 관통하는 구조일 수도 있다. 또한, 상기 방습장벽(101)은 평면도 상에서 보여 질 때 상기 퓨즈(91)의 양쪽을 가로막도록 배치할 수도 있다. 이에 더하여, 상기 방습장벽(101)은 상기 퓨즈(91)의 사면을 둘러싸도록 배치할 수도 있다. 상기 퓨즈(91)는 상기 방습층(77)을 관통하는 상기 퓨즈 플러그들(81)에 의하여 상기 하부배선들(55)에 전기적으로 접속된다. 이에 따라, 본 발명의 실시 예들에 따른 퓨즈영역은 상기 퓨즈윈도우(fuse window; 107)를 통하여 습기에 노출된다하여도 상기 방습장벽(moistureproof dam; 101) 및 상기 방습층(moistureproof layer; 77)에 의하여 완전히 차단되는 구조를 갖는다.
도 12를 참조하여 본 발명의 다른 실시 예들에 따른 퓨즈영역을 설명하기로 한다. 이하에서는, 도 9 및 도 10을 참조하여 설명된 본 발명의 실시 예들에 따른 퓨즈영역과 차이점만 간단히 설명하기로 한다.
도 3 및 도 12를 참조하면, 본 발명의 다른 실시 예들에 따른 퓨즈영역은 반 도체기판(51) 내의 소정영역에 배치되어 활성영역을 한정하는 소자분리막(52)을 구비한다. 상기 소자분리막(52)은 실리콘산화막과 같은 절연막일 수 있다. 상기 활성영역 내에 하부배선들(56)이 배치된다. 상기 하부배선들(56)은 상기 활성영역 내에 불순물이온들이 주입된 구조일 수 있다. 상기 불순물이온들은 상기 하부배선들(56)의 도전성을 높여주는 역할을 할 수 있다. 상기 하부배선들(56) 및 상기 소자분리막(52)은 상기 하부 층간절연막(lower inter layer dielectrics; 57)으로 덮여진다. 상기 하부 층간절연막(57)은 실리콘산화막일 수 있다.
그 결과, 상기 퓨즈들(91)은 상기 퓨즈 플러그들(81), 상기 하부배선들(56), 상기 중간배선 플러그들(61), 상기 중간배선들(65), 상기 금속배선 플러그들(85) 및 상기 금속배선들(95)을 통하여 비트라인 또는 워드라인에 연결될 수 있다. 그런데, 상기 중간배선들(65) 및 상기 금속배선들(95)은 생략될 수도 있다. 상기 중간배선들(65) 및 상기 금속배선들(95)이 모두 생략된 경우, 상기 퓨즈들(91)은 상기 퓨즈 플러그들(81) 및 상기 하부배선들(56)을 통하여 비트라인 또는 워드라인에 연결될 수 있다.
상기 방습장벽(moistureproof dam; 101)은, 도시된 바와 같이, 상기 방습층(moistureproof layer; 77)에 접촉하고 상기 퓨즈(91)의 적어도 한쪽을 가로막는 구조를 갖는다. 상기 방습장벽(101)은 상기 방습층(77)의 상부면에 접촉하는 구조일 수 있으며 상기 방습층(77)을 관통하는 구조일 수도 있다. 또한, 상기 방습장벽(101)은 평면도 상에서 보여 질 때 상기 퓨즈(91)의 양쪽을 가로막도록 배치할 수도 있다. 이에 더하여, 상기 방습장벽(101)은 상기 퓨즈(91)의 사면을 둘러싸도록 배치할 수도 있다. 상기 퓨즈(91)는 상기 방습층(77)을 관통하는 상기 퓨즈 플러그들(81)에 의하여 상기 하부배선들(56)에 전기적으로 접속된다. 이에 따라, 본 발명의 다른 실시 예들에 따른 퓨즈영역은 상기 퓨즈윈도우(fuse window; 107)를 통하여 습기에 노출된다하여도 상기 방습장벽(moistureproof dam; 101) 및 상기 방습층(moistureproof layer; 77)에 의하여 완전히 차단되는 구조를 갖는다.
도 14를 참조하여 본 발명의 또 다른 실시 예들에 따른 퓨즈영역을 설명하기로 한다. 이하에서는, 도 9 및 도 10을 참조하여 설명된 본 발명의 실시 예들에 따른 퓨즈영역과 차이점만 간단히 설명하기로 한다.
도 3 및 도 14를 참조하면, 본 발명의 또 다른 실시 예들에 따른 퓨즈영역은 상기 하부 방습층(lower moistureproof layer; 71) 상에 배치된 퓨즈들(92)을 구비한다. 이 경우에, 상기 퓨즈들(92), 상기 제 1 방습판(first moistureproof plate; 63) 및 상기 중간배선들(intermediate interconnections; 65)은 동일한 물질막일 수 있다. 예를 들면, 상기 퓨즈들(92)은 폴리실리콘막, 폴리사이드막(polycide layer) 또는 텅스텐막과 같은 도전막일 수 있다. 또한, 상기 중간 방습층(intermediate moistureproof layer; 73) 및 상기 상부 방습층(upper moistureproof layer; 75)은 생략될 수 있다. 상기 퓨즈들(92), 상기 제 1 방습판(63) 및 상기 중간배선들(65) 상에 상부 층간절연막(upper inter layer dielectrics; 74)이 적층된다.
상기 보호막들(103, 105), 상기 금속 층간절연막(97) 및 상기 상부 층간절연막(74) 내에 퓨즈윈도우(fuse window; 107)가 배치된다. 상기 퓨즈윈도우(107)는 상기 퓨즈들(92)의 상부를 가로지르도록 배치된다. 그 결과, 상기 퓨즈윈도우(107)의 바닥에는 초기보다 얇아진 상부 층간절연막(74)이 잔존할 수 있다. 즉, 상기 퓨즈들(92)은 상기 초기보다 얇아진 상부 층간절연막(74)으로 덮여진다.
결과적으로, 상기 방습장벽(moistureproof dam; 101)은, 도시된 바와 같이, 상기 하부 방습층(lower moistureproof layer; 71)에 접촉하고 상기 퓨즈(92)의 적어도 한쪽을 가로막는 구조를 갖는다. 또한, 상기 방습장벽(101)은 평면도 상에서 보여 질 때 상기 퓨즈(92)의 양쪽을 가로막도록 배치할 수도 있다. 이에 더하여, 상기 방습장벽(101)은 상기 퓨즈(92)의 사면을 둘러싸도록 배치할 수도 있다. 상기 퓨즈(92)는 상기 하부 방습층(71)을 관통하는 상기 퓨즈 플러그들(81)에 의하여 상기 하부배선들(55)에 전기적으로 접속된다. 이에 따라, 본 발명의 또 다른 실시 예들에 따른 퓨즈영역은 상기 퓨즈윈도우(fuse window; 107)를 통하여 습기에 노출된다하여도 상기 방습장벽(moistureproof dam; 101) 및 상기 하부 방습층(lower moistureproof layer; 71)에 의하여 완전히 차단되는 구조를 갖는다.
도 16을 참조하여 본 발명의 또 다른 실시 예들에 따른 퓨즈영역을 설명하기로 한다. 이하에서는, 도 9 및 도 10을 참조하여 설명된 본 발명의 실시 예들에 따른 퓨즈영역과 차이점만 간단히 설명하기로 한다.
도 3 및 도 16을 참조하면, 본 발명의 또 다른 실시 예들에 따른 퓨즈영역은 반도체기판(51) 내의 소정영역에 배치되어 활성영역을 한정하는 상기 소자분리막(52)을 구비한다. 상기 소자분리막(52)은 실리콘산화막과 같은 절연막일 수 있다. 상기 활성영역 내에 상기 하부배선들(56)이 배치된다. 상기 하부배선들(56)은 상기 활성영역 내에 불순물이온들이 주입된 구조일 수 있다. 상기 불순물이온들은 상기 하부배선들(56)의 도전성을 높여주는 역할을 할 수 있다. 상기 하부배선들(56) 및 상기 소자분리막(52)은 상기 하부 층간절연막(lower inter layer dielectrics; 57)으로 덮여진다. 상기 하부 층간절연막(57)은 실리콘산화막일 수 있다. 상기 하부 층간절연막(57) 상에 상기 하부 방습층(lower moistureproof layer; 71)이 적층된다. 상기 하부 방습층(71) 상에 퓨즈들(92)이 배치된다. 이 경우에, 상기 퓨즈들(92), 상기 제 1 방습판(first moistureproof plate; 63) 및 상기 중간배선들(intermediate interconnections; 65)은 동일한 물질막일 수 있다. 예를 들면, 상기 퓨즈들(92)은 폴리실리콘막, 폴리사이드막(polycide layer) 또는 텅스텐막과 같은 도전막일 수 있다. 또한, 상기 중간 방습층(intermediate moistureproof layer; 73) 및 상기 상부 방습층(upper moistureproof layer; 75)은 생략될 수 있다. 상기 퓨즈들(92), 상기 제 1 방습판(63) 및 상기 중간배선들(65) 상에 상부 층간절연막(upper inter layer dielectrics; 74)이 적층된다.
상기 보호막들(103, 105), 상기 금속 층간절연막(97) 및 상기 상부층간절연막(74) 내에 퓨즈윈도우(fuse window; 107)가 배치된다. 상기 퓨즈윈도우(107)는 상기 퓨즈들(92)의 상부를 가로지르도록 배치된다. 그 결과, 상기 퓨즈윈도우(107)의 바닥에는 초기보다 얇아진 상부층간절연막(74)이 잔존할 수 있다. 즉, 상기 퓨즈들(92)은 상기 초기보다 얇아진 상부 층간절연막(74)으로 덮여진다.
결과적으로, 상기 방습장벽(moistureproof dam; 101)은, 도시된 바와 같이, 상기 하부 방습층(lower moistureproof layer; 71)에 접촉하고 상기 퓨즈(92)의 적 어도 한쪽을 가로막는 구조를 갖는다. 또한, 상기 방습장벽(101)은 평면도 상에서 보여 질 때 상기 퓨즈(92)의 양쪽을 가로막도록 배치할 수도 있다. 이에 더하여, 상기 방습장벽(101)은 상기 퓨즈(92)의 사면을 둘러싸도록 배치할 수도 있다. 상기 퓨즈(92)는 상기 하부 방습층(71)을 관통하는 상기 퓨즈 플러그들(81)에 의하여 상기 하부배선들(56)에 전기적으로 접속된다. 이에 따라, 본 발명의 또 다른 실시 예들에 따른 퓨즈영역은 상기 퓨즈윈도우(fuse window; 107)를 통하여 습기에 노출된다하여도 상기 방습장벽(moistureproof dam; 101) 및 상기 하부 방습층(lower moistureproof layer; 71)에 의하여 완전히 차단되는 구조를 갖는다.
이제, 도 4 내지 도 7을 참조하여 본 발명의 실시 예에 따른 퓨즈영역의 제조방법을 설명하기로 한다.
도 3 및 도 4를 참조하면, 반도체기판(51)의 소정영역에 소자분리막과 같은 절연막(53)을 형성한다. 상기 절연막(53) 상에 도전막을 형성한다. 상기 도전막은 모스 트랜지스터의 게이트 전극막에 해당할 수 있다. 이 경우에, 상기 도전막은 폴리실리콘막 또는 폴리사이드막과 같은 비부식성 물질막으로 형성하는 것이 바람직하다. 상기 도전막을 패터닝 하여 상기 절연막(53) 상에 서로 격리된 하부배선들(55)을 형성한다. 이와는 달리, 상기 하부배선들(55)은 비트라인과 동일한 도전막으로 형성할 수도 있다. 또 다른 방법으로, 상기 하부배선들(55)은 텅스텐과 같은 금속막으로 형성할 수도 있다. 이어서, 상기 하부배선들(55)을 갖는 반도체기판(51)의 전면 상에 하부 층간절연막(lower inter layer dielectrics; 57)을 형성한다. 상기 하부 층간절연막(57)은 실리콘산화막으로 형성할 수 있다. 상기 하부 층 간절연막(57)은 평평한 상부면을 갖도록 평탄화 하는 것이 바람직하다. 상기 평탄화에는 화학기계적연마(chemical mechanical polishing; CMP)공정 또는 에치백(etch back)공정이 적용될 수 있다.
도 3 및 도 5를 참조하면, 상기 하부 층간절연막(57)을 패터닝 하여 상기 하부배선들(55)의 일단들을 노출시키는 중간배선 콘택홀들을 형성한다. 상기 중간배선 콘택홀들을 갖는 반도체기판(51)의 전면 상에 중간배선막(intermediate interconnection layer)을 형성한다. 상기 중간배선막은 폴리실리콘막 또는 폴리사이드막(polycide layer)으로 형성할 수 있다. 또한, 상기 중간배선막은 차례로 적층된 장벽금속막 및 금속막으로 형성할 수도 있다. 이 경우에, 상기 장벽금속막은 티타늄질화막으로 형성할 수 있으며, 상기 금속막은 텅스텐막으로 형성할 수 있다. 이와는 달리, 상기 중간배선막은 상기 금속막 만으로 형성할 수도 있다. 상기 중간배선막을 패터닝 하여 중간배선들(intermediate interconnections; 65) 및 제 1 방습판(first moistureproof plate; 63)을 형성할 수 있다.
상기 중간배선막을 형성하기 전에, 상기 중간배선 콘택홀들 내에 중간배선 플러그들(61)을 형성할 수 있다. 상기 중간배선 플러그들(61)은 폴리실리콘막 또는 폴리사이드막(polycide layer)으로 형성할 수 있다. 또한, 상기 중간배선 플러그들(61)은 차례로 적층된 장벽금속막 및 금속막으로 형성할 수도 있다. 이 경우에, 상기 장벽금속막은 티타늄질화막으로 형성할 수 있으며, 상기 금속막은 텅스텐막으로 형성할 수 있다. 이와는 달리, 상기 중간배선 플러그들(61)은 상기 금속막 만으로 형성할 수도 있다. 또 다른 방법으로, 상기 중간배선 플러그들(61)은 상기 중간배 선들(65)과 동시에 형성할 수도 있다.
상기 중간배선들(65) 및 상기 제 1 방습판(63)을 갖는 반도체기판(51) 전면 상에 중간 방습층(intermediate moistureproof layer; 73)을 형성한다. 상기 중간 방습층(73)은 상기 제 1 방습판(63)을 콘포말하게 덮도록 형성할 수 있다. 또한, 상기 중간 방습층(73)은 습기투과율이 낮은 절연막으로 형성하는 것이 바람직하다. 예를 들면, 상기 중간 방습층(73)은 화학기상증착(chemical vapor deposition; CVD)방법에 의한 실리콘질화막과 같은 질화막으로 형성할 수 있다.
도 3 및 도 6을 참조하면, 상기 중간 방습층(73)을 갖는 반도체기판(51) 전면 상에 상부 층간절연막(upper inter layer dielectrics; 74)을 형성할 수 있다. 상기 상부 층간절연막(74)은 실리콘산화막으로 형성할 수 있다. 상기 상부 층간절연막(74)은 평평한 상부면을 갖도록 평탄화 하는 것이 바람직하다. 상기 상부 층간절연막(74), 상기 중간 방습층(73) 및 상기 하부 층간절연막(57)을 연속적으로 패터닝 하여 상기 하부배선들(55)의 다른 일단들을 노출시키는 퓨즈 콘택홀들을 형성한다. 상기 퓨즈 콘택홀들을 형성하는 동안, 상기 상부 층간절연막(74) 및 상기 중간 방습층(73)이 패터닝 되어 상기 제 1 방습판(63)을 노출시키는 제 1 방습 트렌치가 형성될 수 있으며, 상기 중간배선들(65)을 노출시키는 금속배선 콘택홀들이 형성될 수 있다.
상기 퓨즈 콘택홀들, 상기 제 1 방습 트렌치 및 상기 금속배선 콘택홀들을 갖는 반도체기판(51) 상에 금속배선막을 형성한다. 상기 금속배선막은 차례로 적층된 장벽금속막 및 금속막으로 형성할 수 있다. 이와는 달리, 상기 금속배선막은 상 기 금속막 만으로 형성할 수도 있다. 상기 금속배선막을 패터닝 하여 퓨즈들(91), 제 2 방습판(second moistureproof plate; 93) 및 금속배선들(95)을 형성한다.
상기 퓨즈들(91)을 형성하기 전에, 상기 퓨즈 콘택홀들 내에 퓨즈 플러그들(81)을 형성할 수 있다. 예를 들면, 상기 퓨즈 콘택홀들을 채우며 상기 상부 층간절연막(74) 상을 덮도록 도전막을 증착한다. 상기 도전막을 평탄화 하여 상기 퓨즈 콘택홀들을 채우는 상기 퓨즈 플러그들(81)을 형성할 수 있다. 상기 평탄화에는 상기 상부 층간절연막(74)을 정지막으로 채택하는 화학기계적연마(chemical mechanical polishing; CMP)공정이 사용될 수 있다. 상기 퓨즈 플러그들(81)을 형성하는 동안, 상기 제 1 방습 트렌치 내에 제 1 방습벽(first moistureproof wall; 83)이 형성될 수 있으며, 상기 금속배선 콘택홀들 내에 금속배선 플러그들(85)이 형성될 수 있다. 상기 퓨즈 플러그들(81), 상기 제 1 방습벽(83) 및 상기 금속배선 플러그들(85)은 폴리실리콘막 또는 폴리사이드막(polycide layer)으로 형성할 수 있다. 또한, 상기 퓨즈 플러그들(81), 상기 제 1 방습벽(83) 및 상기 금속배선 플러그들(85)은 차례로 적층된 장벽금속막 및 금속막으로 형성할 수도 있다. 이 경우에, 상기 장벽금속막은 티타늄질화막으로 형성할 수 있으며, 상기 금속막은 텅스텐막으로 형성할 수 있다. 이와는 달리, 상기 퓨즈 플러그들(81), 상기 제 1 방습벽(83) 및 상기 금속배선 플러그들(85)은 상기 금속막 만으로 형성할 수도 있다. 또 다른 방법으로, 상기 퓨즈 플러그들(81), 상기 제 1 방습벽(83) 및 상기 금속배선 플러그들(85)은 상기 퓨즈들(91), 상기 제 2 방습판(93) 및 상기 금속배선들(95)과 동시에 형성할 수도 있다.
그 결과, 상기 퓨즈들(91)은 상기 퓨즈 플러그들(81), 상기 하부배선들(55), 상기 중간배선 플러그들(61), 상기 중간배선들(65), 상기 금속배선 플러그들(85) 및 상기 금속배선들(95)을 통하여 비트라인 또는 워드라인에 연결될 수 있다. 그런데, 상기 중간배선들(65) 및 상기 금속배선들(95)은 생략될 수도 있다. 상기 금속배선들(95)이 생략된 경우, 상기 퓨즈들(91)은 상기 퓨즈 플러그들(81), 상기 하부배선들(55), 상기 중간배선 플러그들(61) 및 상기 중간배선들(65)을 통하여 비트라인 또는 워드라인에 연결될 수 있다. 상기 중간배선들(65)이 생략된 경우, 상기 금속배선 플러그들(85)은 상기 상부 층간절연막(74), 상기 중간 방습층(73) 및 상기 하부 층간절연막(57)을 관통하여 상기 하부배선들(55)에 전기적으로 연결될 수 있다. 또한, 상기 중간배선들(65) 및 상기 금속배선들(95)이 모두 생략된 경우, 상기 퓨즈들(91)은 상기 퓨즈 플러그들(81) 및 상기 하부배선들(55)을 통하여 비트라인 또는 워드라인에 연결될 수도 있다.
도 3 및 도 7을 참조하면, 상기 퓨즈들(91), 상기 제 2 방습판(93) 및 상기 금속배선들(95)을 갖는 반도체기판(51) 상에 금속 층간절연막(inter metal dielectrics; 97)을 형성한다. 상기 금속 층간절연막(97)은 실리콘산화막으로 형성할 수 있다. 상기 금속 층간절연막(97)을 패터닝 하여 상기 제 2 방습판(93)을 노출시키는 제 2 방습 트렌치를 형성한다. 상기 제 2 방습 트렌치를 갖는 반도체기판(51) 상에 도전성물질 층을 형성할 수 있다. 상기 도전성물질 층은 차례로 적층된 장벽금속막 및 금속막으로 형성할 수 있다. 상기 도전성물질 층을 패터닝 하여 제 3 방습판(third moistureproof plate; 99)을 형성한다.
상기 제 3 방습판(99)을 형성하기 전에, 상기 제 2 방습 트렌치 내에 제 2 방습벽(second moistureproof wall; 98)을 형성할 수 있다. 예를 들면, 상기 제 2 방습벽(98)은 상기 제 2 방습 트렌치를 채우며 상기 금속 층간절연막(97) 상을 덮도록 도전성물질 층을 증착한다. 상기 도전성물질 층은 차례로 적층된 장벽금속막 및 금속막으로 형성할 수 있다. 상기 도전성물질 층을 평탄화 하여 상기 제 2 방습 트렌치를 채우는 상기 제 2 방습벽(98)을 형성할 수 있다. 상기 평탄화에는 상기 금속 층간절연막(97)을 정지막으로 채택하는 화학기계적연마(chemical mechanical polishing; CMP)공정이 사용될 수 있다. 이와는 달리, 상기 제 2 방습벽(98)은 상기 제 3 방습판(99)과 동시에 형성할 수도 있다.
상기 제 3 방습판(99)을 갖는 상기 금속 층간절연막(97) 상에 제 1 및 제 2 보호막들(first and second passivation layers; 103, 105)을 차례로 적층한다. 상기 제 1 보호막(first passivation layer; 103)은 실리콘산화막으로 형성할 수 있으며, 상기 제 2 보호막(second passivation layer; 105)은 실리콘질화막으로 형성할 수 있다. 상기 제 2 보호막(105), 즉 상기 실리콘질화막은 외부의 습기가 상기 반도체기판(51)에 형성된 집적회로 내로 침투하는 것을 방지한다. 또한, 상기 제 1 보호막(103), 즉 상기 실리콘산화막은 상기 실리콘질화막의 스트레스를 완화시켜 주는 역할을 한다.
상기 보호막들(103, 105) 및 상기 금속 층간절연막(97)을 식각하여 상기 퓨즈들(91)의 상부를 가로지르는 퓨즈윈도우(fuse window; 107)를 형성한다. 상기 퓨즈윈도우(107)를 형성하기 위한 식각 공정은 상기 퓨즈들(91)의 노출 전에 종료되 는 것이 바람직하다. 그 결과, 상기 퓨즈들(91) 상에 초기보다 얇아진 금속 층간절연막(97)이 잔존할 수 있다. 즉, 상기 퓨즈들(91)은 상기 초기보다 얇아진 금속 층간절연막(97)으로 덮여진다. 상기 퓨즈윈도우(107)는 수리공정(repair process)에서 최소한의 파워를 갖는 레이저빔만으로도 상기 퓨즈들(91)의 완전한 절단작업을 가능하게 해주는 역할을 할 수 있다.
결과적으로, 상기 제 1 방습판(63), 상기 제 1 방습벽(83), 상기 제 2 방습판(93), 상기 제 2 방습벽(98) 및 상기 제 3 방습판(99)으로 구성된 방습장벽(moistureproof dam; 101)을 형성할 수 있다. 여기서, 상기 제 1 방습벽(83) 및 상기 제 2 방습벽(98)은 상하 정렬되도록 형성할 수 있으며 상하 오정렬되도록 형성할 수도 있다. 또한, 상기 제 1 방습판(63), 상기 제 2 방습판(93) 및 상기 제 3 방습판(99)은 상하 정렬되도록 형성할 수 있으며 상하 오정렬되도록 형성할 수도 있다.
상기 제 2 방습판(93)은 생략될 수 있다. 이 경우에, 상기 방습장벽(moistureproof dam; 101)은 상기 제 1 방습판(63), 상기 제 1 방습벽(83), 상기 제 2 방습벽(98) 및 상기 제 3 방습판(99)으로 형성될 수 있다. 이때, 상기 제 1 방습벽(83) 및 상기 제 2 방습벽(98)은 서로 접촉하도록 형성할 수 있다.
상기 방습장벽(moistureproof dam; 101)은, 도시된 바와 같이, 상기 중간 방습층(intermediate moistureproof layer; 73)에 접촉하고 상기 퓨즈(91)의 적어도 한쪽을 가로막도록 형성한다. 상기 방습장벽(101)은 상기 중간 방습층(73)을 관통하도록 형성한다. 또한, 상기 방습장벽(101)은 평면도 상에서 보여 질 때 상기 퓨 즈(91)의 양쪽을 가로막도록 형성할 수도 있다. 이에 더하여, 상기 방습장벽(101)은 상기 퓨즈(91)의 사면을 둘러싸도록 형성할 수도 있다. 상기 퓨즈(91)는 상기 방습층(77)을 관통하는 상기 퓨즈 플러그들(81)에 의하여 상기 하부배선들(55)에 전기적으로 접속된다.
상기 퓨즈윈도우(107)는 도 7에 도시된 바와 같이 상기 금속 층간절연막(97)을 노출시킨다. 상기 금속 층간절연막(97)은 실리콘산화막으로 형성할 수 있다. 상기 실리콘산화막은 일반적으로 수분침투에 취약한 특성을 갖는다. 즉, 상기 노출된 금속 층간절연막(97)을 통하여 수분침투의 경로가 제공될 수 있다. 그러나 본 발명의 실시 예들에 따른 퓨즈영역은 상기 퓨즈윈도우(107)를 통하여 습기에 노출된다하여도 상기 방습장벽(moistureproof dam; 101) 및 상기 중간 방습층(73)에 의하여 완전히 차단될 수 있다.
도 8, 도 9 및 도 10을 참조하여 본 발명의 다른 실시 예에 따른 퓨즈영역의 제조방법을 설명하기로 한다. 이하에서는, 도 4 내지 도 7을 참조하여 설명된 본 발명의 실시 예들에 따른 퓨즈영역의 제조방법과 차이점만 간단히 설명하기로 한다.
도 3 및 도 8을 참조하면, 반도체기판(51) 상에 상기 절연막(53), 상기 하부배선들(55), 상기 하부 층간절연막(57)을 차례로 형성한다. 상기 하부 층간절연막(57)은 평평한 상부면을 갖도록 평탄화 하는 것이 바람직하다. 상기 하부 층간절연막(57) 상에 하부 방습층(lower moistureproof layer; 71)을 적층할 수 있다.
상기 하부 방습층(71) 및 상기 하부 층간절연막(57)을 순차적으로 패터닝 하 여 상기 하부배선들(55)의 일단들을 노출시키는 중간배선 콘택홀들을 형성한다. 상기 중간배선 콘택홀들을 갖는 반도체기판(51) 상에 상기 중간배선들(intermediate interconnections; 65) 및 상기 제 1 방습판(first moistureproof plate; 63)을 형성할 수 있다.
상기 중간배선들(65) 및 상기 제 1 방습판(63)을 형성하기 전에, 상기 중간배선 콘택홀들 내에 중간배선 플러그들(61)을 형성할 수 있다. 이와는 달리, 상기 중간배선 플러그들(61)은 상기 중간배선들(65)과 동시에 형성할 수도 있다.
상기 중간배선들(65) 및 상기 제 1 방습판(63)을 갖는 반도체기판(51) 전면 상에 상기 중간 방습층(intermediate moistureproof layer; 73)을 형성할 수 있다. 상기 중간 방습층(73)을 갖는 반도체기판(51) 전면 상에 상기 상부 층간절연막(upper inter layer dielectrics; 74)을 형성할 수 있다. 상기 상부 층간절연막(74) 상에 상부 방습층(upper moistureproof layer; 75)을 형성할 수 있다.
본 발명의 다른 실시 예에 따른 방습층(moistureproof layer; 77)은 상기 하부, 중간 및 상부 방습층들(lower, intermediate and upper moistureproof layers; 71, 73, 75)중 적어도 하나로 형성된다. 즉, 상기 방습층(moistureproof layer; 77)은 상기 하부, 중간 및 상부 방습층들(lower, intermediate and upper moistureproof layers; 71, 73, 75)중 어느 하나가 생략되도록 형성할 수 있으며, 상기 하부, 중간 및 상부 방습층들(lower, intermediate and upper moistureproof layers; 71, 73, 75)중 두개가 생략되도록 형성할 수도 있다. 상기 방습층(77)은 습기투과율이 낮은 절연막으로 형성하는 것이 바람직하다. 예를 들면, 상기 방습층 (77)은 화학기상증착방법에 의한 실리콘질화막과 같은 질화막으로 형성할 수 있다.
상기 방습층(77), 상기 상부 층간절연막(74) 및 상기 하부 층간절연막(57)을 연속적으로 패터닝 하여 상기 하부배선들(55)의 다른 일단들을 노출시키는 퓨즈 콘택홀들을 형성한다. 상기 퓨즈 콘택홀들을 형성하는 동안, 상기 제 1 방습판(63)을 노출시키는 제 1 방습 트렌치가 형성될 수 있으며, 상기 중간배선들(65)을 노출시키는 금속배선 콘택홀들이 형성될 수 있다.
상기 퓨즈 콘택홀들, 상기 제 1 방습 트렌치 및 상기 금속배선 콘택홀들을 갖는 반도체기판(51) 상에 상기 퓨즈들(91), 상기 제 2 방습판(second moistureproof plate; 93) 및 상기 금속배선들(95)을 형성한다.
상기 퓨즈들(91)을 형성하기 전에, 상기 퓨즈 콘택홀들 내에 상기 퓨즈 플러그들(81)을 형성할 수 있다. 상기 퓨즈 플러그들(81)을 형성하는 동안, 상기 제 1 방습 트렌치 내에 상기 제 1 방습벽(first moistureproof wall; 83)이 형성될 수 있으며, 상기 금속배선 콘택홀들 내에 상기 금속배선 플러그들(85)이 형성될 수 있다. 이와는 달리, 상기 퓨즈 플러그들(81), 상기 제 1 방습벽(83) 및 상기 금속배선 플러그들(85)은 상기 퓨즈들(91), 상기 제 2 방습판(93) 및 상기 금속배선들(95)과 동시에 형성할 수도 있다.
그 결과, 상기 퓨즈들(91)은 상기 퓨즈 플러그들(81), 상기 하부배선들(55), 상기 중간배선 플러그들(61), 상기 중간배선들(65), 상기 금속배선 플러그들(85) 및 상기 금속배선들(95)을 통하여 비트라인 또는 워드라인에 연결될 수 있다. 그런데, 상기 중간배선들(65) 및 상기 금속배선들(95)은 생략될 수도 있다. 상기 금속 배선들(95)이 생략된 경우, 상기 퓨즈들(91)은 상기 퓨즈 플러그들(81), 상기 하부배선들(55), 상기 중간배선 플러그들(61) 및 상기 중간배선들(65)을 통하여 비트라인 또는 워드라인에 연결될 수 있다. 상기 중간배선들(65)이 생략된 경우, 상기 금속배선 플러그들(85)은 상기 상부 층간절연막(74), 상기 방습층(77) 및 상기 하부 층간절연막(57)을 관통하여 상기 하부배선들(55)에 전기적으로 연결될 수 있다. 또한, 상기 중간배선들(65) 및 상기 금속배선들(95)이 모두 생략된 경우, 상기 퓨즈들(91)은 상기 퓨즈 플러그들(81) 및 상기 하부배선들(55)을 통하여 비트라인 또는 워드라인에 연결될 수도 있다.
도 3, 도 9 및 도 10을 참조하면, 상기 퓨즈들(91), 상기 제 2 방습판(93) 및 상기 금속배선들(95)을 갖는 반도체기판(51) 상에 금속 층간절연막(inter metal dielectrics; 97)을 형성한다. 상기 금속 층간절연막(97) 내에 상기 제 2 방습벽(second moistureproof wall; 98)을 형성할 수 있다. 상기 금속 층간절연막(97) 상에 상기 제 2 방습벽(98)과 접촉하는 상기 제 3 방습판(third moistureproof plate; 99)을 형성한다. 상기 제 3 방습판(99)을 갖는 상기 금속 층간절연막(97) 상에 제 1 및 제 2 보호막들(first and second passivation layers; 103, 105)을 차례로 적층한다. 상기 보호막들(103, 105) 및 상기 금속 층간절연막(97)을 식각하여 상기 퓨즈들(91)의 상부를 가로지르는 퓨즈윈도우(fuse window; 107)를 형성한다.
결과적으로, 상기 제 1 방습판(63), 상기 제 1 방습벽(83), 상기 제 2 방습판(93), 상기 제 2 방습벽(98) 및 상기 제 3 방습판(99)으로 구성된 방습장벽 (moistureproof dam; 101)을 형성할 수 있다. 여기서, 상기 제 1 방습벽(83) 및 상기 제 2 방습벽(98)은 상하 정렬되도록 형성할 수 있으며 상하 오정렬되도록 형성할 수도 있다. 또한, 상기 제 1 방습판(63), 상기 제 2 방습판(93) 및 상기 제 3 방습판(99)은 상하 정렬되도록 형성할 수 있으며 상하 오정렬되도록 형성할 수도 있다.
상기 제 1 방습판(63) 및 상기 제 1 방습벽(83)은 어느 하나 또는 두개 모두 생략될 수 있다. 이 경우에, 상기 방습장벽(moistureproof dam; 101)은 상기 제 2 방습판(93), 상기 제 2 방습벽(98) 및 상기 제 3 방습판(99)으로 형성될 수 있다.
상기 제 2 방습판(93) 또한 생략될 수 있다. 이 경우에, 상기 방습장벽(moistureproof dam; 101)은 상기 제 1 방습판(63), 상기 제 1 방습벽(83), 상기 제 2 방습벽(98) 및 상기 제 3 방습판(99)으로 형성될 수 있다. 이때, 상기 제 1 방습벽(83) 및 상기 제 2 방습벽(98)은 서로 접촉하도록 형성할 수 있다.
상기 방습장벽(moistureproof dam; 101)은, 도시된 바와 같이, 상기 방습층(moistureproof layer; 77)에 접촉하고 상기 퓨즈(91)의 적어도 한쪽을 가로막도록 형성한다. 상기 방습장벽(101)은 상기 방습층(77)의 상부면에 접촉하도록 형성할 수 있으며 상기 방습층(77)을 관통하도록 형성할 수도 있다. 또한, 상기 방습장벽(101)은 평면도 상에서 보여 질 때 상기 퓨즈(91)의 양쪽을 가로막도록 형성할 수도 있다. 이에 더하여, 상기 방습장벽(101)은 상기 퓨즈(91)의 사면을 둘러싸도록 형성할 수도 있다. 상기 퓨즈(91)는 상기 방습층(77)을 관통하는 상기 퓨즈 플러그들(81)에 의하여 상기 하부배선들(55)에 전기적으로 접속된다.
상기 퓨즈윈도우(107)는 도 9에 도시된 바와 같이 상기 금속 층간절연막(97)을 노출시킨다. 상기 금속 층간절연막(97)은 실리콘산화막으로 형성할 수 있다. 상기 실리콘산화막은 일반적으로 수분침투에 취약한 특성을 갖는다. 즉, 상기 노출된 금속 층간절연막(97)을 통하여 수분침투의 경로가 제공될 수 있다. 그러나 본 발명의 실시 예들에 따른 퓨즈영역은 상기 퓨즈윈도우(107)를 통하여 습기에 노출된다하여도 상기 방습장벽(moistureproof dam; 101) 및 상기 방습층(moistureproof layer; 77)에 의하여 완전히 차단될 수 있다.
도 11 및 도 12를 참조하여 본 발명의 또 다른 실시 예에 따른 퓨즈영역의 제조방법을 설명하기로 한다. 이하에서는, 도 4 내지 도 10을 참조하여 설명된 본 발명의 실시 예들에 따른 퓨즈영역의 제조방법과 차이점만 간단히 설명하기로 한다.
도 3 및 도 11을 참조하면, 본 발명의 또 다른 실시 예들에 따른 퓨즈영역은 반도체기판(51) 내의 소정영역에 활성영역을 한정하는 소자분리막(52)을 형성하는 것을 포함한다. 상기 소자분리막(52)은 실리콘산화막과 같은 절연막으로 형성할 수 있다. 상기 활성영역 내에 하부배선들(56)을 형성한다. 상기 하부배선들(56)은 상기 활성영역 내에 불순물이온들을 주입하여 형성할 수 있다. 상기 불순물이온들은 상기 하부배선들(56)의 도전성을 높여주는 역할을 할 수 있다. 상기 하부배선들(56) 및 상기 소자분리막(52)은 상기 하부 층간절연막(lower inter layer dielectrics; 57)으로 덮여진다. 상기 하부 층간절연막(57)은 실리콘산화막으로 형성할 수 있다.
이하 도 8을 통하여 설명된 바와 같이 상기 방습층(77), 상기 퓨즈들(91), 상기 퓨즈 플러그들(81), 상기 중간배선 플러그들(61), 상기 중간배선들(65), 상기 금속배선 플러그들(85), 상기 금속배선들(95), 상기 제 1 방습판(63), 상기 제 1 방습벽(83) 및 상기 제 2 방습판(93)을 형성할 수 있다,
도 3 및 도 12를 참조하면, 상기 방습층(77) 및 상기 퓨즈들(91)을 갖는 반도체기판(51) 상에 도 9를 통하여 설명된 바와 같이 상기 방습장벽(101) 및 퓨즈윈도우(107)를 형성할 수 있다.
그 결과, 상기 퓨즈들(91)은 상기 퓨즈 플러그들(81), 상기 하부배선들(56), 상기 중간배선 플러그들(61), 상기 중간배선들(65), 상기 금속배선 플러그들(85) 및 상기 금속배선들(95)을 통하여 비트라인 또는 워드라인에 연결될 수 있다.
도 13 및 도 14를 참조하여 본 발명의 또 다른 실시 예에 따른 퓨즈영역의 제조방법을 설명하기로 한다. 이하에서는, 도 4 내지 도 12를 참조하여 설명된 본 발명의 실시 예들에 따른 퓨즈영역의 제조방법과 차이점만 간단히 설명하기로 한다.
도 3 및 도 13을 참조하면, 반도체기판(51) 상에 도 4를 참조하여 설명된 바와 같이 상기 하부배선들(55) 및 상기 하부 층간절연막(57)을 형성한다. 상기 하부 층간절연막(57) 상에 상기 하부 방습층(lower moistureproof layer; 71)을 형성한다. 상기 하부 방습층(71) 및 상기 하부 층간절연막(57)을 패터닝 하여 퓨즈 콘택홀들 및 중간배선 콘택홀들을 형성한다. 상기 퓨즈 콘택홀들 및 상기 중간배선 콘택홀들을 갖는 반도체기판(51)의 전면 상에 중간배선막(intermediate interconnection layer)을 형성한다. 상기 중간배선막은 폴리실리콘막 또는 폴리사이드막(polycide layer)으로 형성할 수 있다. 또한, 상기 중간배선막은 차례로 적층된 장벽금속막 및 금속막으로 형성할 수도 있다. 이 경우에, 상기 장벽금속막은 티타늄질화막으로 형성할 수 있으며, 상기 금속막은 텅스텐막으로 형성할 수 있다. 이와는 달리, 상기 중간배선막은 상기 금속막 만으로 형성할 수도 있다. 상기 중간배선막을 패터닝 하여 퓨즈들(92), 중간배선들(intermediate interconnections; 65) 및 제 1 방습판(first moistureproof plate; 63)을 형성할 수 있다.
상기 중간배선막을 형성하기 전에, 상기 퓨즈 콘택홀들 및 상기 중간배선 콘택홀들 내에 퓨즈 플러그들(81) 및 중간배선 플러그들(61)을 형성할 수 있다. 상기 퓨즈 플러그들(81) 및 상기 중간배선 플러그들(61)은 폴리실리콘막 또는 폴리사이드막(polycide layer)으로 형성할 수 있다. 또한, 상기 퓨즈 플러그들(81) 및 상기 중간배선 플러그들(61)은 차례로 적층된 장벽금속막 및 금속막으로 형성할 수도 있다. 이 경우에, 상기 장벽금속막은 티타늄질화막으로 형성할 수 있으며, 상기 금속막은 텅스텐막으로 형성할 수 있다. 이와는 달리, 상기 퓨즈 플러그들(81) 및 상기 중간배선 플러그들(61)은 상기 금속막 만으로 형성할 수도 있다. 또 다른 방법으로, 상기 퓨즈 플러그들(81) 및 상기 중간배선 플러그들(61)은 상기 퓨즈들(92) 및 상기 중간배선들(65)과 동시에 형성할 수도 있다.
도 3 및 도 14를 참조하면, 상기 퓨즈들(92), 상기 제 1 방습판(63) 및 상기 중간배선들(65) 상에 상부 층간절연막(upper inter layer dielectrics; 74)이 적층된다. 상기 보호막들(103, 105), 상기 금속 층간절연막(97) 및 상기 상부 층간절연 막(74)을 식각하여 상기 퓨즈들(92)의 상부를 가로지르는 퓨즈윈도우(fuse window; 107)를 형성한다. 상기 퓨즈윈도우(107)의 바닥에는 초기보다 얇아진 상부 층간절연막(74)이 잔존할 수 있다. 즉, 상기 퓨즈들(92)은 상기 초기보다 얇아진 상부 층간절연막(74)으로 덮여진다.
결과적으로, 상기 방습장벽(moistureproof dam; 101)은, 도시된 바와 같이, 상기 하부 방습층(lower moistureproof layer; 71)에 접촉하고 상기 퓨즈(92)의 적어도 한쪽을 가로막도록 형성할 수 있다. 또한, 상기 방습장벽(101)은 평면도 상에서 보여 질 때 상기 퓨즈(92)의 양쪽을 가로막도록 형성할 수도 있다. 이에 더하여, 상기 방습장벽(101)은 상기 퓨즈(92)의 사면을 둘러싸도록 형성할 수도 있다. 상기 퓨즈(92)는 상기 하부 방습층(71)을 관통하는 상기 퓨즈 플러그들(81)에 의하여 상기 하부배선들(55)에 전기적으로 접속된다. 이에 따라, 본 발명의 또 다른 실시 예들에 따른 퓨즈영역은 상기 퓨즈윈도우(fuse window; 107)를 통하여 습기에 노출된다하여도 상기 방습장벽(moistureproof dam; 101) 및 상기 하부 방습층(lower moistureproof layer; 71)에 의하여 완전히 차단될 수 있다.
도 15 및 도 16을 참조하여 본 발명의 또 다른 실시 예에 따른 퓨즈영역의 제조방법을 설명하기로 한다. 이하에서는, 도 4 내지 도 14를 참조하여 설명된 본 발명의 실시 예들에 따른 퓨즈영역의 제조방법과 차이점만 간단히 설명하기로 한다.
도 3 및 도 15를 참조하면, 반도체기판(51) 상에 도 11을 참조하여 설명된 바와 같이 상기 소자분리막(52), 상기 하부배선들(56) 및 상기 하부 층간절연막 (57)을 형성한다. 상기 하부 층간절연막(57) 상에 하부 방습층(lower moistureproof layer; 71)을 적층한다.
상기 하부 방습층(71) 및 상기 하부 층간절연막(57)을 패터닝 하여 퓨즈 콘택홀들 및 중간배선 콘택홀들을 형성한다. 상기 퓨즈 콘택홀들 및 상기 중간배선 콘택홀들을 갖는 반도체기판(51)의 전면 상에 중간배선막(intermediate interconnection layer)을 형성한다. 상기 중간배선막은 폴리실리콘막 또는 폴리사이드막(polycide layer)으로 형성할 수 있다. 또한, 상기 중간배선막은 차례로 적층된 장벽금속막 및 금속막으로 형성할 수도 있다. 이 경우에, 상기 장벽금속막은 티타늄질화막으로 형성할 수 있으며, 상기 금속막은 텅스텐막으로 형성할 수 있다. 이와는 달리, 상기 중간배선막은 상기 금속막 만으로 형성할 수도 있다. 상기 중간배선막을 패터닝 하여 퓨즈들(92), 중간배선들(intermediate interconnections; 65) 및 제 1 방습판(first moistureproof plate; 63)을 형성할 수 있다.
상기 중간배선막을 형성하기 전에, 상기 퓨즈 콘택홀들 및 상기 중간배선 콘택홀들 내에 퓨즈 플러그들(81) 및 중간배선 플러그들(61)을 형성할 수 있다. 상기 퓨즈 플러그들(81) 및 상기 중간배선 플러그들(61)은 폴리실리콘막 또는 폴리사이드막(polycide layer)으로 형성할 수 있다. 또한, 상기 퓨즈 플러그들(81) 및 상기 중간배선 플러그들(61)은 차례로 적층된 장벽금속막 및 금속막으로 형성할 수도 있다. 이 경우에, 상기 장벽금속막은 티타늄질화막으로 형성할 수 있으며, 상기 금속막은 텅스텐막으로 형성할 수 있다. 이와는 달리, 상기 퓨즈 플러그들(81) 및 상기 중간배선 플러그들(61)은 상기 금속막 만으로 형성할 수도 있다. 또 다른 방법으 로, 상기 퓨즈 플러그들(81) 및 상기 중간배선 플러그들(61)은 상기 퓨즈들(92) 및 상기 중간배선들(65)과 동시에 형성할 수도 있다.
도 3 및 도 16을 참조하면, 상기 퓨즈들(92), 상기 제 1 방습판(63) 및 상기 중간배선들(65) 상에 상부 층간절연막(upper inter layer dielectrics; 74)이 적층된다. 상기 보호막들(103, 105), 상기 금속 층간절연막(97) 및 상기 상부 층간절연막(74)을 식각하여 상기 퓨즈들(92)의 상부를 가로지르는 퓨즈윈도우(fuse window; 107)를 형성한다. 상기 퓨즈윈도우(107)의 바닥에는 초기보다 얇아진 상부 층간절연막(74)이 잔존할 수 있다.
결과적으로, 상기 방습장벽(moistureproof dam; 101)은, 도시된 바와 같이, 상기 하부 방습층(lower moistureproof layer; 71)에 접촉하고 상기 퓨즈(92)의 적어도 한쪽을 가로막도록 형성할 수 있다. 또한, 상기 방습장벽(101)은 평면도 상에서 보여 질 때 상기 퓨즈(92)의 양쪽을 가로막도록 형성할 수도 있다. 이에 더하여, 상기 방습장벽(101)은 상기 퓨즈(92)의 사면을 둘러싸도록 형성할 수도 있다. 상기 퓨즈(92)는 상기 하부 방습층(71)을 관통하는 상기 퓨즈 플러그들(81)에 의하여 상기 하부배선들(56)에 전기적으로 접속된다. 이에 따라, 본 발명의 또 다른 실시 예들에 따른 퓨즈영역은 상기 퓨즈윈도우(fuse window; 107)를 통하여 습기에 노출된다하여도 상기 방습장벽(moistureproof dam; 101) 및 상기 하부 방습층(lower moistureproof layer; 71)에 의하여 완전히 차단될 수 있다.
상술한 바와 같이 본 발명에 따르면, 퓨즈들의 하부에 배치되는 방습층 (moistureproof layer) 및 평면도 상에서 보여 질 때 상기 퓨즈들의 사면을 둘러싸는 방습장벽(moistureproof dam)이 제공된다. 상기 방습장벽은 단면도 상에서 보여 질 때 상기 방습층에 접촉된다. 또한, 상기 퓨즈들은 상기 방습층을 관통하는 퓨즈 플러그들에 의하여 하부배선들과 전기적으로 접속된다. 이에 따라, 퓨즈윈도우를 통하여 습기에 노출된다하여도 상기 방습장벽 및 상기 방습층에 의하여 완전히 차단될 수 있다.

Claims (31)

  1. 반도체기판 상에 배치된 방습층(moistureproof layer);
    상기 방습층 상에 배치된 적어도 하나의 퓨즈(fuse); 및
    단면도 상에서 보여 질 때 상기 방습층에 접촉하고 상기 퓨즈의 적어도 한쪽을 가로막는 방습장벽(moistureproof dam)을 포함하는 반도체소자의 퓨즈영역.
  2. 제 1 항에 있어서,
    상기 방습층(moistureproof layer)은 질화막인 것을 특징으로 하는 반도체소자의 퓨즈영역.
  3. 제 1 항에 있어서,
    상기 방습층(moistureproof layer)은 상기 방습장벽의 하부에 접촉하는 하부 방습층(lower moistureproof layer)을 구비하는 것을 특징으로 하는 반도체소자의 퓨즈영역.
  4. 제 3 항에 있어서,
    상기 방습층(moistureproof layer)은 상기 하부 방습층 상에 적층되고 상기 방습장벽에 의해 관통당하는 중간 방습층(intermediate moistureproof layer)을 더 포함하는 것을 특징으로 하는 반도체소자의 퓨즈영역.
  5. 제 4 항에 있어서,
    상기 방습층(moistureproof layer)은 상기 중간 방습층 상부에 배치되고, 상부층간절연막에 의하여 상기 중간 방습층과 이격되며, 상기 방습장벽에 의해 관통당하는 상부 방습층(upper moistureproof layer)을 더 포함하는 것을 특징으로 하는 반도체소자의 퓨즈영역.
  6. 제 1 항에 있어서,
    상기 방습층(moistureproof layer)은 상기 방습장벽에 의해 관통당하는 중간 방습층(intermediate moistureproof layer)을 구비하는 것을 특징으로 하는 반도체소자의 퓨즈영역.
  7. 제 6 항에 있어서,
    상기 방습층(moistureproof layer)은 상기 중간 방습층 상부에 배치되고, 상부층간절연막에 의하여 상기 중간 방습층과 이격되며, 상기 방습장벽에 의해 관통당하는 상부 방습층(upper moistureproof layer)을 더 포함하는 것을 특징으로 하는 반도체소자의 퓨즈영역.
  8. 제 1 항에 있어서,
    상기 방습장벽(moistureproof dam)은 단면도 상에서 보여 질 때 상기 방습층 의 상부면에 접촉하는 것을 특징으로 하는 반도체소자의 퓨즈영역.
  9. 제 1 항에 있어서,
    상기 방습장벽(moistureproof dam)은 단면도 상에서 보여 질 때 상기 방습층을 관통하여 상기 방습층의 하부영역 까지 침투하도록 배치되는 것을 특징으로 하는 반도체소자의 퓨즈영역.
  10. 제 1 항에 있어서,
    상기 방습장벽(moistureproof dam)은 차례로 적층된 제 1 방습판(first moistureproof plate) 및 제 1 방습벽(first moistureproof wall)을 구비하는 것을 특징으로 하는 반도체소자의 퓨즈영역.
  11. 제 10 항에 있어서,
    상기 방습장벽(moistureproof dam)은 상기 제 1 방습벽 상에 적층된 제 2 방습판(second moistureproof plate)을 더 포함하는 것을 특징으로 하는 반도체소자의 퓨즈영역.
  12. 제 11 항에 있어서,
    상기 방습장벽(moistureproof dam)은 상기 제 2 방습판 상에 차례로 적층된 제 2 방습벽(second moistureproof wall) 및 제 3 방습판(third moistureproof plate)을 더 포함하되, 단면도 상에서 보여 질 때 상기 제 3 방습판은 상기 퓨즈와 같은 레벨에 위치하거나 상기 퓨즈 보다 상부레벨에 위치하는 것을 특징으로 하는 반도체소자의 퓨즈영역.
  13. 제 12 항에 있어서,
    상기 제 1 방습판, 상기 제 1 방습벽, 상기 제 2 방습판, 상기 제 2 방습벽 및 상기 제 3 방습판의 각각은 폴리실리콘막, 폴리사이드막(polycide layer), 금속막 및 장벽금속막 중에서 선택된 적어도 하나의 물질막인 것을 특징으로 하는 반도체소자의 퓨즈영역.
  14. 제 1 항에 있어서,
    상기 방습장벽(moistureproof dam)은 평면도 상에서 보여 질 때 상기 퓨즈의 양쪽을 가로막도록 배치하는 것을 특징으로 하는 반도체소자의 퓨즈영역.
  15. 제 1 항에 있어서,
    상기 방습장벽(moistureproof dam)은 평면도 상에서 보여 질 때 상기 퓨즈의 사면을 둘러싸도록 배치하는 것을 특징으로 하는 반도체소자의 퓨즈영역.
  16. 제 15 항에 있어서,
    상기 퓨즈는 평면도 상에서 보여 질 때 상기 방습장벽(moistureproof dam)으 로 둘러싸인 영역 내에 두개, 또는 복수개 배치하는 것을 특징으로 하는 반도체소자의 퓨즈영역.
  17. 제 1 항에 있어서,
    상기 퓨즈는 상기 방습층(moistureproof layer)을 관통하는 퓨즈 플러그들을 통하여 하부배선들에 전기적으로 연결되는 것을 특징으로 하는 반도체소자의 퓨즈영역.
  18. 제 1 항에 있어서,
    상기 퓨즈는 폴리실리콘막, 폴리사이드막(polycide layer), 금속막 및 장벽금속막 중에서 선택된 적어도 하나의 물질막인 것을 특징으로 하는 반도체소자의 퓨즈영역.
  19. 반도체기판 상에 서로 이격되어 배치된 하부배선들;
    상기 하부배선들 상부에 배치된 하부 방습층(lower moistureproof layer);
    상기 하부 방습층 상부에 배치된 적어도 하나의 퓨즈(fuse);
    상기 하부 방습층을 관통하고 상기 퓨즈와 상기 하부배선들을 전기적으로 연결시키는 퓨즈 플러그들; 및
    단면도 상에서 보여 질 때 상기 하부 방습층 상부면에 접촉하고 평면도 상에서 보여 질 때 상기 퓨즈의 사면을 둘러싸는 방습장벽(moistureproof dam)을 포함 하는 반도체소자의 퓨즈영역.
  20. 제 19 항에 있어서,
    상기 하부 방습층(lower moistureproof layer)은 질화막인 것을 특징으로 하는 반도체소자의 퓨즈영역.
  21. 제 19 항에 있어서,
    상기 방습장벽(moistureproof dam)은 차례로 적층된 제 1 방습판(first moistureproof plate), 제 1 방습벽(first moistureproof wall), 제 2 방습판(second moistureproof plate), 제 2 방습벽(second moistureproof wall) 및 제 3 방습판(third moistureproof plate)을 포함하되, 단면도 상에서 보여 질 때 상기 제 3 방습판은 상기 퓨즈와 같은 레벨에 위치하거나 상기 퓨즈 보다 상부레벨에 위치하는 것을 특징으로 하는 반도체소자의 퓨즈영역.
  22. 반도체기판 상에 서로 이격되어 배치된 하부배선들;
    상기 하부배선들 상부에 배치된 중간 방습층(intermediate moistureproof layer);
    상기 중간 방습층 상부에 배치된 적어도 하나의 퓨즈(fuse);
    상기 중간 방습층을 관통하고 상기 퓨즈와 상기 하부배선들을 전기적으로 연결시키는 퓨즈 플러그들; 및
    단면도 상에서 보여 질 때 상기 중간 방습층을 관통하고 평면도 상에서 보여 질 때 상기 퓨즈의 사면을 둘러싸는 방습장벽(moistureproof dam)을 포함하는 반도체소자의 퓨즈영역.
  23. 제 22 항에 있어서,
    상기 중간 방습층(intermediate moistureproof layer)은 질화막인 것을 특징으로 하는 반도체소자의 퓨즈영역.
  24. 제 22 항에 있어서,
    상기 방습장벽(moistureproof dam)은 차례로 적층된 제 1 방습판(first moistureproof plate), 제 1 방습벽(first moistureproof wall), 제 2 방습판(second moistureproof plate), 제 2 방습벽(second moistureproof wall) 및 제 3 방습판(third moistureproof plate)을 포함하되, 단면도 상에서 보여 질 때 상기 제 1 방습판은 상기 중간 방습층으로 덮이고 상기 제 1 방습벽은 상기 중간 방습층을 관통하여 상기 제 1 방습판의 상부면에 접촉하며 상기 제 3 방습판은 상기 퓨즈와 같은 레벨에 위치하거나 상기 퓨즈 보다 상부레벨에 위치하는 것을 특징으로 하는 반도체소자의 퓨즈영역.
  25. 반도체기판 상에 하부배선들을 형성하고,
    상기 하부배선들 상부에 방습층(moistureproof layer)을 형성하고,
    상기 방습층을 관통하는 퓨즈 플러그들을 형성하고,
    상기 방습층 상에 상기 퓨즈 플러그들과 접촉하는 적어도 하나의 퓨즈(fuse)를 형성하고,
    단면도 상에서 보여 질 때 상기 방습층에 접촉하고 상기 퓨즈의 적어도 한쪽을 가로막는 방습장벽(moistureproof dam)을 형성하는 것을 포함하는 반도체소자의 퓨즈영역 제조방법.
  26. 제 25 항에 있어서,
    상기 하부배선들은 상기 반도체기판 상의 절연막 상부에 형성하는 것을 특징으로 하는 반도체소자의 퓨즈영역 제조방법.
  27. 제 25 항에 있어서,
    상기 하부배선들은 상기 반도체기판의 활성영역 내에 형성하는 것을 특징으로 하는 반도체소자의 퓨즈영역 제조방법.
  28. 제 25 항에 있어서,
    상기 방습층(moistureproof layer)은 질화막으로 형성하는 것을 특징으로 하는 반도체소자의 퓨즈영역 제조방법.
  29. 제 25 항에 있어서,
    상기 방습장벽(moistureproof dam)은 평면도 상에서 보여 질 때 상기 퓨즈의 사면을 둘러싸도록 형성하는 것을 특징으로 하는 반도체소자의 퓨즈영역 제조방법.
  30. 제 25 항에 있어서,
    상기 방습장벽(moistureproof dam)은 단면도 상에서 보여 질 때 상기 방습층의 상부면에 접촉하도록 형성하는 것을 특징으로 하는 반도체소자의 퓨즈영역 제조방법.
  31. 제 25 항에 있어서,
    상기 방습장벽(moistureproof dam)은 단면도 상에서 보여 질 때 상기 방습층을 관통하여 상기 방습층의 하부영역 까지 침투하도록 형성하는 것을 특징으로 하는 반도체소자의 퓨즈영역 제조방법.
KR1020050008185A 2005-01-28 2005-01-28 반도체소자의 퓨즈영역 및 그 제조방법 KR100607202B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050008185A KR100607202B1 (ko) 2005-01-28 2005-01-28 반도체소자의 퓨즈영역 및 그 제조방법
US11/289,136 US20060172152A1 (en) 2005-01-28 2005-11-29 Fuse region of semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050008185A KR100607202B1 (ko) 2005-01-28 2005-01-28 반도체소자의 퓨즈영역 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100607202B1 true KR100607202B1 (ko) 2006-08-01

Family

ID=36756932

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050008185A KR100607202B1 (ko) 2005-01-28 2005-01-28 반도체소자의 퓨즈영역 및 그 제조방법

Country Status (2)

Country Link
US (1) US20060172152A1 (ko)
KR (1) KR100607202B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060112117A (ko) * 2005-04-26 2006-10-31 주식회사 하이닉스반도체 반도체소자의 퓨즈 구조 및 그 형성방법
KR20090070826A (ko) * 2007-12-27 2009-07-01 주식회사 하이닉스반도체 퓨즈를 구비한 반도체 소자 및 그 제조 방법
KR20110047884A (ko) * 2009-10-30 2011-05-09 주식회사 하이닉스반도체 반도체 메모리 장치
JP5260592B2 (ja) * 2010-04-08 2013-08-14 デクセリアルズ株式会社 保護素子、バッテリ制御装置、及びバッテリパック

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712206A (en) * 1996-03-20 1998-01-27 Vanguard International Semiconductor Corporation Method of forming moisture barrier layers for integrated circuit applications
US6100118A (en) * 1998-06-11 2000-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of metal fuse design for redundancy technology having a guard ring
US6100116A (en) * 1998-06-18 2000-08-08 Taiwan Semiconductor Manufacturing Company Method to form a protected metal fuse
JP4397060B2 (ja) * 1998-07-06 2010-01-13 株式会社ルネサステクノロジ 半導体装置
JP3275875B2 (ja) * 1999-04-16 2002-04-22 日本電気株式会社 半導体装置
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
KR100513304B1 (ko) * 2002-12-10 2005-09-07 삼성전자주식회사 반도체 기억장치의 퓨즈 박스및 그 제조방법
KR100534096B1 (ko) * 2003-06-24 2005-12-06 삼성전자주식회사 반도체 기억소자의 퓨즈 영역 및 그 제조방법

Also Published As

Publication number Publication date
US20060172152A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
KR100322543B1 (ko) 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법
JP5098647B2 (ja) 半導体装置とその製造方法
US8106514B2 (en) Semiconductor device having an annular guard ring
CN100355067C (zh) 半导体器件
US6518642B2 (en) Integrated circuit having a passive device integrally formed therein
US6835998B2 (en) Fuse area structure including protection film on sidewall of fuse opening in semiconductor device and method of forming the same
JP5106933B2 (ja) 半導体装置
US7397106B2 (en) Laser fuse with efficient heat dissipation
US6507086B1 (en) Fuse area structure having guard ring surrounding fuse opening in semiconductor device and method of forming the same
US7692265B2 (en) Fuse and seal ring
KR100572330B1 (ko) 저항 패턴을 갖는 비휘발성 기억 소자 및 그 형성 방법
US7659601B2 (en) Semiconductor device having moisture-proof dam and method of fabricating the same
KR20050000746A (ko) 반도체 기억소자의 퓨즈 영역 및 그 제조방법
US9305786B2 (en) Semiconductor device and fabrication method
KR100607202B1 (ko) 반도체소자의 퓨즈영역 및 그 제조방법
KR100583964B1 (ko) 도드라진 셀 랜딩패드를 갖는 반도체소자 및 그 제조방법
KR100442868B1 (ko) 반도체 소자의 퓨즈 형성방법
JP2005197602A (ja) 半導体装置およびその製造方法
US8044490B2 (en) Semiconductor device including fuse
KR20110002707A (ko) 반도체 장치의 퓨즈 및 그 제조방법
KR100568514B1 (ko) 필드 영역들을 덮는 퓨즈를 갖는 비휘발성 메모리소자 및그것을 제조하는 방법
KR100734251B1 (ko) 반도체 소자의 퓨즈라인 개구부 형성방법
US6486556B1 (en) Interconnection layer layout comprising cut-out conductive lines that ensure proper profile of overlying passivation layer
TW202341433A (zh) 製造半導體裝置的方法
KR20070002738A (ko) 반도체 장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee