TW202341433A - 製造半導體裝置的方法 - Google Patents
製造半導體裝置的方法 Download PDFInfo
- Publication number
- TW202341433A TW202341433A TW111150141A TW111150141A TW202341433A TW 202341433 A TW202341433 A TW 202341433A TW 111150141 A TW111150141 A TW 111150141A TW 111150141 A TW111150141 A TW 111150141A TW 202341433 A TW202341433 A TW 202341433A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- mask
- region
- forming
- mask layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 230000002093 peripheral effect Effects 0.000 claims abstract description 129
- 238000000034 method Methods 0.000 claims abstract description 82
- 230000008569 process Effects 0.000 claims abstract description 61
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract description 32
- 238000005530 etching Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000001312 dry etching Methods 0.000 claims abstract description 15
- 238000000059 patterning Methods 0.000 claims abstract description 15
- 238000001039 wet etching Methods 0.000 claims abstract description 12
- 238000009413 insulation Methods 0.000 claims description 33
- 230000004888 barrier function Effects 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims description 10
- 239000001257 hydrogen Substances 0.000 claims description 10
- 238000009832 plasma treatment Methods 0.000 claims description 8
- 239000003963 antioxidant agent Substances 0.000 claims description 6
- 230000003078 antioxidant effect Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 290
- 239000011241 protective layer Substances 0.000 description 22
- 239000000463 material Substances 0.000 description 18
- 239000002184 metal Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 16
- 125000006850 spacer group Chemical group 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 239000012535 impurity Substances 0.000 description 13
- 150000001875 compounds Chemical class 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 235000006708 antioxidants Nutrition 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910021389 graphene Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- JMGZEFIQIZZSBH-UHFFFAOYSA-N Bioquercetin Natural products CC1OC(OCC(O)C2OC(OC3=C(Oc4cc(O)cc(O)c4C3=O)c5ccc(O)c(O)c5)C(O)C2O)C(O)C(O)C1O JMGZEFIQIZZSBH-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910019794 NbN Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- -1 TaSi Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- IVTMALDHFAHOGL-UHFFFAOYSA-N eriodictyol 7-O-rutinoside Natural products OC1C(O)C(O)C(C)OC1OCC1C(O)C(O)C(O)C(OC=2C=C3C(C(C(O)=C(O3)C=3C=C(O)C(O)=CC=3)=O)=C(O)C=2)O1 IVTMALDHFAHOGL-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- VRIVJOXICYMTAG-IYEMJOQQSA-L iron(ii) gluconate Chemical compound [Fe+2].OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O.OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C([O-])=O VRIVJOXICYMTAG-IYEMJOQQSA-L 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- FDRQPMVGJOQVTL-UHFFFAOYSA-N quercetin rutinoside Natural products OC1C(O)C(O)C(CO)OC1OCC1C(O)C(O)C(O)C(OC=2C(C3=C(O)C=C(O)C=C3OC=2C=2C=C(O)C(O)=CC=2)=O)O1 FDRQPMVGJOQVTL-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- IKGXIBQEEMLURG-BKUODXTLSA-N rutin Chemical compound O[C@H]1[C@H](O)[C@@H](O)[C@H](C)O[C@@H]1OC[C@H]1[C@H](O)[C@@H](O)[C@H](O)[C@@H](OC=2C(C3=C(O)C=C(O)C=C3OC=2C=2C=C(O)C(O)=CC=2)=O)O1 IKGXIBQEEMLURG-BKUODXTLSA-N 0.000 description 1
- ALABRVAAKCSLSC-UHFFFAOYSA-N rutin Natural products CC1OC(OCC2OC(O)C(O)C(O)C2O)C(O)C(O)C1OC3=C(Oc4cc(O)cc(O)c4C3=O)c5ccc(O)c(O)c5 ALABRVAAKCSLSC-UHFFFAOYSA-N 0.000 description 1
- 235000005493 rutin Nutrition 0.000 description 1
- 229960004555 rutoside Drugs 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本發明提供一種製造半導體裝置的方法，包含：在基底的第一區及第二區上形成絕緣層及周邊結構；在絕緣層及周邊結構上形成第一遮罩層及第二遮罩層；圖案化第一遮罩層及第二遮罩層以在第一區及第二區上形成第一遮罩結構及第二遮罩結構；使用第一遮罩結構及第二遮罩結構作為蝕刻遮罩來蝕刻絕緣層以形成絕緣圖案；在第一區上的相鄰絕緣圖案之間的空間中形成犧牲層；藉由乾式蝕刻製程移除第一區上的第二遮罩圖案；在移除第一區上的第二遮罩圖案之後在第二區上的第二遮罩層的表面上形成抗氧化層；以及藉由濕式蝕刻製程移除具有抗氧化層的第二遮罩層。
Description
相關申請案的交叉參考
本申請案主張2021年12月28日在韓國智慧財產局中申請的韓國專利申請案第10-2021-0189553號的優先權權益，所述申請案的揭露內容以全文引用的方式併入本文中。
本揭露是關於一種製造半導體裝置的方法，包含使用至少兩個遮罩層圖案化材料層的方法，及藉由所述方法製造的半導體裝置。
已進行對構成半導體裝置的元件的大小的減小及其效能改良的研究。舉例而言，已進行對動態隨機存取記憶體（dynamic random access memory；DRAM）中具有減小的大小的元件的可靠及穩定形成的研究。
實例實施例提供一種製造半導體裝置的方法，包含使用至少兩個遮罩層穩定地圖案化材料層的方法。
實例實施例提供一種藉由上述方法製造的半導體裝置。
根據實例實施例，製造半導體裝置的方法包含：在基底的第一區上形成多個位元線結構；在基底的鄰近於第一區的第二區上形成周邊裝置結構；在多個位元線結構的兩個相鄰位元線結構之間的空間中形成絕緣層；在絕緣層、位元線結構以及周邊裝置結構上依序形成第一遮罩層及第二遮罩層；圖案化第一遮罩層及第二遮罩層以形成包含依序堆疊於第一區上的第一遮罩圖案及第二遮罩圖案的第一遮罩結構，及包含在第一遮罩層及第二遮罩層的圖案化之後保留在第二區上的第一遮罩層及第二遮罩層的第二遮罩結構；藉由使用第一遮罩結構及第二遮罩結構作為蝕刻遮罩的蝕刻製程蝕刻絕緣層，以在多個位元線結構的兩個相鄰位元線結構之間的空間中形成多個絕緣圖案；形成犧牲層以填充第一區上的多個絕緣圖案的相鄰絕緣圖案之間的空間；藉由執行乾式蝕刻製程移除第一區上的第二遮罩圖案；在移除第一區上的第二遮罩圖案之後在第二區上的第二遮罩層的表面上形成抗氧化層；藉由執行濕式蝕刻製程來選擇性地移除具有其上形成有抗氧化層的表面的第二遮罩層；在選擇性地移除其上形成有抗氧化層的第二遮罩層之後移除犧牲層以形成多個柵欄孔；分別在多個柵欄孔中形成多個絕緣柵欄；移除第一遮罩圖案及多個絕緣圖案以形成多個接觸孔；以及分別在多個接觸孔中形成多個接觸插塞。
根據實例實施例，製造半導體裝置的方法包含：在基底的第一區上形成絕緣層且在基底的第二區上形成周邊結構；在絕緣層及周邊結構上依序形成第一遮罩層及第二遮罩層；圖案化第一遮罩層及第二遮罩層以形成包含依序堆疊於第一區上的第一遮罩圖案及第二遮罩圖案的第一遮罩結構，及包含在第一遮罩層及第二遮罩層的圖案化之後保留在第二區上的第一遮罩層及第二遮罩層的第二遮罩結構；藉由使用第一遮罩結構及第二遮罩結構作為蝕刻遮罩的蝕刻製程蝕刻絕緣層以形成彼此分隔開的多個絕緣圖案；在第一區上的多個絕緣圖案的相鄰絕緣圖案之間的空間中形成犧牲層；藉由執行乾式蝕刻製程移除第一區上的第二遮罩圖案；在移除第一區上的第二遮罩圖案之後在第二區上的第二遮罩層的表面上形成抗氧化層；以及藉由執行濕式蝕刻製程選擇性地移除具有其上形成有抗氧化層的表面的第二遮罩層。
根據實例實施例，製造半導體裝置的方法包含：在基底的第一區處形成單元電晶體；在基底上形成多個位元線結構及周邊裝置結構，多個位元線結構形成於第一區上且周邊裝置結構形成於基底的鄰近於第一區的第二區上；在多個位元線結構的兩個相鄰位元線結構之間的空間之間形成絕緣層；在絕緣層、多個位元線結構以及周邊裝置結構上依序形成第一遮罩層及第二遮罩層；圖案化第一遮罩層及第二遮罩層以形成包含依序堆疊於第一區上的第一遮罩圖案及第二遮罩圖案的第一遮罩結構，及包含在第一遮罩層及第二遮罩層的圖案化之後保留在第二區上的第一遮罩層及第二遮罩層的第二遮罩結構；藉由使用第一遮罩結構及第二遮罩結構作為蝕刻遮罩的蝕刻製程來蝕刻絕緣層以形成多個絕緣圖案，多個絕緣圖案中的各絕緣圖案安置於多個位元線結構的對應兩個相鄰位元線結構之間；形成犧牲層以填充第一區上的多個絕緣圖案的相鄰絕緣圖案之間的空間；藉由執行乾式蝕刻製程來移除第二遮罩圖案；在移除第二遮罩圖案之後在第二區上的第二遮罩層的表面上形成抗氧化層；以及藉由執行濕式蝕刻製程來選擇性地移除具有其上形成有抗氧化層的表面的第二遮罩層。
在下文中，諸如「上部」、「中間」以及「下部」的術語可由其他術語替換，例如用以描述本說明書的組件的「第一」、「第二」以及「第三」。諸如「第一」、「第二」以及「第三」的術語可用於描述各種組件，但所述組件可不受術語限制，且「第一組件」可稱為「第二組件」。
在下文中，將描述根據實例實施例的製造半導體裝置的方法及藉由所述方法製造的半導體裝置的結構。
將參考圖1A至圖13B描述根據實例實施例的製造半導體裝置的方法及藉由所述方法製造的半導體裝置的結構。圖1A及圖1B為示出根據實例實施例的製造半導體裝置的方法的實例的製程流程圖，圖2為示出根據實例實施例的製造半導體裝置的方法的實例的平面圖，且圖3A至圖13B為示出根據實例實施例的製造半導體裝置的方法的橫截面圖。在圖3A至圖13B中，圖3A、圖4A、圖5A、圖6A、圖7A、圖8A、圖9A、圖11A、圖12A以及圖13A為示出沿圖2的線I-I'及線II-II'截取的區的橫截面圖，且圖3B、圖4B、圖5B、圖6B、圖7B、圖8B、圖9B、圖10、圖11B、圖12B以及圖13B為示出沿圖2的線III-III'及線IV-IV'截取的區的橫截面圖。
參考圖1A、圖2、圖3A以及圖3B，在操作S5中，可形成下部結構LS。下部結構LS的形成可包含在半導體基底3上形成裝置隔離層6s以界定單元主動區6a1及周邊主動區6a2，形成閘極溝槽12以與單元主動區6a1相交且向裝置隔離層6s內部延伸，形成單元閘極結構GS1以填充閘極溝槽12且在單元閘極結構GS1上形成單元閘極封蓋層18。
半導體基底3可由諸如矽的半導體材料形成。
單元閘極結構GS1中的各者可包含：單元閘極介電層14，保形地覆蓋閘極溝槽12的內壁；及單元閘極電極16，填充閘極溝槽12的在單元閘極介電層14上的部分。
下部結構LS的形成可更包含形成閘極封蓋層18以填充閘極溝槽12的在閘極電極16上的剩餘部分。
閘極電極16可包含以下或可由以下形成：摻雜多晶矽、金屬、導電金屬氮化物、金屬半導體化合物、導電金屬氧化物、石墨烯、碳奈米管或其組合。舉例而言，閘極電極16可由摻雜多晶矽、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrOx、RuOx、石墨烯、碳奈米管或其組合形成，但實例實施例不限於此。閘極電極16可為上文所提及的材料的單層或多層。舉例而言，閘極電極16可包含可由金屬材料形成的第一電極層及可由第一電極層上的摻雜多晶矽形成的第二電極層。閘極封蓋層18可包含絕緣材料（例如，氮化矽）或可由絕緣材料形成。
下部結構LS的形成可更包含使用離子植入製程在單元主動區6a1處形成包含第一雜質區9a及第二雜質區9b的單元源極/汲極區SD1。
單元閘極結構GS1及單元源極/汲極區SD1可構成單元電晶體TR1。
在實施例中，可在形成裝置隔離層6s之前形成單元源極/汲極區SD1。
在實施例中，可在形成裝置隔離層6s之後且在形成閘極溝槽12之前形成單元源極/汲極區SD1。
在實施例中，可在形成單元閘極結構GS1及單元閘極封蓋層18之後形成單元源極/汲極區SD1。
單元主動區6a1可由單結晶矽形成。單元主動區6a1可具有P型導電性，且第一雜質區9a及第二雜質區9b可具有N型導電性。
下部結構LS可形成於第一區MA及第二區PA中。當根據實例實施例的半導體裝置1為記憶體裝置（例如，DRAM裝置）時，第一區MA可為記憶體單元陣列區且第二區PA可為記憶體單元陣列區周圍的周邊電路區。
在實例實施例中，第一區MA可稱為記憶體單元陣列區或記憶體區，且第二區PA可稱為周邊電路區或周邊區。
參考圖1A、圖2、圖4A以及圖4B，緩衝絕緣層21可形成於第一區MA中的下部結構LS上。在實施例中，緩衝絕緣層21可不形成於第二區PA中的下部結構LS上。緩衝絕緣層21可包含依序堆疊的至少一個氧化矽層及氮化矽層。
在操作S10中，可形成互連結構BS及周邊裝置結構TR2、周邊裝置結構130、周邊裝置結構128a、周邊裝置結構128b、周邊裝置結構128c以及周邊裝置結構129。互連結構BS及周邊裝置結構TR2、周邊裝置結構130、周邊裝置結構128a、周邊裝置結構128b、周邊裝置結構128c以及周邊裝置結構129可形成於下部結構LS上。互連結構BS的部分與周邊裝置結構TR2、周邊裝置結構130、周邊裝置結構128a、周邊裝置結構128b、周邊裝置結構128c以及周邊裝置結構129的部分可同時形成。
周邊裝置結構TR2、周邊裝置結構130、周邊裝置結構128a、周邊裝置結構128b、周邊裝置結構128c以及周邊裝置結構129可稱為周邊結構。
線形開口33可形成於互連結構BS之間。
互連結構BS可形成於第一區MA中，且周邊裝置結構TR2、周邊裝置結構130、周邊裝置結構128a、周邊裝置結構128b以及周邊裝置結構128c可形成於第二區PA中。
當在平面圖中檢視時，閘極結構GS1中的各者可在第一方向X上延伸，且互連結構BS中的各者可在垂直於第一方向X的第二方向Y上延伸。
互連結構BS中的各者的形成可包含形成依序堆疊的導電線25及互連封蓋層28，及在導電線25的側表面及互連封蓋層28的側表面上形成絕緣間隔件30及絕緣間隔件31。
在互連結構BS中的各者中，導電線25可包含依序堆疊的第一層25a、第二層25b以及第三層25c，且第一層25a的部分可向下延伸以形成第一源極/汲極區SD1的電連接至第一雜質區9a的插塞部分25p。在實施例中，插塞部分25p可接觸第一雜質區9a。應理解，當元件稱為「連接至」或「耦接至」另一元件或「在」另一元件「上」」時，元件可直接連接至或耦接至另一元件或在另一元件上，或可存在介入元件。相比之下，當元件稱為「直接連接」或「直接耦接」至另一元件，或稱為「接觸」另一元件或「與」另一元件「接觸」時，接觸點處不存在介入元件。如本文中所使用，描述為「電連接」的組件經組態以使得電信號可自一個組件傳送至另一組件（儘管此電信號的強度可在其傳送時衰減，且可選擇性地經傳送）。
在導電線25中，第一層25a可由摻雜矽層形成，且第二層25b可由金屬半導體化合物層（例如，WN、TiN或類似者）形成，且第三層25c可由金屬層（例如，W或類似者）形成。
在實例實施例中，互連結構BS可為位元線結構。舉例而言，導電線25可為包含電連接至第一雜質區9a的插塞部分25p的位元線。導電線25可為記憶體裝置（諸如，DRAM）的位元線。
絕緣間隔件30及絕緣間隔件31可包含第一間隔件部分30及第二間隔件部分31。第一間隔件部分30可覆蓋插塞部分25p的側表面。第二間隔件部分31可覆蓋導電線25的側表面及互連封蓋層28的表面。第二間隔件部分31可定位於高於插塞部分25p的層級的層級處。本發明不限於此。在實施例中，第一間隔件部分30及第二間隔件部分31可在同一製造製程中整體地形成。
互連封蓋層28可包含依序堆疊的第一層28a、第二層28b以及第三層28c。互連封蓋層28可由氮化矽及/或基於氮化矽的絕緣材料形成。
周邊裝置結構TR2、周邊裝置結構130、周邊裝置結構128a、周邊裝置結構128b、周邊裝置結構128c以及周邊裝置結構129可包含周邊電晶體TR2。
周邊電晶體TR2可包含在周邊主動區6a2中彼此間隔開的第二周邊源極/汲極區SD2，及形成在第二周邊源極/汲極區SD2之間的周邊主動區上的周邊閘極GS2。
周邊閘極GS2可包含周邊閘極介電質123及安置於周邊閘極介電質123上的周邊閘極電極125。
周邊閘極電極125可包含依序堆疊的第一層125a、第二層125b以及第三層125c。
周邊閘極電極125的至少部分可由與導電線25的至少部分實質上相同的材料形成。舉例而言，周邊閘極電極125的第一層125a及導電線25的第一層25a可由摻雜矽層形成，周邊閘極電極125的第二層125b及導電線25的第二層25b可由金屬半導體化合物層（例如WN、TiN或類似者）形成，且周邊閘極電極125的第三層125c及導電線25的第三層25c可由金屬層（例如，W或類似者）形成。在實施例中，周邊閘極電極125的第二層125b及導電線25的第二層25b可在同一製造製程中由相同金屬半導體化合物層形成。在實施例中，周邊閘極電極125的第三層125c及導電線25的第三層25c可在同一製造製程中由相同金屬層形成。
周邊裝置結構TR2、周邊裝置結構130、周邊裝置結構128a、周邊裝置結構128b、周邊裝置結構128c以及周邊裝置結構129可更包含形成於周邊閘極GS2上的周邊封蓋層128a，及形成於周邊閘極GS2的側表面及周邊封蓋層128a的側表面上的周邊間隔件129。
周邊封蓋層128a可由氮化矽形成。
周邊間隔件129可包含氧化矽、氮氧化矽以及氮化矽中的至少一者。
周邊裝置結構TR2、周邊裝置結構130、周邊裝置結構128a、周邊裝置結構128b、周邊裝置結構128c以及周邊裝置結構129可更包含保形地覆蓋周邊電晶體TR2、周邊封蓋層128a及周邊間隔件129的絕緣襯裡128b，絕緣襯裡128b上的層間絕緣層130及層間絕緣層130上的上部絕緣層128c。層間絕緣層130可形成於周邊閘極GS2及周邊封蓋層128a的側表面上的絕緣襯裡128b上。絕緣襯裡128b可由氮化矽或基於氮化矽的材料形成。層間絕緣層130可由氧化矽形成。上部絕緣層128c可由氮化矽或基於氮化矽的材料形成。
參考圖1A、圖2、圖5A以及圖5B，在操作S15中，可在互連結構BS之間形成絕緣層135。絕緣層135可包含氧化矽或可由氧化矽形成，但實例實施例不限於此。舉例而言，絕緣層135可為可填充互連結構BS之間的開口33而不具有空隙的材料。在一些實施例中，絕緣層135可形成於互連結構BS的兩個相鄰互連結構之間的空間中，從而完全填充所述空間。
在操作S20中，可依序形成第一遮罩層138及第二遮罩層141。依序堆疊的第一遮罩層138及第二遮罩層141可形成於互連結構BS、絕緣層135以及上部絕緣層128c上。
第一遮罩層138及第二遮罩層141可由相對於上部絕緣層128c及互連封蓋層28的材料具有蝕刻選擇性的材料形成。第一遮罩層138及第二遮罩層141可由相對於上部絕緣層128c及互連封蓋層28的材料具有不同等級的蝕刻選擇性的材料形成。舉例而言，上部絕緣層128c及互連封蓋層28可由氮化矽及/或基於氮化矽的絕緣材料形成，第一遮罩層138可由氧化物（例如，氧化矽）或基於氧化物的材料形成，且第二遮罩層141可由多晶矽形成。舉例而言，第一遮罩層138可由氧化矽形成。
參考圖1A、圖2、圖6A以及圖6B，在操作S25中，可圖案化第一區MA中的第一遮罩層及第二遮罩層（圖5A及圖5B的138及141）以形成包含依序堆疊於第一區MA中的第一遮罩圖案138a及第二遮罩圖案141a的第一遮罩結構143a，及包含保留在第二區PA中的第一遮罩層138b及第二遮罩層141b的第二遮罩結構143b。
在操作S30中，可藉由使用第一遮罩結構143a及第二遮罩結構143b作為蝕刻遮罩的蝕刻製程來蝕刻圖5A及圖5B的絕緣層135以在互連結構BS之間形成絕緣圖案135a。在形成絕緣圖案135a時，可蝕刻絕緣層（圖5A及圖5B的135）的下部部分的部分。舉例而言，開口145可形成於絕緣圖案135a之間，且開口145可向下延伸以穿透緩衝絕緣層21。
在一些實施例中，開口145可稱為柵欄孔。
在執行形成絕緣圖案135a的蝕刻製程的時間期間，可蝕刻第一遮罩結構143a的第二遮罩圖案141a的部分，且可蝕刻第二遮罩結構143b的遮罩層141b的部分。
在實例實施例中，第二遮罩結構143b的第二遮罩層141b的厚度可大於第一遮罩結構143a的第二遮罩圖案141a的厚度。
參考圖1A、圖2、圖7A以及圖7B，在操作S40中，可形成犧牲層148以填充絕緣圖案135a之間的至少一個空間。
犧牲層148可覆蓋第一遮罩圖案138a的側表面的部分同時填充絕緣圖案135a之間的空間。舉例而言，犧牲層148的上部表面可形成在高於或等於第一遮罩圖案138a的下部表面的層級且低於第二遮罩圖案141a的層級的層級處。犧牲層148可由旋塗硬遮罩（spin-on-hardmask；SOH）材料形成。
在形成犧牲層148之後，第二遮罩結構143b的第二遮罩層141b可具有第一厚度T1。
參考圖1B、圖2、圖8A以及圖8B，在操作S50中，可將形成至犧牲層148的結構裝載至處理腔室中。處理腔室可為電漿處理腔室。在一些實施例中，具有犧牲層148的半導體基底3可在形成犧牲層148之後立即裝載至處理腔室中。
在操作S55中，在處理腔室中，可藉由乾式蝕刻製程移除第二遮罩圖案141a。乾式蝕刻製程可為電漿蝕刻製程。
移除第二遮罩圖案141a可包含執行移除可形成於第二遮罩圖案141a的表面上的原生氧化物的第一蝕刻製程，及執行移除第二遮罩圖案141a的第二蝕刻製程。當第二遮罩圖案141a由多晶矽形成時，第二遮罩圖案141a可藉由使用基於Cl
2的源氣體的電漿蝕刻製程移除。
圖7B的第二遮罩結構143b的第二遮罩層141b的厚度可在執行移除第二遮罩圖案141a的乾式蝕刻製程的時間期間減少。因此，第二遮罩層（圖7B的141b）可形成為具有小於第一厚度（圖7B的T1）的第二厚度T2的第二遮罩層141b'。因此，第二遮罩結構（圖7B的143b）可形成為包含第二遮罩層141b'的第二遮罩結構143b'，所述第二遮罩層141b'與圖7A及圖7B的第二遮罩層141b的厚度相比具有減小的厚度。
參考圖1B、圖2、圖9A以及圖9B，抗氧化層141p可形成在第二區PA中的第二遮罩層141b'的表面上。在操作S60中，例如，在處理腔室中，抗氧化層141p可藉由執行氫氣電漿處理製程151形成在第二區PA中的第二遮罩層141b'的表面上。抗氧化層141p可藉由將第二遮罩層141b'的多晶矽的矽元素鍵結至由氫氣電漿處理製程151供應的氫元素而形成。在一些實施例中，在氫氣電漿處理製程151中，第二遮罩層141b'的表面處的多晶矽的懸空鍵可用氫原子終止，藉此防止原生氧化物形成在第二遮罩層141b'的表面處。因此，可形成包含具有其上形成有抗氧化層141p的表面的第二遮罩層141b'的第二遮罩結構143b"。
在操作S65中，可自處理腔室卸載形成至抗氧化層141p的結構。在實施例中，可在形成抗氧化層141p之後立即自處理腔室卸載具有抗氧化層141p的半導體基底3。
參考圖1B、圖2以及圖10，可選擇性地移除具有其上形成有抗氧化層（圖9B的141p）的表面的第二遮罩層（圖9B的141b'）。在操作S70中，例如，可藉由濕式蝕刻製程移除具有其上形成有抗氧化層（圖9B的141p）的表面的第二遮罩層（圖9B的141b'）。舉例而言，可藉由使用NH
4OH及H
2O
2作為蝕刻劑的濕式蝕刻製程移除由多晶矽形成的第二遮罩層（圖9B的141b'）。在一些實施例中，在移除圖9B的第二遮罩層141b'時，移除形成於第二遮罩層141b'上的抗氧化層。
參考圖1B、圖2、圖11A以及圖11B，在操作S75中，可選擇性地移除犧牲層148以形成柵欄孔145。柵欄孔145可與圖6B的開口實質上相同。在選擇性地移除犧牲層148的時間期間，第一遮罩圖案138a及第一遮罩層138b可保持未蝕刻。
參考圖1B、圖2、圖12A以及圖12B，絕緣柵欄155可形成於柵欄孔145中。絕緣柵欄155可由氮化矽或基於氮化矽的絕緣材料形成。
在實施例中，在形成絕緣柵欄155期間，可移除第一遮罩圖案138a及第一遮罩層138b。
在實施例中，可在形成絕緣柵欄155之後保留第一遮罩圖案138a及第一遮罩層138b。
參考圖1B、圖2、圖13A以及圖13B，在操作S85中，可形成第一接觸孔157。在形成第一接觸孔157時，可執行使用絕緣柵欄155、互連結構BS以及上部絕緣層128c作為蝕刻遮罩的蝕刻製程，使得絕緣圖案（圖12A及圖12B的135a）的下部部分的部分經蝕刻以形成第一接觸孔157。舉例而言，可蝕刻圖12A及圖12B的絕緣圖案135a下方的緩衝絕緣層21。第二雜質區9b及第一接觸孔157可在豎直方向Z上彼此重疊。在操作S90中，第一接觸插塞60可形成於第一接觸孔157中。在一些實施例中，第一接觸孔157可暴露第二雜質區9b。經暴露的第二雜質區9b可在形成第一接觸孔157的時間期間凹陷。第一接觸插塞60可接觸經暴露的第二雜質區9b。
在第一接觸插塞60形成於第一區MA中時第二接觸插塞160s及第二接觸插塞160可經形成以電連接至第二區PA中的第二源極/汲極區SD2。
在形成第一接觸插塞60以及第二接觸插塞160s及第二接觸插塞160時可形成第一接觸插塞60上的第一襯墊60p及第二接觸插塞160s及第二接觸插塞160上的第二襯墊160p。在一些實施例中，第一襯墊60p及第一接觸插塞60可在同一製程中整體地形成。在一些實施例中，第二襯墊160p及第二接觸插塞160s及第二接觸插塞160的插塞部分160可在同一製程中整體地形成。
在實例中，在第一接觸插塞60以及第二接觸插塞160s及第二接觸插塞160以及第一襯墊60p及第二襯墊160p的形成中，可形成初步層以填充第一接觸孔157。第二接觸孔158可經形成以依序地穿透第二區PA中的上部絕緣層128c、層間絕緣層130以及絕緣襯裡128b。第二接觸孔158可暴露第二源極/汲極區SD2。可蝕刻初步層的部分以在第一接觸孔157中形成下部層60a。第一金屬半導體化合物層60b及第二金屬半導體化合物層160s可分別同時形成於第一接觸孔157中的下部層60a及由第二接觸孔158暴露的第二源極/汲極區SD2上。可形成填充第一接觸孔157的剩餘部分的上部層60c及填充第二接觸孔158的剩餘部分的插塞部分160。因此，可形成第一接觸插塞60及第二接觸插塞160s及第二接觸插塞160，所述第一接觸插塞60包含形成於第一接觸孔157中的各者中的下部層60a、第一金屬半導體化合物層60b以及上部層60c，所述第二接觸插塞160s及第二接觸插塞160包含形成於第二接觸孔158中的各者中的第二金屬半導體化合物層160s及插塞部分160。
在實例中，在第一金屬半導體化合物層60b及第二金屬化半導體化合物層160s可同時分別形成於第一接觸孔157的下部層60a及由第二接觸孔158暴露的第二源極/汲極區SD2上之後，可形成導電材料層以填充第一接觸孔157的剩餘部分及第二接觸孔158的剩餘部分，且覆蓋互連結構BS、絕緣柵欄155以及上部絕緣層128c。分離絕緣層65可經形成以穿透導電材料層且界定第一襯墊60p及第二襯墊160p。舉例而言，分離絕緣層65可將導電材料層分離成第一襯墊60p及第二襯墊160p。分離絕緣層65可由氮化矽形成。填充第一接觸孔157的剩餘部分的導電材料層及填充第二接觸孔158的剩餘部分的導電材料層可分別定義為上部層60c及插塞部分160。
根據上述的製造半導體裝置的方法，可穩定地且可靠地形成第一接觸插塞（圖13A及圖13B的60）。舉例而言，可使用由不同材料形成的第一遮罩及第二遮罩（圖5A及圖5B的138及141）來圖案化絕緣層（圖5A及圖5B的135）。為移除在絕緣層135經圖案化以形成圖6A及圖6B、圖7A至圖9B中的絕緣圖案135a（如圖7A至圖9B中所示出）之後剩餘的第一遮罩結構143a及第二遮罩結構143b，可形成犧牲層148，可藉由乾式蝕刻製程移除第一區MA中的第二遮罩圖案，可執行氫氣電漿處理製程151以在第二區PA中的第二遮罩層141b'的表面上形成抗氧化層（圖9B的141p），且可藉由濕式蝕刻製程移除其上形成有抗氧化層（圖9B的141p）的第二遮罩層141b'。根據此方法，可形成絕緣圖案135a而不具有損傷或缺陷。因此，可形成形成於絕緣圖案135a之間的絕緣柵欄（圖12B的155）而不具有變形或缺陷且可穩定地形成絕緣柵欄（圖12B的155）。因此，可形成形成於絕緣柵欄（圖12B中的155）之間的第一接觸插塞（圖13A及圖13B的60）而不具有缺陷。因此，可穩定地且可靠地形成第一接觸插塞（圖13A及圖13B的60）。
可提供藉由上述製造半導體裝置的方法製造的半導體裝置1。半導體裝置1可包含上文所描述的下部結構LS、互連結構BS、周邊裝置結構TR2、周邊裝置結構130、周邊裝置結構128a、周邊裝置結構128b、周邊裝置結構128c及周邊裝置結構129以及絕緣柵欄155、第一接觸插塞60、第二接觸插塞160s及第二接觸插塞160、第一襯墊60p及第二襯墊160p以及分離絕緣層65。
在下文中，將描述根據實例實施例的製造半導體裝置的方法的各種經修改實例。下文待描述的各種經修改實例將主要相對於經修改或替換組件進行描述。
將參考圖14及圖15A至圖20以及圖1B及圖2描述根據實例實施例的製造半導體裝置的方法的經修改實例。圖14為示出根據實例實施例的用於製造半導體裝置的方法的經修改實例的製程流程圖，且圖15A至圖20為示出根據實例實施例的用於製造半導體裝置的方法的經修改實例的橫截面圖。在圖15A至圖20中，圖15A、圖16A、圖17A以及圖18A為示出沿圖2的線I-I'及線II-II'截取的區的橫截面圖，且圖15B、圖16B、圖17B、圖18B、圖19以及圖20為示出沿圖2的線III-III'及線IV-IV'截取的區的橫截面圖。
參考圖2、圖14、圖15A以及圖15B，在形成如圖1A、圖6A以及圖6B中所描述的絕緣圖案135a的操作S30之後，可執行操作S35以形成保護層246。保護層246可經形成以覆蓋至少第一遮罩圖案138a的側表面。保護層246可為氧化矽層。舉例而言，保護層246可為藉由原子層沈積（atomic layer deposition；ALD）製程形成的氧化矽層。
在實施例中，保護層246可形成為在約20埃至約30埃之間的厚度。諸如「約」或「大致」的術語可反映僅以較小相對方式及/或以並不顯著地更改某些元件的操作、功能性或結構的方式變化的量、大小、定向或佈局。舉例而言，自「約0.1至約1」的範圍可涵蓋諸如0.1左右的0%至5%的偏差及1左右的0%至5%的偏差的範圍，尤其在此偏差維持與所列範圍相同的效應的情況下。
在實例中，保護層246可保形地覆蓋開口145的內壁及第一遮罩結構143a及第二遮罩結構143b的暴露表面。
在實施例中，保護層246可覆蓋第一遮罩結構143a及第二遮罩結構143b的暴露表面而不覆蓋開口145的內壁的部分。
在實施例中，凹槽可藉由開口145形成在單元閘極封蓋層18的上部區中，且保護層246可包含填充凹槽的部分246p。填充凹槽的部分246p將稱為「保護圖案」。
在操作S40中，可形成犧牲層148以填充絕緣圖案135a之間的空間。犧牲層148可形成於保護層246上。
接著，可使用與如參考圖1B及圖8A至圖13B所描述的方法實質上相同或類似的方法來製造半導體裝置。在下文中，將補充地描述參考圖1B及圖8A至圖13B所描述的方法。
參考圖1B、圖2、圖16A以及圖16B，如參考圖1A、圖7A以及圖7B所描述在處理腔室中藉由乾式蝕刻製程移除第二遮罩圖案141a的操作S55中，可執行第一蝕刻製程以移除安置於至少第二遮罩圖案141a及第二遮罩層141b的上部表面上的保護層（圖15A及圖15B的246），而非可形成於第二遮罩圖案141a的表面上的原生氧化物層。在保護層（圖15A及圖15B的246）中，剩餘保護層246'可覆蓋第一遮罩圖案138a的側表面的至少一部分。
參考圖1B、圖2、圖17A以及圖17B，當第二遮罩圖案141a由多晶矽形成時，第二遮罩圖案141a可藉由使用基於Cl
2的源氣體的電漿蝕刻製程移除。在此情況下，如參考圖8B所描述的具有第二厚度T2的第二遮罩層141b'可保留在第二區PA中。
參考圖1B、圖2、圖18A以及圖18B，在操作S60中，類似於參考圖9A及圖9B所提供的描述，可執行氫氣電漿處理製程151以在第二區PA中的第二遮罩層141b'的表面上形成抗氧化層141p。
參考圖1B、圖2以及圖19，在操作S70中，類似於參考圖10提供的描述，可藉由濕式蝕刻製程移除其上形成有抗氧化層（圖18B中的141p）的第二遮罩層（圖18B中的141b）。
參考圖1B、圖2以及圖20，可接著執行與如參考圖11A至圖13B所描述的方法實質上相同的方法。舉例而言，可執行如參考圖11A及圖11B所描述的移除犧牲層148以形成柵欄孔145的操作S75，如參考圖12A及圖12B所描述的在柵欄孔145中形成絕緣柵欄155的操作S80，如參考圖13A及圖13B所描述的形成第一接觸孔157的操作S85以及在第一接觸孔157中形成第一接觸插塞60的操作S90。
在實施例中，可形成如參考圖13A及圖13B所描述的第二接觸插塞160s及第二接觸插塞160、第一襯墊60p及第二襯墊160p以及分離絕緣層65。
在實施例中，如參考圖15B所描述的保護圖案246p可保持在絕緣柵欄155下方。因此，保護圖案246p可形成在絕緣柵欄155下方且可形成在閘極封蓋層18中。
因此，可提供如參考圖1B、圖2、圖14以及圖15A至圖20所描述的藉由製造半導體裝置的方法來製造的半導體裝置1。
接下來，將參考圖21及圖22描述根據實例實施例的製造半導體裝置的方法的經修改實例。圖21及圖22為示出沿圖2的線III-III'及線IV-IV'截取的區的橫截面圖。
參考圖21以及圖2，圖15A及圖15B中所描述的保護層（圖15A及15B中的246）可由在形成如圖7A及圖7B中所描述的犧牲層（圖7A及7B的148）之後保形地形成的保護層346替換。保護層346可由與參考圖15A及圖15B所描述的保護層（圖15A及圖15B的246）實質上相同的材料形成且具有與所述保護層相同厚度。
參考圖22以及圖2，類似於參考圖16A及圖16B提供的描述，在參考圖7A及圖7B所描述在處理腔室中藉由乾式蝕刻製程移除第二遮罩圖案141a的操作S55中，可執行第一蝕刻製程以移除安置於至少第二遮罩圖案141a及第二遮罩層141b的上部表面上的保護層（圖21的346），而非可形成於第二遮罩圖案141a的表面上的原生氧化物層。在圖21的保護層346中，剩餘鈍化層346'可覆蓋第一遮罩圖案138a的側表面的至少一部分。接著，可執行與參考圖17A至圖20所描述相同的方法。
因此，可提供藉由製造半導體裝置的方法（包含圖21及圖22中的方法）製造的半導體裝置1。
在經修改實施例中，保護層（圖15A及圖15B的246或圖21的346）可保護第一遮罩圖案138a的側表面以防止第一遮罩圖案138a的變形。因此，可防止第一遮罩圖案138a的變形，且可形成絕緣圖案135a而不具有損傷或缺陷。因此，可穩定地形成形成於絕緣圖案135a之間的絕緣柵欄155而不具有變形或缺陷，且可形成形成於絕緣柵欄155之間的第一接觸插塞60而不具有缺陷。因此，可穩定地且可靠地形成第一接觸插塞60。
如上文所描述，根據實例實施例的製造半導體裝置的方法可包含：在第一區MA中形成絕緣層135及在第二區PA中形成周邊裝置結構TR2、周邊裝置結構130、周邊裝置結構128a、周邊裝置結構128b、周邊裝置結構128c以及周邊裝置結構129；在絕緣層135及周邊裝置結構TR2、周邊裝置結構130、周邊裝置結構128a、周邊裝置結構128b、周邊裝置結構128c以及周邊裝置結構129上依序形成第一遮罩層138及第二遮罩層141；圖案化第一遮罩層138及第二遮罩層141以形成依序堆疊在第一區MA中的第一遮罩圖案138a及第二遮罩圖案141a以及允許第一遮罩層138b及第二遮罩層141b保留在第二區PA中；藉由使用包含第一遮罩圖案138a及第二遮罩圖案141a及第一遮罩層138b以及第二遮罩層141b的遮罩結構143a及遮罩結構143b作為蝕刻遮罩的蝕刻製程來蝕刻絕緣層134以形成開口145中的絕緣圖案135a；藉由執行乾式蝕刻製程移除第一區MA中的第二遮罩圖案141a；在移除第一區MA中的第二遮罩圖案141a之後在第二區PA中的第二遮罩層141b'的表面上形成抗氧化層141p；以及藉由執行濕式蝕刻製程移除具有其上形成有抗氧化層141p的表面的第二遮罩層141b'。接著，可移除犧牲層148以形成柵欄孔145，絕緣柵欄155可形成於柵欄孔145中，且可移除第一遮罩圖案138a及絕緣圖案135a以形成接觸孔157，且接觸插塞60可形成於接觸孔157中。
如上文所闡述，根據實施例，可提供一種製造半導體裝置的方法，包含使用至少兩個遮罩層穩定地圖案化材料層的方法。可使用穩定地圖案化材料層的方法可靠地形成接觸插塞而不具有缺陷。
儘管上文已展示及描述實例實施例，但對於所屬技術領域中具有通常知識者將顯而易見的是，可在不脫離如由所附申請專利範圍界定的本發明概念的範疇的情況下進行修改及變化。
1:半導體裝置
3:半導體基底
6a1:單元主動區
6a2:周邊主動區
6s:裝置隔離層
9a:第一雜質區
9b:第二雜質區
12:閘極溝槽
14:單元閘極介電層
16:單元閘極電極
18:單元閘極封蓋層
21:緩衝絕緣層
25:導電線
25a、28a、125a:第一層
25b、28b、125b:第二層
25c、28c、125c:第三層
25p:插塞部分
28:互連封蓋層
30、31:絕緣間隔件
33:開口
60:第一接觸插塞
60a:下部層
60b:第一金屬半導體化合物層
60c:上部層
60p:第一襯墊
65:分離絕緣層
123:周邊閘極介電質
125:周邊閘極電極
128a:周邊封蓋層/周邊裝置結構
128b:絕緣襯裡/周邊裝置結構
128c:上部絕緣層/周邊裝置結構
129:周邊間隔件/周邊裝置結構
130:層間絕緣層/周邊裝置結構
135:絕緣層
135a:絕緣圖案
138、138b:第一遮罩層
138a:第一遮罩圖案
141、141b、141b':第二遮罩層
141a:第二遮罩圖案
141p:抗氧化層
143a:第一遮罩結構
143b、143b'、143b":第二遮罩結構
145:柵欄孔/開口
148:犧牲層
151:氫氣電漿處理製程
155:絕緣柵欄
157:第一接觸孔
158:第二接觸孔
160:第二接觸插塞/插塞部分
160p:第二襯墊
160s:第二接觸插塞/第二金屬半導體化合物層
246、346:保護層
246':剩餘保護層
246p:部分
346':剩餘鈍化層
BS:互連結構
GS1:單元閘極結構
GS2:周邊閘極
I-I'、II-II'、III-III'、IV-IV':線
LS:下部結構
MA:第一區
PA:第二區
S5、S10、S15、S20、S25、S30、S35、S40、S50、S55、S60、S65、S70、S75、S80、S85、S90:操作
SD1:單元源極/汲極區
SD2:第二周邊源極/汲極區
T1:第一厚度
T2:第二厚度
TR1:單元電晶體
TR2:周邊裝置結構
X:第一方向
Y:第二方向
Z:豎直方向
根據以下結合隨附圖式的詳細描述，將更清楚地理解本揭露的上述及其他態樣、特徵以及優點。
圖1A及圖1B為示出根據實例實施例的製造半導體裝置的方法的實例的製程流程圖。
圖2為示出根據實例實施例的製造半導體裝置的方法的實例的平面圖。
圖3A、圖3B、圖4A、圖4B、圖5A、圖5B、圖6A、圖6B、圖7A、圖7B、圖8A、圖8B、圖9A、圖9B、圖10、圖11A、圖11B、圖12A、圖12B、圖13A以及圖13B為示出根據實例實施例的製造半導體裝置的方法的橫截面圖。
圖14為示出根據實例實施例的製造半導體裝置的方法的另一實例的製程流程圖。
圖15A、圖15B、圖16A、圖16B、圖17A、圖17B、圖18A、圖18B、圖19以及圖20為示出根據實例實施例的製造半導體裝置的方法的另一實例的橫截面圖。
圖21及圖22為示出根據實例實施例的製造半導體裝置的方法的實例的橫截面圖。
S50、S55、S60、S65、S70、S75、S80、S85、S90:操作
Claims (10)
- 一種製造半導體裝置的方法，所述方法包括： 在基底的第一區上形成多個位元線結構； 在所述基底的鄰近於所述第一區的第二區上形成周邊裝置結構； 在所述多個位元線結構的兩個相鄰位元線結構之間的空間中形成絕緣層； 在所述絕緣層、所述位元線結構以及所述周邊裝置結構上依序形成第一遮罩層以及第二遮罩層； 圖案化所述第一遮罩層及所述第二遮罩層以形成包含依序堆疊於所述第一區上的第一遮罩圖案及第二遮罩圖案的第一遮罩結構，及包含在所述第一遮罩層及所述第二遮罩層的所述圖案化之後保留在所述第二區上的所述第一遮罩層及所述第二遮罩層的第二遮罩結構； 藉由使用所述第一遮罩結構及所述第二遮罩結構作為蝕刻遮罩的蝕刻製程來蝕刻所述絕緣層，以在所述多個位元線結構的兩個相鄰位元線結構之間的空間中形成多個絕緣圖案； 形成犧牲層以填充所述第一區上的所述多個絕緣圖案的相鄰絕緣圖案之間的空間； 藉由執行乾式蝕刻製程移除所述第一區上的所述第二遮罩圖案； 在移除所述第一區上的所述第二遮罩圖案之後，在所述第二區上的所述第二遮罩層的表面上形成抗氧化層； 藉由執行濕式蝕刻製程選擇性地移除具有其上形成有所述抗氧化層的所述表面的所述第二遮罩層； 在選擇性地移除其上形成有所述抗氧化層的所述第二遮罩層之後移除所述犧牲層以形成多個柵欄孔； 分別在所述多個柵欄孔中形成多個絕緣柵欄； 移除所述第一遮罩圖案及所述多個絕緣圖案以形成多個接觸孔；以及 分別在所述多個接觸孔中形成多個接觸插塞。
- 如請求項1所述的製造半導體裝置的方法，其中： 所述第二遮罩層由多晶矽形成；以及 在所述第二區上的所述第二遮罩層的所述表面上形成所述抗氧化層包括在所述第二遮罩層的所述表面上執行氫氣電漿處理製程。
- 如請求項2所述的製造半導體裝置的方法， 其中所述抗氧化層藉由用由所述氫氣電漿處理製程供應的氫元素終止所述第二遮罩層的所述多晶矽的懸空鍵而形成。
- 如請求項1所述的製造半導體裝置的方法，更包括： 在形成所述犧牲層之前形成襯裡層以覆蓋所述第一遮罩圖案的側表面。
- 如請求項1所述的製造半導體裝置的方法，更包括： 在形成所述犧牲層之後形成襯裡層以覆蓋至少所述第一遮罩圖案的側表面。
- 一種製造半導體裝置的方法，所述方法包括： 在基底的第一區上形成絕緣層且在所述基底的第二區上形成周邊結構； 在所述絕緣層及所述周邊結構上依序形成第一遮罩層及第二遮罩層； 圖案化所述第一遮罩層及所述第二遮罩層以形成包含依序堆疊於所述第一區上的第一遮罩圖案及第二遮罩圖案的第一遮罩結構，及包含在所述第一遮罩層及所述第二遮罩層的所述圖案化之後保留在所述第二區上的所述第一遮罩層及所述第二遮罩層的第二遮罩結構； 藉由使用所述第一遮罩結構及所述第二遮罩結構作為蝕刻遮罩的蝕刻製程來蝕刻所述絕緣層以形成彼此分隔開的多個絕緣圖案； 在所述第一區上的所述多個絕緣圖案的相鄰絕緣圖案之間的空間中形成犧牲層； 藉由執行乾式蝕刻製程移除所述第一區上的所述第二遮罩圖案； 在移除所述第一區上的所述第二遮罩圖案之後在所述第二區上的所述第二遮罩層的表面上形成抗氧化層；以及 藉由執行濕式蝕刻製程選擇性地移除具有其上形成有所述抗氧化層的所述表面的所述第二遮罩層。
- 如請求項6所述的製造半導體裝置的方法，更包括： 在選擇性地移除其上形成有所述抗氧化層的所述第二遮罩層之後移除所述犧牲層以形成多個柵欄孔； 分別在所述多個柵欄孔中形成多個絕緣柵欄； 移除所述第一遮罩圖案及所述多個絕緣圖案以形成多個接觸孔；以及 分別在所述多個接觸孔中形成多個接觸插塞。
- 如請求項6所述的製造半導體裝置的方法，更包括： 在形成所述犧牲層之後將所述基底裝載至處理腔室中， 其中在所述處理腔室中執行藉由執行所述乾式蝕刻製程移除所述第一區的所述第二遮罩圖案，以及 其中在所述處理腔室中執行在移除所述第一區上的所述第二遮罩圖案之後在所述第二區上的所述第二遮罩層的所述表面上形成所述抗氧化層；以及 在所述第二遮罩層的所述表面上形成所述抗氧化層之後，自所述處理腔室卸載所述基底。
- 一種製造半導體裝置的方法，所述方法包括： 在基底的第一區處形成單元電晶體； 在所述基底上形成多個位元線結構及周邊裝置結構，其中所述多個位元線結構形成於所述第一區上且所述周邊裝置結構形成於所述基底的鄰近於所述第一區的第二區上； 在所述多個位元線結構的相鄰位元線結構之間的空間之間形成絕緣層； 在所述絕緣層、所述多個位元線結構以及所述周邊裝置結構上依序形成第一遮罩層及第二遮罩層； 圖案化所述第一遮罩層及所述第二遮罩層以形成包含依序堆疊於所述第一區上的第一遮罩圖案及第二遮罩圖案的第一遮罩結構，及包含在所述第一遮罩層及所述第二遮罩層的所述圖案化之後保留在所述第二區上的所述第一遮罩層及所述第二遮罩層的第二遮罩結構； 藉由使用所述第一遮罩結構及所述第二遮罩結構作為蝕刻遮罩的蝕刻製程來蝕刻所述絕緣層以形成多個絕緣圖案， 其中所述多個絕緣圖案中的各者安置於所述多個位元線結構的對應兩個相鄰位元線結構之間； 形成犧牲層以填充所述第一區上的所述多個絕緣圖案的相鄰絕緣圖案之間的空間； 藉由執行乾式蝕刻製程移除所述第二遮罩圖案； 在移除所述第二遮罩圖案之後在所述第二區上的所述第二遮罩層的表面上形成抗氧化層；以及 藉由執行濕式蝕刻製程選擇性地移除具有其上形成有所述抗氧化層的所述表面的所述第二遮罩層。
- 如請求項9所述的製造半導體裝置的方法，更包括： 在選擇性地移除其上形成有所述抗氧化層的所述第二遮罩層之後移除所述犧牲層以形成多個柵欄孔； 分別在所述多個柵欄孔中形成多個絕緣柵欄； 移除所述第一遮罩圖案及所述多個絕緣圖案以形成多個接觸孔；以及 分別在所述多個接觸孔中形成多個接觸插塞， 其中所述多個位元線結構中的各位元線結構包括位元線，以及 其中所述單元電晶體包括字元線。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2021-0189553 | 2021-12-28 | ||
| KR1020210189553A KR20230100027A (ko) | 2021-12-28 | 2021-12-28 | 반도체 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202341433A true TW202341433A (zh) | 2023-10-16 |
| TWI841150B TWI841150B (zh) | 2024-05-01 |
Family
ID=86896671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111150141A TWI841150B (zh) | 2021-12-28 | 2022-12-27 | 製造半導體裝置的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20230209802A1 (zh) |
| KR (1) | KR20230100027A (zh) |
| CN (1) | CN116390479A (zh) |
| TW (1) | TWI841150B (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102101407B1 (ko) * | 2013-03-14 | 2020-04-16 | 삼성전자주식회사 | 자기 저항 메모리 장치 및 그 제조 방법 |
| US9425200B2 (en) * | 2013-11-07 | 2016-08-23 | SK Hynix Inc. | Semiconductor device including air gaps and method for fabricating the same |
| KR20180069186A (ko) * | 2016-12-14 | 2018-06-25 | 삼성전자주식회사 | 반도체 메모리 장치 및 이의 제조 방법 |
| US11088140B2 (en) * | 2019-08-27 | 2021-08-10 | Nanya Technology Corporation | Multiple semiconductor elements with different threshold voltages |
| WO2021056984A1 (zh) * | 2019-09-27 | 2021-04-01 | 福建省晋华集成电路有限公司 | 电接触结构、接触垫版图及结构、掩模板组合及制造方法 |
-
2021
- 2021-12-28 KR KR1020210189553A patent/KR20230100027A/ko unknown
-
2022
- 2022-12-23 US US18/088,370 patent/US20230209802A1/en active Pending
- 2022-12-26 CN CN202211678710.0A patent/CN116390479A/zh active Pending
- 2022-12-27 TW TW111150141A patent/TWI841150B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN116390479A (zh) | 2023-07-04 |
| KR20230100027A (ko) | 2023-07-05 |
| US20230209802A1 (en) | 2023-06-29 |
| TWI841150B (zh) | 2024-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100561728C (zh) | 半导体器件及其制造方法 | |
| CN100543967C (zh) | 半导体装置及其制造方法 | |
| US10475794B1 (en) | Semiconductor device and method for fabricating the same | |
| US7138675B2 (en) | Semiconductor devices having storage nodes | |
| US7511328B2 (en) | Semiconductor device having raised cell landing pad and method of fabricating the same | |
| US10770464B2 (en) | Semiconductor device including bit line structure of dynamic random access memory (DRAM) and method for fabricating the same | |
| KR100919712B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US7411240B2 (en) | Integrated circuits including spacers that extend beneath a conductive line | |
| KR100276390B1 (ko) | 반도체 메모리 장치 및 그의 제조 방법 | |
| US7928494B2 (en) | Semiconductor device | |
| KR101168606B1 (ko) | 반도체 장치의 배선 구조물 및 이의 형성 방법 | |
| JP2001257325A (ja) | 半導体記憶装置及びその製造方法 | |
| US7064366B2 (en) | Ferroelectric memory devices having an expanded plate electrode | |
| JP2010118439A (ja) | 半導体記憶装置及びその製造方法 | |
| US20050121755A1 (en) | Methods of fabricating integrated circuit conductive contact structures including grooves | |
| KR100791343B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI841150B (zh) | 製造半導體裝置的方法 | |
| JP2008053320A (ja) | 半導体装置およびその製造方法 | |
| KR100576083B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR20010008589A (ko) | 상감 기법을 이용한 반도체장치의 비트라인 형성방법 | |
| TW202431650A (zh) | 半導體元件 | |
| KR100349345B1 (ko) | 반도체 장치의 비트라인 및 그 제조방법 | |
| JP2009176936A (ja) | 半導体装置およびその製造方法 | |
| JP2010080602A (ja) | 半導体装置およびその製造方法 | |
| JP2004356458A (ja) | 半導体集積回路装置及びその製造方法 |