JP2000299381A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000299381A JP2000299381A JP11108766A JP10876699A JP2000299381A JP 2000299381 A JP2000299381 A JP 2000299381A JP 11108766 A JP11108766 A JP 11108766A JP 10876699 A JP10876699 A JP 10876699A JP 2000299381 A JP2000299381 A JP 2000299381A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- protective film
- film
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 フューズ溶断時に発生するダメージを最小限
に抑える。 【解決手段】 下層保護膜１３は、基板１１上に形成さ
れた酸化膜１２上に形成され、フューズ１５よりも広い
幅を有し、フューズ１５の溶断時に発生するダメージの
広がりを遮断する。第１絶縁膜１４は、下層保護膜１３
を覆うように酸化膜１２上に形成され、下層保護膜１３
に至り、フューズ１５を囲むように形成された２つの溝
を有する。フューズ１５は、第１絶縁膜１４に形成され
た２つの溝の間に形成されている。第２絶縁膜１６は、
フューズ１５を覆うように第１絶縁膜１４上に形成さ
れ、第１絶縁膜１４の溝につながる溝を有する。側面保
護膜１７は、第１絶縁膜１４及び第２絶縁膜１６の溝内
に形成され、フューズ１５の溶断時に発生するダメージ
の広がりを遮断する。
に抑える。 【解決手段】 下層保護膜１３は、基板１１上に形成さ
れた酸化膜１２上に形成され、フューズ１５よりも広い
幅を有し、フューズ１５の溶断時に発生するダメージの
広がりを遮断する。第１絶縁膜１４は、下層保護膜１３
を覆うように酸化膜１２上に形成され、下層保護膜１３
に至り、フューズ１５を囲むように形成された２つの溝
を有する。フューズ１５は、第１絶縁膜１４に形成され
た２つの溝の間に形成されている。第２絶縁膜１６は、
フューズ１５を覆うように第１絶縁膜１４上に形成さ
れ、第１絶縁膜１４の溝につながる溝を有する。側面保
護膜１７は、第１絶縁膜１４及び第２絶縁膜１６の溝内
に形成され、フューズ１５の溶断時に発生するダメージ
の広がりを遮断する。
Description
【０００１】
【発明の属する技術分野】本発明は、回路と他の回路と
を分離するためのフューズを備えた半導体装置及びその
製造方法に関し、特に、フューズ溶断時に発生するダメ
ージを最小限に抑えることが可能な半導体装置及びその
製造方法に関する。
を分離するためのフューズを備えた半導体装置及びその
製造方法に関し、特に、フューズ溶断時に発生するダメ
ージを最小限に抑えることが可能な半導体装置及びその
製造方法に関する。
【０００２】
【従来の技術】冗長回路を備えた半導体装置から欠陥回
路を除去するために、欠陥回路に接続されたフューズを
切断する。このフューズを切断するために、例えばレー
ザが使用される。レーザを照射してフューズを溶断する
場合、レーザの熱によってフューズ周辺部の絶縁膜等に
ダメージ（クラック等）が生じる場合がある。
路を除去するために、欠陥回路に接続されたフューズを
切断する。このフューズを切断するために、例えばレー
ザが使用される。レーザを照射してフューズを溶断する
場合、レーザの熱によってフューズ周辺部の絶縁膜等に
ダメージ（クラック等）が生じる場合がある。
【０００３】膜内にクラックが生じると、例えば外部か
ら水分が侵入しやすくなり、回路の耐湿性が劣化する。
このため、通常は、回路や配線がクラックの影響を受け
ないように、回路や配線をフューズから離して形成す
る。具体的には、例えば回路を１００μｍ程度、配線を
１０μｍ程度フューズから離して形成する。しかし、回
路や配線をフューズから離して形成すると、無駄な領域
が増加して回路の集積度が低下する。
ら水分が侵入しやすくなり、回路の耐湿性が劣化する。
このため、通常は、回路や配線がクラックの影響を受け
ないように、回路や配線をフューズから離して形成す
る。具体的には、例えば回路を１００μｍ程度、配線を
１０μｍ程度フューズから離して形成する。しかし、回
路や配線をフューズから離して形成すると、無駄な領域
が増加して回路の集積度が低下する。
【０００４】以上のようなクラックの、フューズ周辺部
への広がりを低減する技術は、特開昭５７−７５４４２
号公報、及び、特開平８−４６０４８号公報に開示され
ている。特開昭５７−７５４４２号公報に開示されてい
る技術では、フューズ直下に絶縁膜を介して、半導体基
板に接続されたポリシリコンの保護膜を形成している。
これによって、フューズ溶断時に発生する熱を半導体基
板を介して外部に放出し、クラックの発生を抑えてい
る。
への広がりを低減する技術は、特開昭５７−７５４４２
号公報、及び、特開平８−４６０４８号公報に開示され
ている。特開昭５７−７５４４２号公報に開示されてい
る技術では、フューズ直下に絶縁膜を介して、半導体基
板に接続されたポリシリコンの保護膜を形成している。
これによって、フューズ溶断時に発生する熱を半導体基
板を介して外部に放出し、クラックの発生を抑えてい
る。
【０００５】特開平８−４６０４８号公報に開示されて
いる技術では、図６に示すように、基板１０１上の酸化
膜１０２中にフューズ１０３を形成した後、酸化膜１０
２上にダミー膜を形成する。そして、ダミー膜をパター
ニングし、フューズ１０３の周りにダミーパターン１０
４を形成する。これによって、フューズ溶断時に発生し
たクラック等が、フューズ１０３に隣接する領域に広が
らないようにしている。
いる技術では、図６に示すように、基板１０１上の酸化
膜１０２中にフューズ１０３を形成した後、酸化膜１０
２上にダミー膜を形成する。そして、ダミー膜をパター
ニングし、フューズ１０３の周りにダミーパターン１０
４を形成する。これによって、フューズ溶断時に発生し
たクラック等が、フューズ１０３に隣接する領域に広が
らないようにしている。
【０００６】
【発明が解決しようとする課題】しかし、上記した技術
では、以下に示すような問題がある。特開昭５７−７５
４４２号公報に開示されている技術では、フューズと保
護膜との間に絶縁膜が存在する。このため、フューズに
照射されたレーザの熱が保護膜に伝わるまでに、絶縁膜
にダメージ（クラック等）が生じる場合がある。しか
し、この技術では、絶縁膜に生じたクラックが、フュー
ズに隣接する領域に広がることを防げないという問題が
ある。
では、以下に示すような問題がある。特開昭５７−７５
４４２号公報に開示されている技術では、フューズと保
護膜との間に絶縁膜が存在する。このため、フューズに
照射されたレーザの熱が保護膜に伝わるまでに、絶縁膜
にダメージ（クラック等）が生じる場合がある。しか
し、この技術では、絶縁膜に生じたクラックが、フュー
ズに隣接する領域に広がることを防げないという問題が
ある。
【０００７】特開平８−４６０４８号公報に開示されて
いる技術では、上記したように、ダミーパターン１０４
を１枚の膜から形成している。このため、フューズ溶断
時に発生したクラックが、ダミーパターン１０４の上部
や下部からフューズ周辺部に広がってしまう場合があ
る。また、この技術では、ダミーパターン１０４をフュ
ーズ１０３を周りにのみ形成している。このため、膜内
に発生したクラックが基板１０１の方へ広がってしまう
という問題がある。
いる技術では、上記したように、ダミーパターン１０４
を１枚の膜から形成している。このため、フューズ溶断
時に発生したクラックが、ダミーパターン１０４の上部
や下部からフューズ周辺部に広がってしまう場合があ
る。また、この技術では、ダミーパターン１０４をフュ
ーズ１０３を周りにのみ形成している。このため、膜内
に発生したクラックが基板１０１の方へ広がってしまう
という問題がある。
【０００８】従って、本発明は、回路の集積度を向上可
能な半導体装置を提供することを目的とする。また、本
発明は、半導体装置の動作信頼性を向上可能な製造方法
を提供することを目的とする。さらに、本発明は、フュ
ーズ溶断時に発生するダメージを最小限に抑えることが
可能な半導体装置及びその製造方法を提供することを目
的とする。
能な半導体装置を提供することを目的とする。また、本
発明は、半導体装置の動作信頼性を向上可能な製造方法
を提供することを目的とする。さらに、本発明は、フュ
ーズ溶断時に発生するダメージを最小限に抑えることが
可能な半導体装置及びその製造方法を提供することを目
的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の観点にかかる半導体装置は、回路を
他の回路から分離するためのフューズを備える半導体装
置であって、基板上の所定領域に形成され、フューズよ
りも広い幅を有し、フューズを溶断する際に発生する熱
（フューズ溶断熱）によって生じる損傷の広がりを遮断
する下層保護膜と、前記下層保護膜上に形成されたフュ
ーズと、前記フューズを覆うように前記下層保護膜上に
形成され、該下層保護膜に至り、該フューズを囲むよう
に形成された溝を有する絶縁膜と、前記絶縁膜の溝内に
形成され、フューズ溶断熱によって生じる損傷の広がり
を遮断する側面保護膜と、を備えることを特徴とする。
に、本発明の第１の観点にかかる半導体装置は、回路を
他の回路から分離するためのフューズを備える半導体装
置であって、基板上の所定領域に形成され、フューズよ
りも広い幅を有し、フューズを溶断する際に発生する熱
（フューズ溶断熱）によって生じる損傷の広がりを遮断
する下層保護膜と、前記下層保護膜上に形成されたフュ
ーズと、前記フューズを覆うように前記下層保護膜上に
形成され、該下層保護膜に至り、該フューズを囲むよう
に形成された溝を有する絶縁膜と、前記絶縁膜の溝内に
形成され、フューズ溶断熱によって生じる損傷の広がり
を遮断する側面保護膜と、を備えることを特徴とする。
【００１０】この発明によれば、下層保護膜及び側面保
護膜によって、フューズ溶断時に発生する熱によって生
じる損傷が、フューズの周辺部に広がることを防止でき
る。また、側面保護膜が下層保護膜に至る溝内に形成さ
れているので、側面保護膜と下層保護膜との間に隙間が
存在しない。これによって、フューズ溶断時に生じた損
傷が、側面保護膜と下層保護膜との間から、フューズ周
辺部に広がることを防止できる。従って、フューズの直
下部や周辺部に回路や配線等を形成することができ、半
導体装置の回路集積度を向上することができ、半導体装
置の動作信頼性を向上することができる。
護膜によって、フューズ溶断時に発生する熱によって生
じる損傷が、フューズの周辺部に広がることを防止でき
る。また、側面保護膜が下層保護膜に至る溝内に形成さ
れているので、側面保護膜と下層保護膜との間に隙間が
存在しない。これによって、フューズ溶断時に生じた損
傷が、側面保護膜と下層保護膜との間から、フューズ周
辺部に広がることを防止できる。従って、フューズの直
下部や周辺部に回路や配線等を形成することができ、半
導体装置の回路集積度を向上することができ、半導体装
置の動作信頼性を向上することができる。
【００１１】前記フューズを囲むように形成された前記
溝は、間に前記フューズを挟んで対向する２つの溝から
構成され、前記側面保護膜は、前記２つの溝内に形成さ
れていてもよい。前記溝は、前記フューズを囲む閉じた
１本の溝であり、前記側面保護膜は、前記閉じた１本の
溝内に形成されていてもよい。
溝は、間に前記フューズを挟んで対向する２つの溝から
構成され、前記側面保護膜は、前記２つの溝内に形成さ
れていてもよい。前記溝は、前記フューズを囲む閉じた
１本の溝であり、前記側面保護膜は、前記閉じた１本の
溝内に形成されていてもよい。
【００１２】前記側面保護膜は、下部側面保護膜と、前
記下部側面保護膜上に形成された上部側面保護膜と、か
ら構成され、前記下部側面保護膜は、前記フューズと同
一の材料から形成されていてもよい。前記下部側面保護
膜は、前記上部側面保護膜との接続面が、前記フューズ
の表面と、実質的に同一平面内に存在するように形成さ
れていてもよい。前記側面保護膜は、前記絶縁膜より
も、フューズ溶断熱によるクラックが発生しにくい材質
から形成されていてもよい。
記下部側面保護膜上に形成された上部側面保護膜と、か
ら構成され、前記下部側面保護膜は、前記フューズと同
一の材料から形成されていてもよい。前記下部側面保護
膜は、前記上部側面保護膜との接続面が、前記フューズ
の表面と、実質的に同一平面内に存在するように形成さ
れていてもよい。前記側面保護膜は、前記絶縁膜より
も、フューズ溶断熱によるクラックが発生しにくい材質
から形成されていてもよい。
【００１３】前記側面保護膜は、複数形成されていても
よい。このようにすると、１枚の側面保護膜で防止でき
ないような大きな損傷が生じても、その広がりを防止す
ることができる。前記下層保護膜は、前記絶縁膜より
も、フューズ溶断熱によるクラックが発生しにくい材質
から形成されていてもよい。前記下層保護膜は、複数形
成されていてもよい。このようにすると、１枚の下層保
護膜で防止できないような大きな損傷が生じても、その
広がりを防止することができる。
よい。このようにすると、１枚の側面保護膜で防止でき
ないような大きな損傷が生じても、その広がりを防止す
ることができる。前記下層保護膜は、前記絶縁膜より
も、フューズ溶断熱によるクラックが発生しにくい材質
から形成されていてもよい。前記下層保護膜は、複数形
成されていてもよい。このようにすると、１枚の下層保
護膜で防止できないような大きな損傷が生じても、その
広がりを防止することができる。
【００１４】本発明の第２の観点にかかる半導体装置の
製造方法は、回路を他の回路から分離するためのフュー
ズを備える半導体装置の製造方法であって、基板上の所
定領域に、フューズよりも広い幅を有し、フューズを溶
断する際に発生する熱（フューズ溶断熱）によって生じ
る損傷の広がりを遮断する下層保護膜を形成する下層保
護膜形成工程と、前記下層保護膜上にフューズを形成す
るフューズ形成工程と、前記フューズを覆うように前記
下層保護膜上に絶縁膜を形成する絶縁膜形成工程と、前
記絶縁膜に、前記下層保護膜に至り、前記フューズを囲
むように溝を形成する溝形成工程と、前記絶縁膜の溝内
に、フューズ溶断熱によって生じる損傷の広がりを遮断
する側面保護膜を形成する側面保護膜形成工程と、を備
えることを特徴とする。
製造方法は、回路を他の回路から分離するためのフュー
ズを備える半導体装置の製造方法であって、基板上の所
定領域に、フューズよりも広い幅を有し、フューズを溶
断する際に発生する熱（フューズ溶断熱）によって生じ
る損傷の広がりを遮断する下層保護膜を形成する下層保
護膜形成工程と、前記下層保護膜上にフューズを形成す
るフューズ形成工程と、前記フューズを覆うように前記
下層保護膜上に絶縁膜を形成する絶縁膜形成工程と、前
記絶縁膜に、前記下層保護膜に至り、前記フューズを囲
むように溝を形成する溝形成工程と、前記絶縁膜の溝内
に、フューズ溶断熱によって生じる損傷の広がりを遮断
する側面保護膜を形成する側面保護膜形成工程と、を備
えることを特徴とする。
【００１５】前記溝形成工程は、間に前記フューズを挟
んで対向する２つの溝を形成する工程を備えてもよい。
前記溝形成工程は、前記フューズを囲む閉じた１本の溝
を形成する工程を備えてもよい。前記溝形成工程は、前
記溝を複数形成する工程を備え、前記側面保護膜形成工
程は、複数形成された前記溝に側面保護膜を形成する工
程を備えてもよい。前記下層保護膜形成工程は、前記下
層保護膜を複数形成する工程を備えてもよい。
んで対向する２つの溝を形成する工程を備えてもよい。
前記溝形成工程は、前記フューズを囲む閉じた１本の溝
を形成する工程を備えてもよい。前記溝形成工程は、前
記溝を複数形成する工程を備え、前記側面保護膜形成工
程は、複数形成された前記溝に側面保護膜を形成する工
程を備えてもよい。前記下層保護膜形成工程は、前記下
層保護膜を複数形成する工程を備えてもよい。
【００１６】
【発明の実施の形態】次に、本発明の第１の実施の形態
にかかる半導体装置について図面を参照して説明する。
図１は、第１の実施の形態にかかる半導体装置の、フュ
ーズ周辺部の構成を示す断面図である。図１（ａ）は、
フューズ周辺部の平面図であり、図１（ｂ）は、図１
（ａ）のＢ−Ｂ’断面図である。
にかかる半導体装置について図面を参照して説明する。
図１は、第１の実施の形態にかかる半導体装置の、フュ
ーズ周辺部の構成を示す断面図である。図１（ａ）は、
フューズ周辺部の平面図であり、図１（ｂ）は、図１
（ａ）のＢ−Ｂ’断面図である。
【００１７】半導体装置のフューズ周辺部は、図１に示
すように、基板１１と、酸化膜１２と、下層保護膜１３
と、第１絶縁膜１４と、フューズ１５と、第２絶縁膜１
６と、側面保護膜１７と、開口膜１８と、から構成され
ている。基板１１は、例えば、シリコン基板であり、図
示せぬ集積回路（ＩＣ）等が形成されている。酸化膜１
２は、基板１１上に形成され、基板１１に形成された回
路の配線同士や、基板１１の配線と上層配線との間を絶
縁する。酸化膜１２の材質は、例えば二酸化ケイ素であ
る。
すように、基板１１と、酸化膜１２と、下層保護膜１３
と、第１絶縁膜１４と、フューズ１５と、第２絶縁膜１
６と、側面保護膜１７と、開口膜１８と、から構成され
ている。基板１１は、例えば、シリコン基板であり、図
示せぬ集積回路（ＩＣ）等が形成されている。酸化膜１
２は、基板１１上に形成され、基板１１に形成された回
路の配線同士や、基板１１の配線と上層配線との間を絶
縁する。酸化膜１２の材質は、例えば二酸化ケイ素であ
る。
【００１８】下層保護膜１３は、酸化膜１２上の所定領
域に形成され、レーザによるフューズ１５溶断時に発生
するダメージ（クラック等）が、フューズ１５直下の基
板１１や酸化膜１２に広がるのを防止する。このため、
下層保護膜１３の幅は、フューズ１５よりも、例えば１
０μｍ程度広くなるように設定されている。なお、下層
保護膜１３は、第１絶縁膜１４及び第２絶縁膜１６より
も、フューズ１５の溶断熱によるクラックが発生しにく
い材質、例えばポリシリコンから形成されている。
域に形成され、レーザによるフューズ１５溶断時に発生
するダメージ（クラック等）が、フューズ１５直下の基
板１１や酸化膜１２に広がるのを防止する。このため、
下層保護膜１３の幅は、フューズ１５よりも、例えば１
０μｍ程度広くなるように設定されている。なお、下層
保護膜１３は、第１絶縁膜１４及び第２絶縁膜１６より
も、フューズ１５の溶断熱によるクラックが発生しにく
い材質、例えばポリシリコンから形成されている。
【００１９】第１絶縁膜１４は、例えば二酸化ケイ素か
ら形成され、下層保護膜１３を覆うように、酸化膜１２
及び下層保護膜１３上に形成されている。また、第１絶
縁膜１４には、下層保護膜１３に至る、コの字型をした
２つのコンタクトホール（溝）が、所定間隔を隔てて、
ある領域を囲むように形成されている。フューズ１５
は、第１絶縁膜１４上の、２つのコンタクトホール間の
領域に形成されている。また、フューズ１５の材質は、
例えばタングステンである。
ら形成され、下層保護膜１３を覆うように、酸化膜１２
及び下層保護膜１３上に形成されている。また、第１絶
縁膜１４には、下層保護膜１３に至る、コの字型をした
２つのコンタクトホール（溝）が、所定間隔を隔てて、
ある領域を囲むように形成されている。フューズ１５
は、第１絶縁膜１４上の、２つのコンタクトホール間の
領域に形成されている。また、フューズ１５の材質は、
例えばタングステンである。
【００２０】第２絶縁膜１６は、例えば二酸化ケイ素か
ら形成され、フューズ１５を覆うように、第１絶縁膜１
４及びフューズ１５上に形成されている。また、第２絶
縁膜１６には、第１絶縁膜１４のコンタクトホールに対
応する領域に、スルーホール（溝）が形成されている。
ら形成され、フューズ１５を覆うように、第１絶縁膜１
４及びフューズ１５上に形成されている。また、第２絶
縁膜１６には、第１絶縁膜１４のコンタクトホールに対
応する領域に、スルーホール（溝）が形成されている。
【００２１】側面保護膜１７は、第１絶縁膜１４のコン
タクトホール、及び、第２絶縁膜１６のスルーホール内
に形成され、図１（ｂ）に示すように、下部側面保護膜
１７ａと上部側面保護膜１７ｂとから構成されている。
側面保護膜１７は、レーザによるフューズ１５溶断時に
発生するクラック等が、フューズ１５の隣接領域に広が
るのを防止する。なお、側面保護膜１７は、第１絶縁膜
１４及び第２絶縁膜１６よりも、フューズ１５の溶断熱
によるクラックが発生しにくい材質から形成されてい
る。例えば、下部側面保護膜１７ａの材質は、タングス
テンであり、上部側面保護膜１７ｂの材質は、アルミニ
ウムである。
タクトホール、及び、第２絶縁膜１６のスルーホール内
に形成され、図１（ｂ）に示すように、下部側面保護膜
１７ａと上部側面保護膜１７ｂとから構成されている。
側面保護膜１７は、レーザによるフューズ１５溶断時に
発生するクラック等が、フューズ１５の隣接領域に広が
るのを防止する。なお、側面保護膜１７は、第１絶縁膜
１４及び第２絶縁膜１６よりも、フューズ１５の溶断熱
によるクラックが発生しにくい材質から形成されてい
る。例えば、下部側面保護膜１７ａの材質は、タングス
テンであり、上部側面保護膜１７ｂの材質は、アルミニ
ウムである。
【００２２】開口膜１８は、例えば窒化ケイ素から形成
され、第２絶縁膜１６上に形成されている。また、開口
膜１８は、レーザによるフューズ１５の溶断効率を向上
するために、フューズ１５上部にレーザ照射用の開口部
１８ａを有する。以上のように、フューズ１５を囲むよ
うに形成された下層保護膜１３及び側面保護膜１７によ
って、フューズ１５の溶断時に発生するクラック等が、
フューズ周辺部に広がらないようにする。
され、第２絶縁膜１６上に形成されている。また、開口
膜１８は、レーザによるフューズ１５の溶断効率を向上
するために、フューズ１５上部にレーザ照射用の開口部
１８ａを有する。以上のように、フューズ１５を囲むよ
うに形成された下層保護膜１３及び側面保護膜１７によ
って、フューズ１５の溶断時に発生するクラック等が、
フューズ周辺部に広がらないようにする。
【００２３】次に、以上のように構成されるフューズ周
辺部の製造方法について説明する。図２は、上記フュー
ズ周辺部の各製造工程を示す断面図である。初めに、図
示せぬ集積回路等が形成された基板１１上に、ＣＶＤ
（化学気相堆積）法等によって、図２（ａ）に示すよう
に、酸化膜１２を形成する。続いて、ＣＶＤ法等によっ
て、酸化膜１２上にポリシリコン膜を形成する。そし
て、フォトリソグラフィーやエッチング等によって、ポ
リシリコン膜をパターニングし、図２（ａ）に示すよう
に、下層保護膜１３を形成する。
辺部の製造方法について説明する。図２は、上記フュー
ズ周辺部の各製造工程を示す断面図である。初めに、図
示せぬ集積回路等が形成された基板１１上に、ＣＶＤ
（化学気相堆積）法等によって、図２（ａ）に示すよう
に、酸化膜１２を形成する。続いて、ＣＶＤ法等によっ
て、酸化膜１２上にポリシリコン膜を形成する。そし
て、フォトリソグラフィーやエッチング等によって、ポ
リシリコン膜をパターニングし、図２（ａ）に示すよう
に、下層保護膜１３を形成する。
【００２４】次に、ＣＶＤ等によって、下層保護膜１３
を覆うように、酸化膜１２及び下層保護膜１３上に第１
絶縁膜１４を形成する。そして、フォトリソグラフィー
やエッチング等によって、側面保護膜１７を形成するた
めのコンタクトホールを、図２（ｂ）に示すように形成
する。コンタクトホールの形成後、ＣＶＤ法等によっ
て、第１絶縁膜１４に形成したコンタクトホール内、及
び、第１絶縁膜１４上にタングステン膜を形成する。そ
して、フォトリソグラフィーやエッチング等によって、
タングステン膜をパターニングし、図２（ｃ）に示すよ
うに、フューズ１５及び下部側面保護膜１７ａを形成す
る。なお、このパターニングの際、第１絶縁膜１４上に
配線等（図示せず）を、同時に形成することもできる。
を覆うように、酸化膜１２及び下層保護膜１３上に第１
絶縁膜１４を形成する。そして、フォトリソグラフィー
やエッチング等によって、側面保護膜１７を形成するた
めのコンタクトホールを、図２（ｂ）に示すように形成
する。コンタクトホールの形成後、ＣＶＤ法等によっ
て、第１絶縁膜１４に形成したコンタクトホール内、及
び、第１絶縁膜１４上にタングステン膜を形成する。そ
して、フォトリソグラフィーやエッチング等によって、
タングステン膜をパターニングし、図２（ｃ）に示すよ
うに、フューズ１５及び下部側面保護膜１７ａを形成す
る。なお、このパターニングの際、第１絶縁膜１４上に
配線等（図示せず）を、同時に形成することもできる。
【００２５】その後、ＣＶＤ法等によって、フューズ１
５等を覆うように、第１絶縁膜１４上に第２絶縁膜１６
を形成する。そして、フォトリソグラフィーやエッチン
グ等によって、図２（ｄ）に示すように、下部側面保護
膜１７ａ上に対応する部分に、スルーホールを形成す
る。スルーホールの形成後、ＣＶＤ法等によって、第２
絶縁膜１６のスルーホール内、及び、第２絶縁膜１６上
にアルミニウム膜を形成する。そして、フォトリソグラ
フィーやエッチング等によって、アルミニウム膜をパタ
ーニングし、図２（ｅ）に示すように、上部側面保護膜
１７ｂを形成する。
５等を覆うように、第１絶縁膜１４上に第２絶縁膜１６
を形成する。そして、フォトリソグラフィーやエッチン
グ等によって、図２（ｄ）に示すように、下部側面保護
膜１７ａ上に対応する部分に、スルーホールを形成す
る。スルーホールの形成後、ＣＶＤ法等によって、第２
絶縁膜１６のスルーホール内、及び、第２絶縁膜１６上
にアルミニウム膜を形成する。そして、フォトリソグラ
フィーやエッチング等によって、アルミニウム膜をパタ
ーニングし、図２（ｅ）に示すように、上部側面保護膜
１７ｂを形成する。
【００２６】上部側面保護膜１７ｂの形成後、ＣＶＤ等
によって第２絶縁膜１６上に開口膜１８を形成する。そ
して、フォトリソグラフィーやエッチング等によって、
図２（ｆ）に示すように、レーザ照射用の開口部１８ａ
を形成し、図１に示したフューズ周辺部を完成する。
によって第２絶縁膜１６上に開口膜１８を形成する。そ
して、フォトリソグラフィーやエッチング等によって、
図２（ｆ）に示すように、レーザ照射用の開口部１８ａ
を形成し、図１に示したフューズ周辺部を完成する。
【００２７】以上のようにして、フューズ１５の直下に
下層保護膜１３を、フューズ１５の周りを囲むように側
面保護膜１７を形成することができる。これによって、
フューズ１５の溶断時に発生したクラック等が、フュー
ズ周辺部に広がるのを防止できる。また、側面保護膜１
７は下層保護膜１３に接続するように形成されているの
で、クラック等が下層保護膜１３と側面保護膜１７との
間からフューズ周辺部に広がらないようにすることがで
きる。さらに、クラック等の発生により開口部１８ａか
ら侵入する水分の拡散を、下層保護膜１３及び側面保護
膜１７によって遮断することができる。従って、フュー
ズ１５の直下部や周辺部に回路や配線等を形成すること
ができ、半導体装置の回路集積度を向上することがで
き、半導体装置の動作信頼性を向上することができる。
下層保護膜１３を、フューズ１５の周りを囲むように側
面保護膜１７を形成することができる。これによって、
フューズ１５の溶断時に発生したクラック等が、フュー
ズ周辺部に広がるのを防止できる。また、側面保護膜１
７は下層保護膜１３に接続するように形成されているの
で、クラック等が下層保護膜１３と側面保護膜１７との
間からフューズ周辺部に広がらないようにすることがで
きる。さらに、クラック等の発生により開口部１８ａか
ら侵入する水分の拡散を、下層保護膜１３及び側面保護
膜１７によって遮断することができる。従って、フュー
ズ１５の直下部や周辺部に回路や配線等を形成すること
ができ、半導体装置の回路集積度を向上することがで
き、半導体装置の動作信頼性を向上することができる。
【００２８】次に、本発明の第２の実施の形態にかかる
半導体装置について図面を参照して説明する。図２は、
第２の実施の形態にかかる半導体装置の、フューズ周辺
部の構成を示す断面図である。図３（ａ）は、フューズ
周辺部の平面図であり、図３（ｂ）は、図３（ａ）のＢ
−Ｂ’断面図である。
半導体装置について図面を参照して説明する。図２は、
第２の実施の形態にかかる半導体装置の、フューズ周辺
部の構成を示す断面図である。図３（ａ）は、フューズ
周辺部の平面図であり、図３（ｂ）は、図３（ａ）のＢ
−Ｂ’断面図である。
【００２９】第２の実施の形態にかかる半導体装置のフ
ューズ周辺部は、図３に示すように、第１の実施の形態
で示したフューズ周辺部の、下層保護膜１３及び側面保
護膜１７を２重に形成したような構成となっている。具
体的には、フューズ周辺部は、基板２１と、酸化膜２２
と、第１下層保護膜２３と、第１絶縁膜２４と、第２下
層保護膜２５と、第２絶縁膜２６と、フューズ２７と、
第３絶縁膜２８と、内側の側面保護膜２９と、外側の側
面保護膜３０と、開口膜３１と、から構成されている。
ューズ周辺部は、図３に示すように、第１の実施の形態
で示したフューズ周辺部の、下層保護膜１３及び側面保
護膜１７を２重に形成したような構成となっている。具
体的には、フューズ周辺部は、基板２１と、酸化膜２２
と、第１下層保護膜２３と、第１絶縁膜２４と、第２下
層保護膜２５と、第２絶縁膜２６と、フューズ２７と、
第３絶縁膜２８と、内側の側面保護膜２９と、外側の側
面保護膜３０と、開口膜３１と、から構成されている。
【００３０】基板２１は、例えばシリコン基板であり、
図示せぬ集積回路（ＩＣ）等が形成されている。酸化膜
２２は、基板２１上に形成され、基板２１に形成された
回路の配線同士や、基板２１の配線と上層配線との間を
絶縁する。酸化膜２２の材質は、例えば二酸化ケイ素で
ある。
図示せぬ集積回路（ＩＣ）等が形成されている。酸化膜
２２は、基板２１上に形成され、基板２１に形成された
回路の配線同士や、基板２１の配線と上層配線との間を
絶縁する。酸化膜２２の材質は、例えば二酸化ケイ素で
ある。
【００３１】第１下層保護膜２３は、酸化膜２２上の所
定領域に形成され、レーザによるフューズ２５の溶断時
に発生するダメージ（クラック等）が、フューズ２７直
下の基板２１や酸化膜２２に広がるのを防止する。この
ため、第１下層保護膜２３の幅は、フューズ２７より
も、例えば１０μｍ程度広くなるように設定されてい
る。なお、第１下層保護膜２３は、第１絶縁膜２４、第
２絶縁膜２６、及び、第３絶縁膜２８よりも、フューズ
２７の溶断熱によるクラックが発生しにくい材質、例え
ばポリシリコンから形成されている。
定領域に形成され、レーザによるフューズ２５の溶断時
に発生するダメージ（クラック等）が、フューズ２７直
下の基板２１や酸化膜２２に広がるのを防止する。この
ため、第１下層保護膜２３の幅は、フューズ２７より
も、例えば１０μｍ程度広くなるように設定されてい
る。なお、第１下層保護膜２３は、第１絶縁膜２４、第
２絶縁膜２６、及び、第３絶縁膜２８よりも、フューズ
２７の溶断熱によるクラックが発生しにくい材質、例え
ばポリシリコンから形成されている。
【００３２】第１絶縁膜２４は、例えば二酸化ケイ素か
ら形成され、第１下層保護膜２３を覆うように、酸化膜
２２及び第１下層保護膜２３上に形成されている。第２
下層保護膜２５は、第１下層保護膜２３上に対応するよ
うに、第１絶縁膜２４上に形成されている。また、第２
下層保護膜１５は、第１下層保護膜２３と共に、レーザ
によるフューズ２５溶断時に発生するクラック等が、フ
ューズ２５直下の基板２１や酸化膜２２にまで広がるの
を防止する。なお、第２下層保護膜２５は、第２絶縁膜
２６及び第３絶縁膜２８よりも、フューズ２７の溶断熱
によるクラックが発生しにくい材質、例えばポリシリコ
ンから形成されている。
ら形成され、第１下層保護膜２３を覆うように、酸化膜
２２及び第１下層保護膜２３上に形成されている。第２
下層保護膜２５は、第１下層保護膜２３上に対応するよ
うに、第１絶縁膜２４上に形成されている。また、第２
下層保護膜１５は、第１下層保護膜２３と共に、レーザ
によるフューズ２５溶断時に発生するクラック等が、フ
ューズ２５直下の基板２１や酸化膜２２にまで広がるの
を防止する。なお、第２下層保護膜２５は、第２絶縁膜
２６及び第３絶縁膜２８よりも、フューズ２７の溶断熱
によるクラックが発生しにくい材質、例えばポリシリコ
ンから形成されている。
【００３３】第２絶縁膜２６は、例えば二酸化ケイ素か
ら形成され、第２下層保護膜２５を覆うように、第１絶
縁膜２４及び第２下層保護膜２５上に形成されている。
また、第２絶縁膜２６には、第２下層保護膜２５に至
る、コの字型をした２対のコンタクトホールが形成され
ている。具体的には、１対のコンタクトホールがある領
域を囲むように形成され、もう１対がそれらのコンタク
トホールを囲むように形成されている。
ら形成され、第２下層保護膜２５を覆うように、第１絶
縁膜２４及び第２下層保護膜２５上に形成されている。
また、第２絶縁膜２６には、第２下層保護膜２５に至
る、コの字型をした２対のコンタクトホールが形成され
ている。具体的には、１対のコンタクトホールがある領
域を囲むように形成され、もう１対がそれらのコンタク
トホールを囲むように形成されている。
【００３４】フューズ２７は、第２絶縁膜２６上の、対
になる２つのコンタクトホール間の領域に形成されてい
る。また、フューズ２７の材質は、例えばタングステン
である。第３絶縁膜２８は、例えば二酸化ケイ素から形
成され、フューズ２７を覆うように、第２絶縁膜２６及
びフューズ２７上に形成されている。また、第３絶縁膜
２８には、第２絶縁膜２６のコンタクトホールに対応す
る領域に、スルーホールが形成されている。
になる２つのコンタクトホール間の領域に形成されてい
る。また、フューズ２７の材質は、例えばタングステン
である。第３絶縁膜２８は、例えば二酸化ケイ素から形
成され、フューズ２７を覆うように、第２絶縁膜２６及
びフューズ２７上に形成されている。また、第３絶縁膜
２８には、第２絶縁膜２６のコンタクトホールに対応す
る領域に、スルーホールが形成されている。
【００３５】内側の側面保護膜２９は、図３に示すよう
に、第２絶縁膜２６のコンタクトホール、及び、第３絶
縁膜２８のスルーホールの内、内側に形成されたホール
内に形成されている。内側の側面保護膜２９は、レーザ
によるフューズ２７溶断時に発生するクラック等が、フ
ューズ２７の隣接領域に広がるのを防止する。なお、内
側の側面保護膜２９は、下部側面保護膜２９ａと上部側
面保護膜２９ｂとから構成されている。また、内側の側
面保護膜２９は、第２絶縁膜２６及び第３絶縁膜２８よ
りも、フューズ２７の溶断熱によるクラックが発生しに
くい材質から形成されている。例えば、下部側面保護膜
２９ａの材質は、タングステンであり、上部側面保護膜
２９ｂの材質は、アルミニウムである。
に、第２絶縁膜２６のコンタクトホール、及び、第３絶
縁膜２８のスルーホールの内、内側に形成されたホール
内に形成されている。内側の側面保護膜２９は、レーザ
によるフューズ２７溶断時に発生するクラック等が、フ
ューズ２７の隣接領域に広がるのを防止する。なお、内
側の側面保護膜２９は、下部側面保護膜２９ａと上部側
面保護膜２９ｂとから構成されている。また、内側の側
面保護膜２９は、第２絶縁膜２６及び第３絶縁膜２８よ
りも、フューズ２７の溶断熱によるクラックが発生しに
くい材質から形成されている。例えば、下部側面保護膜
２９ａの材質は、タングステンであり、上部側面保護膜
２９ｂの材質は、アルミニウムである。
【００３６】外側の側面保護膜３０は、図３に示すよう
に、第２絶縁膜２６のコンタクトホール、及び、第３絶
縁膜２８のスルーホールの内、外側に形成されたホール
内に形成されている。外側の側面保護膜３０は、内側の
側面保護膜２９と共に、レーザによるフューズ２７切断
時に発生するクラック等が、フューズ２７の隣接領域に
広がるのを防止する。なお、外側の側面保護膜３０は、
下部側面保護膜３０ａと上部側面保護膜３０ｂとから構
成されている。また、外側の側面保護膜３０は、第２絶
縁膜２６及び第３絶縁膜２８よりも、フューズ２７の溶
断熱によるクラックが発生しにくい材質から形成されて
いる。例えば、下部側面保護膜３０ａの材質は、タング
ステンであり、上部側面保護膜３０ｂの材質は、アルミ
ニウムである。
に、第２絶縁膜２６のコンタクトホール、及び、第３絶
縁膜２８のスルーホールの内、外側に形成されたホール
内に形成されている。外側の側面保護膜３０は、内側の
側面保護膜２９と共に、レーザによるフューズ２７切断
時に発生するクラック等が、フューズ２７の隣接領域に
広がるのを防止する。なお、外側の側面保護膜３０は、
下部側面保護膜３０ａと上部側面保護膜３０ｂとから構
成されている。また、外側の側面保護膜３０は、第２絶
縁膜２６及び第３絶縁膜２８よりも、フューズ２７の溶
断熱によるクラックが発生しにくい材質から形成されて
いる。例えば、下部側面保護膜３０ａの材質は、タング
ステンであり、上部側面保護膜３０ｂの材質は、アルミ
ニウムである。
【００３７】開口膜３１は、例えば窒化シリコンから形
成され、第３絶縁膜２８上に形成されている。また、開
口膜３１は、レーザによるフューズ２７の溶断効率を向
上するために、フューズ２７上部にレーザ照射用の開口
部３１ａを有する。以上のように、フューズ２７を囲む
ように、２重の保護膜（第１下層保護膜２３、第２下層
保護膜２５、内側の側面保護膜２９、及び、外側の側面
保護膜３０）が形成されているので、フューズ１５の溶
断時に発生するクラック等の広がりを、第１の実施の形
態よりも確実に防止することができる。
成され、第３絶縁膜２８上に形成されている。また、開
口膜３１は、レーザによるフューズ２７の溶断効率を向
上するために、フューズ２７上部にレーザ照射用の開口
部３１ａを有する。以上のように、フューズ２７を囲む
ように、２重の保護膜（第１下層保護膜２３、第２下層
保護膜２５、内側の側面保護膜２９、及び、外側の側面
保護膜３０）が形成されているので、フューズ１５の溶
断時に発生するクラック等の広がりを、第１の実施の形
態よりも確実に防止することができる。
【００３８】次に、以上のように構成されるフューズ周
辺部の製造方法について説明する。図４は、上記フュー
ズ周辺部の各製造工程を示す断面図である。初めに、図
示せぬ集積回路等が形成された基板２１上に、ＣＶＤ
（化学気相堆積）法等によって、図４（ａ）に示すよう
に、酸化膜２２を形成する。続いて、ＣＶＤ法等によっ
て、酸化膜２２上にポリシリコン膜を形成する。そし
て、フォトリソグラフィーやエッチング等によって、ポ
リシリコン膜をパターニングし、図４（ａ）に示すよう
に、第１下層保護膜２３を形成する。
辺部の製造方法について説明する。図４は、上記フュー
ズ周辺部の各製造工程を示す断面図である。初めに、図
示せぬ集積回路等が形成された基板２１上に、ＣＶＤ
（化学気相堆積）法等によって、図４（ａ）に示すよう
に、酸化膜２２を形成する。続いて、ＣＶＤ法等によっ
て、酸化膜２２上にポリシリコン膜を形成する。そし
て、フォトリソグラフィーやエッチング等によって、ポ
リシリコン膜をパターニングし、図４（ａ）に示すよう
に、第１下層保護膜２３を形成する。
【００３９】次に、ＣＶＤ等によって、図４（ａ）に示
すように、第１下層保護膜２３を覆うように、酸化膜２
２及び第１下層保護膜２３上に第１絶縁膜２４を形成す
る。その後、ＣＶＤ等によって、第１絶縁膜２４上にタ
ングステン膜を形成する。そして、フォトリソグラフィ
ーやエッチング等によって、タングステン膜をパターニ
ングし、図４（ａ）に示すように、第２下層保護膜２５
を形成する。
すように、第１下層保護膜２３を覆うように、酸化膜２
２及び第１下層保護膜２３上に第１絶縁膜２４を形成す
る。その後、ＣＶＤ等によって、第１絶縁膜２４上にタ
ングステン膜を形成する。そして、フォトリソグラフィ
ーやエッチング等によって、タングステン膜をパターニ
ングし、図４（ａ）に示すように、第２下層保護膜２５
を形成する。
【００４０】第２下層保護膜２５の形成後、ＣＶＤ等に
よって、第２下層保護膜２５を覆うように、第１絶縁膜
２４及び第２下層保護膜２５上に第２絶縁膜２６を形成
する。そして、フォトリソグラフィーやエッチング等に
よって、内側の側面保護膜２９及び外側の側面保護膜３
０を形成するためのコンタクトホールを、図４（ｂ）に
示すように形成する。
よって、第２下層保護膜２５を覆うように、第１絶縁膜
２４及び第２下層保護膜２５上に第２絶縁膜２６を形成
する。そして、フォトリソグラフィーやエッチング等に
よって、内側の側面保護膜２９及び外側の側面保護膜３
０を形成するためのコンタクトホールを、図４（ｂ）に
示すように形成する。
【００４１】コンタクトホールの形成後、ＣＶＤ法など
によって、第２絶縁膜２６のコンタクトホール内、及
び、第２絶縁膜２６上にタングステン膜を形成する。そ
して、フォトリソグラフィーやエッチング等によって、
タングステン膜をパターニングし、図４（ｃ）に示すよ
うに、フューズ２７及び下部側面保護膜２９ａ，３０ａ
を形成する。なお、このパターニングの際、第２絶縁膜
２６上に配線等（図示せず）を、同時に形成することも
できる。
によって、第２絶縁膜２６のコンタクトホール内、及
び、第２絶縁膜２６上にタングステン膜を形成する。そ
して、フォトリソグラフィーやエッチング等によって、
タングステン膜をパターニングし、図４（ｃ）に示すよ
うに、フューズ２７及び下部側面保護膜２９ａ，３０ａ
を形成する。なお、このパターニングの際、第２絶縁膜
２６上に配線等（図示せず）を、同時に形成することも
できる。
【００４２】その後、ＣＶＤ法等によって、フューズ２
７等を覆うように、第２絶縁膜２６上に第３絶縁膜２８
を形成する。そして、フォトリソグラフィーやエッチン
グ等によって、下部側面保護膜２９ａ，３０ａ上に対応
する部分に、スルーホールを形成する。続けて、ＣＶＤ
法等によって、第３絶縁膜２８のスルーホール内、及
び、第３絶縁膜２８上にアルミニウム膜を形成する。そ
して、フォトリソグラフィーやエッチング等によって、
アルミニウム膜をパターニングし、図４（ｄ）に示すよ
うに、上部側面保護膜２９ｂ，３０ｂを形成する。
７等を覆うように、第２絶縁膜２６上に第３絶縁膜２８
を形成する。そして、フォトリソグラフィーやエッチン
グ等によって、下部側面保護膜２９ａ，３０ａ上に対応
する部分に、スルーホールを形成する。続けて、ＣＶＤ
法等によって、第３絶縁膜２８のスルーホール内、及
び、第３絶縁膜２８上にアルミニウム膜を形成する。そ
して、フォトリソグラフィーやエッチング等によって、
アルミニウム膜をパターニングし、図４（ｄ）に示すよ
うに、上部側面保護膜２９ｂ，３０ｂを形成する。
【００４３】上部側面保護膜２９ｂ，３０ｂの形成後、
ＣＶＤ等によって第３絶縁膜２８上に開口膜３１を形成
する。そして、フォトリソグラフィーやエッチング等に
よって、図４（ｅ）に示すように、レーザ照射用の開口
部３１ａを形成し、図３に示したフューズ周辺部を完成
する。以上のようにして、フューズ２７の直下及び側面
に、フューズ２７を囲むような保護膜を２重に形成する
ことができる。これによって、１重では防ぐことができ
なかった大きなダメージも防ぐことができる。また、第
１の実施の形態と同様に、クラック等の発生により開口
部３１ａから侵入する水分の拡散を、２重の保護膜によ
って遮断することができる。従って、フューズ２７の直
下部や周辺部に回路や配線等を形成することができ、半
導体装置の回路集積度を向上することができ、半導体装
置の動作信頼性を向上することができる。
ＣＶＤ等によって第３絶縁膜２８上に開口膜３１を形成
する。そして、フォトリソグラフィーやエッチング等に
よって、図４（ｅ）に示すように、レーザ照射用の開口
部３１ａを形成し、図３に示したフューズ周辺部を完成
する。以上のようにして、フューズ２７の直下及び側面
に、フューズ２７を囲むような保護膜を２重に形成する
ことができる。これによって、１重では防ぐことができ
なかった大きなダメージも防ぐことができる。また、第
１の実施の形態と同様に、クラック等の発生により開口
部３１ａから侵入する水分の拡散を、２重の保護膜によ
って遮断することができる。従って、フューズ２７の直
下部や周辺部に回路や配線等を形成することができ、半
導体装置の回路集積度を向上することができ、半導体装
置の動作信頼性を向上することができる。
【００４４】なお、第１及び第２の実施の形態で示した
側面保護膜は、下層保護膜から開口膜表面まで貫くよう
に形成されてもよい。このようにすれば、レーザによる
フューズ溶断時に発生するダメージが、側面保護膜上部
を超えて、フューズ周辺部に広がることを防止できる。
また、第１及び第２の実施の形態で示した側面保護膜
は、フューズを完全に囲むように形成されてもよい。こ
の場合、フューズに接続された配線等は、図５に示すよ
うに、側面保護膜を跨ぐように形成される。これによ
り、側面保護膜の隙間から、フューズ溶断時に発生する
ダメージが、フューズ周辺領域に広がることを防止でき
る。
側面保護膜は、下層保護膜から開口膜表面まで貫くよう
に形成されてもよい。このようにすれば、レーザによる
フューズ溶断時に発生するダメージが、側面保護膜上部
を超えて、フューズ周辺部に広がることを防止できる。
また、第１及び第２の実施の形態で示した側面保護膜
は、フューズを完全に囲むように形成されてもよい。こ
の場合、フューズに接続された配線等は、図５に示すよ
うに、側面保護膜を跨ぐように形成される。これによ
り、側面保護膜の隙間から、フューズ溶断時に発生する
ダメージが、フューズ周辺領域に広がることを防止でき
る。
【００４５】なお、第１及び第２の実施の形態で示した
側面保護膜は、下部側面保護膜と上部側面保護膜の２層
ではなく、１層から形成されてもよい。この場合、フュ
ーズを覆う絶縁膜の形成後、下層保護膜に至るコンタク
トホールを形成し、このコンタクトホール内に側面保護
膜を形成する。例えば、第１の実施の形態の構成では、
第１絶縁膜１４上にフューズ１５を形成し、フューズ１
５を覆うように第２絶縁膜１６を形成する。その後、第
１絶縁膜１４及び第２絶縁膜１６にコンタクトホールを
形成する。そして、第１絶縁膜１４及び第２絶縁膜１６
のコンタクトホール内に、側面保護膜１７を形成する。
このようにすると、側面保護膜１７に下部と上部との継
ぎ目がなくなり、フューズ溶断時に発生するダメージを
より確実に防ぐことができる。
側面保護膜は、下部側面保護膜と上部側面保護膜の２層
ではなく、１層から形成されてもよい。この場合、フュ
ーズを覆う絶縁膜の形成後、下層保護膜に至るコンタク
トホールを形成し、このコンタクトホール内に側面保護
膜を形成する。例えば、第１の実施の形態の構成では、
第１絶縁膜１４上にフューズ１５を形成し、フューズ１
５を覆うように第２絶縁膜１６を形成する。その後、第
１絶縁膜１４及び第２絶縁膜１６にコンタクトホールを
形成する。そして、第１絶縁膜１４及び第２絶縁膜１６
のコンタクトホール内に、側面保護膜１７を形成する。
このようにすると、側面保護膜１７に下部と上部との継
ぎ目がなくなり、フューズ溶断時に発生するダメージを
より確実に防ぐことができる。
【００４６】また、上記下層保護膜が電気的絶縁物であ
る場合、フューズを下層保護膜に接触するように形成し
てもよい。このようにすると、フューズと下層保護膜と
の間に絶縁膜等が存在しないので、フューズの溶断によ
るダメージの発生領域を、フューズ形成面よりも上側に
制限することができる。さらに、第２の実施の形態で示
した第１下層保護膜２３及び第２下層保護膜１５の面積
は同一でなくてもよい。例えば、第１下層保護膜２３の
面積が、第２下層保護膜２５の面積より大きくてもよ
い。
る場合、フューズを下層保護膜に接触するように形成し
てもよい。このようにすると、フューズと下層保護膜と
の間に絶縁膜等が存在しないので、フューズの溶断によ
るダメージの発生領域を、フューズ形成面よりも上側に
制限することができる。さらに、第２の実施の形態で示
した第１下層保護膜２３及び第２下層保護膜１５の面積
は同一でなくてもよい。例えば、第１下層保護膜２３の
面積が、第２下層保護膜２５の面積より大きくてもよ
い。
【００４７】また、下層保護膜及び側面保護膜は、必要
に応じて３重以上形成してもよく、下層保護膜と側面保
護膜の層数は異なってもよい。また、第１及び第２の実
施の形態で示した側面保護膜は、フォトリソグラフィー
やエッチング等によって形成可能であれば、コの字型で
なく、半円型であってもよい。
に応じて３重以上形成してもよく、下層保護膜と側面保
護膜の層数は異なってもよい。また、第１及び第２の実
施の形態で示した側面保護膜は、フォトリソグラフィー
やエッチング等によって形成可能であれば、コの字型で
なく、半円型であってもよい。
【００４８】また、下層保護膜１３，２３，２５や、側
面保護膜１７，２９，３０は、フューズ溶断時のダメー
ジを防ぐことができれば、上記した材質以外から形成さ
れてもよい。下層保護膜１３，２３，２５は、絶縁膜
（例えば窒化シリコン）や金属（例えばアルミニウム
等）から形成されてもよい。また、側面保護膜１７，２
９，３０の下部側面保護膜は、上記以外の金属（例えば
アルミニウム）や半導体物質（例えばポリシリコン）か
ら形成されてもよく、上部側面保護膜も、上記以外の金
属（例えばタングステン）や半導体物質（例えばポリシ
リコン）から形成されてもよい。さらに、側面保護膜１
７，２９，３０は、下部と上部とを同一材料から形成さ
れてもよい。
面保護膜１７，２９，３０は、フューズ溶断時のダメー
ジを防ぐことができれば、上記した材質以外から形成さ
れてもよい。下層保護膜１３，２３，２５は、絶縁膜
（例えば窒化シリコン）や金属（例えばアルミニウム
等）から形成されてもよい。また、側面保護膜１７，２
９，３０の下部側面保護膜は、上記以外の金属（例えば
アルミニウム）や半導体物質（例えばポリシリコン）か
ら形成されてもよく、上部側面保護膜も、上記以外の金
属（例えばタングステン）や半導体物質（例えばポリシ
リコン）から形成されてもよい。さらに、側面保護膜１
７，２９，３０は、下部と上部とを同一材料から形成さ
れてもよい。
【００４９】
【発明の効果】以上の説明から明らかなように、本発明
によって、フューズ溶断時に発生する熱によって生じる
損傷が、フューズの周辺部に広がることを防止できる。
また、側面保護膜が下層保護膜に至る溝内に形成されて
いるので、側面保護膜と下層保護膜との間に隙間が存在
しない。これによって、フューズ溶断時に生じた損傷
が、側面保護膜と下層保護膜との間から、フューズ周辺
部に広がることを防止できる。従って、フューズの直下
部や周辺部に回路や配線等を形成することができ、半導
体装置の回路集積度を向上することができ、半導体装置
の動作信頼性を向上することができる。
によって、フューズ溶断時に発生する熱によって生じる
損傷が、フューズの周辺部に広がることを防止できる。
また、側面保護膜が下層保護膜に至る溝内に形成されて
いるので、側面保護膜と下層保護膜との間に隙間が存在
しない。これによって、フューズ溶断時に生じた損傷
が、側面保護膜と下層保護膜との間から、フューズ周辺
部に広がることを防止できる。従って、フューズの直下
部や周辺部に回路や配線等を形成することができ、半導
体装置の回路集積度を向上することができ、半導体装置
の動作信頼性を向上することができる。
【図１】（ａ）は、第１の実施の形態にかかる半導体装
置のフューズ周辺部の構成を示す平面図である。（ｂ）
は、（ａ）のＢ−Ｂ’断面図である。
置のフューズ周辺部の構成を示す平面図である。（ｂ）
は、（ａ）のＢ−Ｂ’断面図である。
【図２】図１に示したフューズ周辺部の製造工程を示す
断面図である。
断面図である。
【図３】（ａ）は、第２の実施の形態にかかる半導体装
置のフューズ周辺部の構成を示す平面図である。（ｂ）
は、（ａ）のＢ−Ｂ’断面図である。
置のフューズ周辺部の構成を示す平面図である。（ｂ）
は、（ａ）のＢ−Ｂ’断面図である。
【図４】図３に示したフューズ周辺部の製造工程を示す
断面図である。
断面図である。
【図５】（ａ）は、本発明の他の実施の形態にかかる半
導体装置のフューズ周辺部の構成を示す平面図である。
（ｂ）は、（ａ）のＢ−Ｂ’断面図である。
導体装置のフューズ周辺部の構成を示す平面図である。
（ｂ）は、（ａ）のＢ−Ｂ’断面図である。
【図６】従来のフューズ周辺部の構成を示す図である。
１１ 基板 １２ 酸化膜 １３ 下層保護膜 １４ 第１絶縁膜 １５ フューズ １６ 第２絶縁膜 １７ 側面保護膜 １７ａ 下部側面保護膜 １７ｂ 上部側面保護膜 １８ 開口膜 １８ａ 開口部 ２１ 基板 ２２ 酸化膜 ２３ 第１下層保護膜 ２４ 第１絶縁膜 ２５ 第２下層保護膜 ２６ 第２絶縁膜 ２７ フューズ ２８ 第３絶縁膜 ２９ 内側の側面保護膜 ２９ａ 下部側面保護膜 ２９ｂ 上部側面保護膜 ３０ 外側の側面保護膜 ３０ａ 下部側面保護膜 ３０ｂ 上部側面保護膜 ３１ 開口膜 ３１ａ 開口部
Claims (14)
- 【請求項１】回路を他の回路から分離するためのフュー
ズを備える半導体装置であって、 基板上の所定領域に形成され、フューズよりも広い幅を
有し、フューズを溶断する際に発生する熱（フューズ溶
断熱）によって生じる損傷の広がりを遮断する下層保護
膜と、 前記下層保護膜上に形成されたフューズと、 前記フューズを覆うように前記下層保護膜上に形成さ
れ、該下層保護膜に至り、該フューズを囲むように形成
された溝を有する絶縁膜と、 前記絶縁膜の溝内に形成され、フューズ溶断熱によって
生じる損傷の広がりを遮断する側面保護膜と、 を備えることを特徴とする半導体装置。 - 【請求項２】前記フューズを囲むように形成された前記
溝は、間に前記フューズを挟んで対向する２つの溝から
構成され、 前記側面保護膜は、前記２つの溝内に形成されている、 ことを特徴とする請求項１に記載の半導体装置。 - 【請求項３】前記溝は、前記フューズを囲む閉じた１本
の溝であり、 前記側面保護膜は、前記閉じた１本の溝内に形成されて
いる、 ことを特徴とする請求項１に記載の半導体装置。 - 【請求項４】前記側面保護膜は、下部側面保護膜と、前
記下部側面保護膜上に形成された上部側面保護膜と、か
ら構成され、 前記下部側面保護膜は、前記フューズと同一の材料から
形成されている、 ことを特徴とする請求項１乃至３の何れか１項に記載の
半導体装置。 - 【請求項５】前記下部側面保護膜は、前記上部側面保護
膜との接続面が、前記フューズの表面と、実質的に同一
平面内に存在するように形成されている、ことを特徴と
する請求項４に記載の半導体装置。 - 【請求項６】前記側面保護膜は、前記絶縁膜よりも、フ
ューズ溶断熱によるクラックが発生しにくい材質から形
成されている、ことを特徴とする請求項１乃至５の何れ
か１項に記載の半導体装置。 - 【請求項７】前記側面保護膜は、複数形成されている、
ことを特徴とする請求項１乃至６の何れか１項に記載の
半導体装置。 - 【請求項８】前記下層保護膜は、前記絶縁膜よりも、フ
ューズ溶断熱によるクラックが発生しにくい材質から形
成されている、ことを特徴とする請求項１に記載の半導
体装置。 - 【請求項９】前記下層保護膜は、複数形成されている、
ことを特徴とする請求項１又は８に記載の半導体装置。 - 【請求項１０】回路を他の回路から分離するためのフュ
ーズを備える半導体装置の製造方法であって、 基板上の所定領域に、フューズよりも広い幅を有し、フ
ューズを溶断する際に発生する熱（フューズ溶断熱）に
よって生じる損傷の広がりを遮断する下層保護膜を形成
する下層保護膜形成工程と、 前記下層保護膜上にフューズを形成するフューズ形成工
程と、 前記フューズを覆うように前記下層保護膜上に絶縁膜を
形成する絶縁膜形成工程と、 前記絶縁膜に、前記下層保護膜に至り、前記フューズを
囲むように溝を形成する溝形成工程と、 前記絶縁膜の溝内に、フューズ溶断熱によって生じる損
傷の広がりを遮断する側面保護膜を形成する側面保護膜
形成工程と、 を備えることを特徴とする半導体装置の製造方法。 - 【請求項１１】前記溝形成工程は、間に前記フューズを
挟んで対向する２つの溝を形成する工程を備える、こと
を特徴とする請求項１０に記載の半導体装置の製造方
法。 - 【請求項１２】前記溝形成工程は、前記フューズを囲む
閉じた１本の溝を形成する工程を備える、ことを特徴と
する請求項１０に記載の半導体装置の製造方法。 - 【請求項１３】前記溝形成工程は、前記溝を複数形成す
る工程を備え、 前記側面保護膜形成工程は、複数形成された前記溝に側
面保護膜を形成する工程を備える、 ことを特徴とする請求項１０乃至１２の何れか１項に記
載の半導体装置の製造方法。 - 【請求項１４】前記下層保護膜形成工程は、前記下層保
護膜を複数形成する工程を備える、ことを特徴とする請
求項１０に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10876699A JP3275875B2 (ja) | 1999-04-16 | 1999-04-16 | 半導体装置 |
| US09/548,149 US6300232B1 (en) | 1999-04-16 | 2000-04-13 | Semiconductor device having protective films surrounding a fuse and method of manufacturing thereof |
| TW089107046A TW517343B (en) | 1999-04-16 | 2000-04-13 | A semiconductor device having protective films surrounding a fuse and method of manufacturing thereof |
| KR1020000019495A KR100364587B1 (ko) | 1999-04-16 | 2000-04-14 | 퓨즈를 에워싸는 보호막을 구비한 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10876699A JP3275875B2 (ja) | 1999-04-16 | 1999-04-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299381A true JP2000299381A (ja) | 2000-10-24 |
| JP3275875B2 JP3275875B2 (ja) | 2002-04-22 |
Family
ID=14492955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10876699A Expired - Fee Related JP3275875B2 (ja) | 1999-04-16 | 1999-04-16 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6300232B1 (ja) |
| JP (1) | JP3275875B2 (ja) |
| KR (1) | KR100364587B1 (ja) |
| TW (1) | TW517343B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004363217A (ja) * | 2003-06-03 | 2004-12-24 | Renesas Technology Corp | 半導体装置 |
| US6924185B2 (en) * | 2001-11-14 | 2005-08-02 | International Business Machines Corporation | Fuse structure and method to form the same |
| JP2005286264A (ja) * | 2004-03-31 | 2005-10-13 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| KR100663364B1 (ko) | 2005-07-12 | 2007-01-02 | 삼성전자주식회사 | 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들 |
| JP2007005468A (ja) * | 2005-06-22 | 2007-01-11 | Ricoh Co Ltd | 半導体装置 |
| JP2011054701A (ja) * | 2009-09-01 | 2011-03-17 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2012164830A (ja) * | 2011-02-07 | 2012-08-30 | Rohm Co Ltd | 半導体装置 |
| JP2018139251A (ja) * | 2017-02-24 | 2018-09-06 | エイブリック株式会社 | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222244B1 (en) * | 1998-06-08 | 2001-04-24 | International Business Machines Corporation | Electrically blowable fuse with reduced cross-sectional area |
| JP2001250867A (ja) * | 2000-03-07 | 2001-09-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3907911B2 (ja) * | 2000-03-30 | 2007-04-18 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4083441B2 (ja) * | 2001-04-24 | 2008-04-30 | 富士通株式会社 | ヒューズを備えた半導体装置及びヒューズ切断方法 |
| KR100476694B1 (ko) * | 2002-11-07 | 2005-03-17 | 삼성전자주식회사 | 반도체 장치의 퓨즈 구조물 및 그 제조 방법 |
| US6876058B1 (en) | 2003-10-14 | 2005-04-05 | International Business Machines Corporation | Wiring protection element for laser deleted tungsten fuse |
| JP4673557B2 (ja) * | 2004-01-19 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR100534102B1 (ko) * | 2004-04-21 | 2005-12-06 | 삼성전자주식회사 | 반도체 기억소자의 퓨즈 영역들 및 그 제조방법들 |
| KR100607202B1 (ko) * | 2005-01-28 | 2006-08-01 | 삼성전자주식회사 | 반도체소자의 퓨즈영역 및 그 제조방법 |
| US8242576B2 (en) * | 2005-07-21 | 2012-08-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Protection layer for preventing laser damage on semiconductor devices |
| US7397106B2 (en) * | 2005-12-12 | 2008-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Laser fuse with efficient heat dissipation |
| KR100819551B1 (ko) * | 2006-10-20 | 2008-04-07 | 삼성전자주식회사 | 방습 장벽을 갖는 반도체소자 및 그 제조방법 |
| JP5060100B2 (ja) * | 2006-10-26 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5248170B2 (ja) * | 2008-04-03 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5331408B2 (ja) * | 2008-08-11 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR101576036B1 (ko) * | 2009-05-06 | 2015-12-21 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
| US9082769B2 (en) * | 2011-02-07 | 2015-07-14 | Rohm Co., Ltd. | Semiconductor device and fabrication method thereof |
| CN104576601B (zh) * | 2013-10-10 | 2018-04-13 | 中芯国际集成电路制造(上海)有限公司 | 一种金属熔丝结构 |
| JP6926806B2 (ja) * | 2017-08-09 | 2021-08-25 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| US10806026B2 (en) | 2018-07-12 | 2020-10-13 | International Business Machines Corporation | Modified PCB vias to prevent burn events |
| CN109087904B (zh) * | 2018-08-01 | 2021-02-09 | 成都光启机电设备工程有限公司 | 修调电阻及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5775442A (en) | 1980-10-29 | 1982-05-12 | Toshiba Corp | Semiconductor device |
| JP3330734B2 (ja) | 1994-07-26 | 2002-09-30 | 沖電気工業株式会社 | 半導体素子の冗長回路の製造方法 |
| US5578517A (en) * | 1994-10-24 | 1996-11-26 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of forming a highly transparent silicon rich nitride protective layer for a fuse window |
| JPH10163331A (ja) * | 1996-12-03 | 1998-06-19 | Texas Instr Japan Ltd | 半導体デバイス用フューズおよび半導体デバイス |
| DE69922722T2 (de) * | 1998-03-05 | 2005-12-15 | Nippon Telegraph And Telephone Corp. | Oberflächenform-Erkennungssensor und dessen Herstellungsverfahren |
-
1999
- 1999-04-16 JP JP10876699A patent/JP3275875B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-13 TW TW089107046A patent/TW517343B/zh not_active IP Right Cessation
- 2000-04-13 US US09/548,149 patent/US6300232B1/en not_active Expired - Lifetime
- 2000-04-14 KR KR1020000019495A patent/KR100364587B1/ko not_active IP Right Cessation
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6924185B2 (en) * | 2001-11-14 | 2005-08-02 | International Business Machines Corporation | Fuse structure and method to form the same |
| JP2004363217A (ja) * | 2003-06-03 | 2004-12-24 | Renesas Technology Corp | 半導体装置 |
| JP2005286264A (ja) * | 2004-03-31 | 2005-10-13 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US7692265B2 (en) | 2004-03-31 | 2010-04-06 | Nec Electronics Corporation | Fuse and seal ring |
| JP4603281B2 (ja) * | 2004-03-31 | 2010-12-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2007005468A (ja) * | 2005-06-22 | 2007-01-11 | Ricoh Co Ltd | 半導体装置 |
| KR100663364B1 (ko) | 2005-07-12 | 2007-01-02 | 삼성전자주식회사 | 퓨즈 분리 장벽을 갖는 퓨즈 영역을 구비하는 반도체소자및 그 제조방법들 |
| JP2011054701A (ja) * | 2009-09-01 | 2011-03-17 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2012164830A (ja) * | 2011-02-07 | 2012-08-30 | Rohm Co Ltd | 半導体装置 |
| JP2018139251A (ja) * | 2017-02-24 | 2018-09-06 | エイブリック株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3275875B2 (ja) | 2002-04-22 |
| KR20000071689A (ko) | 2000-11-25 |
| US6300232B1 (en) | 2001-10-09 |
| TW517343B (en) | 2003-01-11 |
| KR100364587B1 (ko) | 2002-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3275875B2 (ja) | 半導体装置 | |
| US5578517A (en) | Method of forming a highly transparent silicon rich nitride protective layer for a fuse window | |
| US5879966A (en) | Method of making an integrated circuit having an opening for a fuse | |
| JPH10223762A (ja) | 半導体装置及びその製造方法 | |
| JP3572738B2 (ja) | 半導体装置及びその製造方法 | |
| JP2011124370A (ja) | 半導体装置および半導体装置の製造方法 | |
| US5926697A (en) | Method of forming a moisture guard ring for integrated circuit applications | |
| JP2002050692A (ja) | 半導体装置およびその製造方法 | |
| JPH09139431A (ja) | 半導体装置とその製造方法 | |
| JP4621319B2 (ja) | ヒューズ構造体およびその製造方法 | |
| JPH0945782A (ja) | 冗長手段を有する半導体装置及びその製造方法 | |
| JP2002203902A (ja) | 最適化された金属ヒューズの処理工程 | |
| JP3506369B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP4202077B2 (ja) | ヒューズの切断方法 | |
| JP3269491B2 (ja) | 半導体装置及びそれに用いるヒューズ構造並びにその製造方法 | |
| JP2004303991A (ja) | 半導体装置及びその製造方法 | |
| KR100833588B1 (ko) | 반도체 소자의 제조방법 | |
| JPS6284521A (ja) | 半導体装置の製造方法 | |
| JPH08125023A (ja) | 半導体装置の製造方法 | |
| JPH1167764A (ja) | 半導体装置 | |
| JP2006040916A (ja) | 半導体装置及びその製造方法 | |
| JPH01298738A (ja) | 半導体装置の製造方法 | |
| KR20020001019A (ko) | 퓨즈를 갖는 반도체 장치의 제조 방법 | |
| JP2004179358A (ja) | 半導体装置及びその製造方法 | |
| JPH02192145A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080208 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140208 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |