JP2011124370A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2011124370A
JP2011124370A JP2009280474A JP2009280474A JP2011124370A JP 2011124370 A JP2011124370 A JP 2011124370A JP 2009280474 A JP2009280474 A JP 2009280474A JP 2009280474 A JP2009280474 A JP 2009280474A JP 2011124370 A JP2011124370 A JP 2011124370A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
guard
insulating film
cut portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009280474A
Other languages
English (en)
Other versions
JP5537137B2 (ja
Inventor
Noriaki Oda
典明 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009280474A priority Critical patent/JP5537137B2/ja
Priority to US12/963,695 priority patent/US8564090B2/en
Publication of JP2011124370A publication Critical patent/JP2011124370A/ja
Application granted granted Critical
Publication of JP5537137B2 publication Critical patent/JP5537137B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】電気ヒューズに電流を流したときの被切断部の発熱を大きくして、電気ヒューズを切断しやすくする。
【解決手段】半導体装置100は、基板101上に形成された層間絶縁膜108と、層間絶縁膜108中に形成された第1の配線120により構成され、被切断部152を有する電気ヒューズ150と、第1の配線120と同層において、被切断部152の両側方に、それぞれ、被切断部152に沿って延在して形成された第2の配線126および第3の配線128と、を含む。ここで、被切断部152と第2の配線126との間、および被切断部152と第3の配線128との間には、それぞれ、被切断部152に沿って延在して形成されたエアギャップ118が設けられている。
【選択図】図1

Description

本発明は、半導体装置および半導体装置の製造方法に関し、とくに、電気ヒューズを含む半導体装置および半導体装置の製造方法に関する。
従来、配線と層間絶縁膜とを用いる多層配線構造を有する半導体装置は、層間絶縁膜中に設けられた溝の内部に配線が埋設形成されている。このような配線構造の配線をヒューズとして用いることができる。
ヒューズの切断方法の一つとして、ヒューズの被切断部位にレーザ照射を行う方式がある。特許文献1(特開平11−97542号公報)には、レーザ照射によりヒューズを切断する構成が記載されている。ここで、図10に示すように、下層金属配線2と上層金属配線4は、金属プラグ5によって電気的に接続されている。上層金属配線4の両側には、上層金属配線4と並行して金属配線6が設けられている。層間絶縁膜3、上層金属配線4、および金属配線6の上には、層間絶縁膜7が形成され、層間絶縁膜7には、空隙8が設けられている。層間絶縁膜7の上には、パッシベーション膜9が形成されている。
このようなヒューズ構造において、パッシベーション膜9では吸収されず、アルミニウムからなる上層金属配線4に到達したところで吸収されるレーザ光を照射する。これにより、アルミニウムの温度が上昇して、アルミニウムが爆発的に蒸発し、上層金属配線4の側面の層間絶縁膜7が吹き飛ばされ、金属プラグ5上のアルミニウムが無くなって下層金属配線2と上層金属配線4が電気的に絶縁状態となる(図11)。これにより、ヒューズの切断前、切断後のいずれの状態においてもパッシベーション膜9が存在するため、吸湿性の高いフッ素添加シリコン酸化膜からなる層間絶縁膜7に水分が侵入することはなく、信頼性上の問題は発生しない、とされている。ここで、空隙8は、切断時に蒸発したアルミニウムの再蒸着を防ぐために設けられている。すなわち、空隙8が切断時に蒸発したアルミニウムの逃げ場となり、再蒸着を防ぐことができるようになっている。
しかしながら、レーザでヒューズを切断する方法では、切断箇所を小さく絞ることが困難である。そのため、ヒューズを電流により溶断する電気ヒューズが開発されている。たとえば特許文献2(特開2002−197884号公報)には、電気ヒューズを電流により容易に溶断させるために、電気ヒューズを構成するメタル層の一部を狭くしたり、1度だけ直角に折曲させた形状にし、折曲部に電流を集中させることが開示されている。
なお、特許文献3(特開2004−193431号公報)には、配線間容量を下げるために、配線間にエアギャップを設けた構成が記載されている。
特開平11−97542号公報 特開2002−197884号公報 特開2004−193431号公報
電流により溶断する電気ヒューズにおいては、特許文献1に記載されたヒューズのように、レーザ光によりアルミニウムが爆発的に蒸発する程の衝撃は生じない。そのため、切断時に蒸発したアルミニウムの逃げ場となるような空隙を設ける必要はない。しかし、一方、電気ヒューズを電流により溶断する場合、エレクトロマイグレーションが生じやすいようにするために、電気ヒューズを効率的に発熱させる必要がある。とくに、電気ヒューズを、たとえば銅のようなエレクトロマイグレーション耐性の強い材料で形成すると、切断が生じにくいという問題がある。
本発明によれば、
基板と、
前記基板上に形成された層間絶縁膜と、
前記層間絶縁膜中に形成された第1の配線により構成され、被切断部を有する電気ヒューズと、
前記第1の配線と同層において、前記電気ヒューズの前記被切断部の両側方に、それぞれ、前記被切断部に沿って延在して形成された第2の配線および第3の配線と、
を含み、
前記被切断部と前記第2の配線との間、および前記被切断部と前記第3の配線との間には、それぞれ、前記被切断部に沿って延在して形成されたエアギャップが設けられた半導体装置が提供される。
本発明によれば、
上記の電気ヒューズを製造する方法であって、
前記電気ヒューズに電流を流して前記電気ヒューズの前記被切断部を切断する工程を含む半導体装置の製造方法が提供される。
本発明によれば、
上記の電気ヒューズを製造する方法であって、
前記基板上に第1の層間絶縁膜を形成する工程と、
前記第1の層間絶縁膜に配線溝を形成し、当該配線溝内にメタル材料を埋め込み、前記配線溝外部に露出した前記メタル材料を除去することにより、前記第1の配線、前記第2の配線、および前記第3の配線を形成する工程と、
前記第1の層間絶縁膜をエッチングにより除去して、前記第1の配線と前記第2の配線との間、および前記第1の配線と前記第3の配線との間に空間を形成する工程と、
前記第1の層間絶縁膜を除去した後に、前記基板上に第2の層間絶縁膜を、前記第1の配線と前記第2の配線との間、および前記第1の配線と前記第3の配線との間に前記第2の層間絶縁膜が埋め込まれない条件で形成して、前記エアギャップを形成する工程と、
を含む半導体装置の製造方法が提供される。
この構成によれば、電気ヒューズの被切断部の両側方に層間絶縁膜が存在せず、層間絶縁膜よりも熱伝導率の低いエアギャップが設けられている。そのため、電気ヒューズに電流を流して電気ヒューズを切断する際に、エアギャップが熱遮断領域として機能し、被切断部からの放熱を少なくすることができ、被切断部を効果的に発熱させることができ、電気ヒューズの溶断を容易に行うことができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、電気ヒューズに電流を流したときの被切断部の発熱を大きくして、電気ヒューズを切断しやすくすることができる。
本発明の実施の形態における半導体装置の構成の一例を示す図である。 図1に示した半導体装置の構成を示す平面断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の構成の他の例を示す断面図である。 図4に示した構成の半導体装置の構成を示す平面図である。 本発明の実施の形態における半導体装置の構成の他の例を示す図である。 本発明の実施の形態における半導体装置の構成の他の例を示す平面断面図である。 本発明の実施の形態における半導体装置の構成の他の例を示す平面断面図である。 従来の半導体装置の構成を示す図である。 従来の半導体装置の構成を示す図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様の構成要素には同様の符号を付し、適宜説明を省略する。
図1は、本実施の形態における半導体装置の構成の一例を示す図である。図1(a)は、半導体装置100の平面断面図、図1(b)は、半導体装置100の断面図である。図1(a)は、図1(b)のB1−B2断面図に対応し、図1(b)は、図1(a)のA1−A2断面図に対応する。本実施の形態における半導体装置100は、多層配線構造を用いたロジック系、メモリー系の半導体装置全般に適用することができる。
半導体装置100は、基板101と、基板101上にこの順で形成された層間絶縁膜102、バリア絶縁膜106、および層間絶縁膜108と、層間絶縁膜108中に形成された第1の配線120により構成され、被切断部152を有する電気ヒューズ150と、第1の配線120と同層において、第1の配線120の被切断部152の両側方に、それぞれ、被切断部152に沿って延在して形成された第2の配線126および第3の配線128と、を含む。ここで、第1の配線120は、第1層配線(メタル1)として示しているが、上層に層間絶縁膜が形成されている層であれば、他の層に形成することもできる。
ここで、第1の配線120の被切断部152と第2の配線126との間、および第1の配線120の被切断部と第3の配線128との間には、それぞれ、被切断部152に沿って延在して形成されたエアギャップ118が設けられている。エアギャップ118は、層間絶縁膜108が存在しない領域である。ここで、エアギャップ118は、熱伝導率が低い熱遮断領域として機能する。
基板101は、たとえばシリコン基板等の半導体基板とすることができる。ここでは図示していないが、基板101上には、トランジスタ等の能動素子や、容量・抵抗等の受動素子等の素子が形成された構成とすることができる。
第1の配線120、第2の配線126、および第3の配線128は、それぞれ、配線メタル膜124と、配線メタル膜124の底面および側面に形成されたバリアメタル膜122とにより構成される。ここで、配線メタル膜124は、銅を主成分として含む銅含有金属膜により構成することができる。また、銅含有金属膜の表面は、たとえばシリサイド膜が形成された構成とすることもできる。バリアメタル膜122は、たとえば、Ta、TaN、Ti、TiN、W、WN、Ru、Mnまたはこれらの積層膜等の高融点金属により構成することができる。
層間絶縁膜102は、たとえばPSG(Phosphorus Silicon Glass)やシリコン酸化膜により構成することができる。バリア絶縁膜106は、たとえばSiC、SiCN、SiNまたはこれらの積層膜により構成することができる。層間絶縁膜108は、比誘電率が3.0より小さい低誘電率膜により構成することができる。層間絶縁膜108は、たとえばポーラスSiOC(空孔を有するSiO)またはポーラスSiOとすることができる。
また、半導体装置100は、第1の配線120の被切断部152を囲むように形成されたガード部材160をさらに含む。ガード部材160は、第1の配線120と同層において、被切断部152との間に第2の配線126および第3の配線128を挟んで、さらに外側にそれぞれ形成されたガード用配線130(第1のガード用配線)およびガード用配線132(第2のガード用配線)を含む。ここで、ガード部材160を構成するガード用配線130およびガード用配線132も、第1の配線120等と同様、バリアメタル膜122と配線メタル膜124とにより構成することができる。図1(a)に示すように、ガード用配線130およびガード用配線132は、コの字状に形成することもできるが、被切断部152の周囲を覆う構成となっていれば、他の種々の形状とすることもできる。
このようなガード部材160を設けることにより、電気ヒューズ150が切断されたときに、第1の配線120を構成するメタル材料が飛び散った破片が周囲の層間絶縁膜内に入り込むのを防ぐことができる。これにより、後の熱処理工程により、メタル材料が拡散して、回路の誤動作を発生させる不具合や、層間絶縁膜自体がヒューズ溶断の際の衝撃によって剥がれ、水分の浸入による配線信頼性の劣化等の不具合を防止することが可能となる。
次に、図2を参照して、本実施の形態における半導体装置100の電気ヒューズ150を切断する手順を説明する。図2(a)は電気ヒューズ150の切断前、図2(b)は電気ヒューズ150の切断後の状態を示す平面断面図である。図2(a)および図2(b)も、図1(b)のB1−B2断面図に対応する。
本実施の形態において、図2(a)に示すように、第1の配線120の一端と他端との間に所定の電圧を印加して電気ヒューズ150に電流を流す。本実施の形態において、電気ヒューズ150の被切断部152の両側方には、層間絶縁膜が存在しないエアギャップ118が形成されている。ここで、エアギャップ118の熱伝導率は、層間絶縁膜が存在する場合に比べて低いため、電気ヒューズ150に電流を流したときに、エアギャップ118が熱遮断領域として機能し、被切断部152の発熱が大きくなる。そのため、電気ヒューズ150の被切断部152において、電子流によるエレクトロマイグレーションの効果に加え、発熱の影響が大きくなり、より溶断が発生しやすくなり、容易に断線を引き起こすことができる。これにより、図2(b)に示すように、電気ヒューズ150の被切断部152が溶断されて電気ヒューズ150が電気的に切断される。
また、本実施の形態において、電気ヒューズ150の被切断部152は、少なくとも第2の配線126および第3の配線128が設けられた領域において、第2の配線126および第3の配線128の配線幅以下の幅とすることができる。本例では、被切断部152の配線幅が第2の配線126および第3の配線128の配線幅と等しい例を示す。また、ガード用配線130およびガード用配線132の配線幅も、被切断部152の配線幅と等しくなっている。このように、第1の配線120の配線幅を少なくとも他の配線の配線幅と同様とすることにより、電気ヒューズ150に電流を流したときの第1の配線120の被切断部152の抵抗をある程度高くすることができ、電気ヒューズ150の溶断を容易にすることができる。
さらに、本実施の形態において、電気ヒューズ150の被切断部152は、その下層に形成された層間絶縁膜102に接して形成されている。つまり、電気ヒューズ150の被切断部152と接する下層全面に層間絶縁膜102が形成されており、少なくとも被切断部152には、ビアとの接続箇所が設けられていない。半導体装置の多層配線構造において、ビア径は配線幅よりも狭いため、配線よりもビアの方が抵抗が低くなる。そのため、電気ヒューズを構成する配線がビアと接続されていると、電気ヒューズに電流を流したときに、配線部分ではなく、ビアが切断されてしまう。本実施の形態において、電気ヒューズ150の被切断部152にビアとの接続箇所が設けられていない構成となっているとともに、被切断部152の両側方にエアギャップ118が形成されているので、第1の配線120である被切断部152を効率よく切断することができる。
次に、本実施の形態における半導体装置100の製造手順を説明する。図3および図4は、半導体装置100の製造手順を示す工程断面図である。
まず、基板101上に各素子を形成し、その上に層間絶縁膜102(たとえば膜厚200nmから800nm程度)を形成する。層間絶縁膜102は、たとえばプラズマCVD法により成膜することができる。ついで、層間絶縁膜102に、基板101上に形成された素子と電気的に接続するコンタクト等(不図示)を形成する。また、ここでは層間絶縁膜102を一層として記載しているが、複数層とすることもできる。
次いで、層間絶縁膜102上に、層間絶縁膜107(たとえば膜厚約140nm)を形成する(図3(a))。層間絶縁膜107は、たとえばポーラスSiOCH等の低誘電率膜により構成することができる。ここで、図示していないが、層間絶縁膜107上に、たとえばシリコン酸化膜等、低誘電率膜よりも機械強度の高いキャップ絶縁膜を形成することができる。このようなキャップ絶縁膜を形成しておくことにより、化学的機械的研磨(CMP:Chemical Mechanical Polishing)時に、層間絶縁膜107を保護することができる。この後、リソグラフィー工程により、層間絶縁膜107(およびキャップ絶縁膜)に配線溝を形成する。つづいて、層間絶縁膜107(およびキャップ絶縁膜)上にバリアメタル膜122(たとえば膜厚1nmから20nm程度)および配線メタル膜124をこの順で形成する。配線メタル膜124は、たとえばめっき法により形成することができる。次いで、配線溝外部に露出した配線メタル膜124およびバリアメタル膜122を化学的機械的研磨により除去する。これにより、図3(b)に示したように、層間絶縁膜107に第1の配線120、第2の配線126、第3の配線128、ガード用配線130、およびガード用配線132が形成される。
この後、反応性ドライエッチングにより、層間絶縁膜107を除去する(図4)。これにより、第1の配線120と第2の配線126との間、および第1の配線120と第3の配線128との間に空間が形成される。また、ここでは図示していないが、このようなエッチング時の選択性を向上させるために、層間絶縁膜102と層間絶縁膜107との間に、たとえばSiCN等により構成されるエッチング阻止膜を形成しておくこともできる。
つづいて、層間絶縁膜102上の全面に、バリア絶縁膜106(たとえば膜厚5nmから70nm程度)を形成する。
次いで、たとえばプラズマCVD法により、層間絶縁膜108(たとえば膜厚140nmから200nm程度)をコンフォーマルに形成する。層間絶縁膜108は、層間絶縁膜107と同じ材料により構成することもできるが、違う材料により構成してもよい。このとき、層間絶縁膜108は、配線間隔の狭い第1の配線120と第2の配線126との間、および第1の配線120と第3の配線128との間には、層間絶縁膜108が埋め込まれない条件で形成する。つまり、層間絶縁膜108は、配線溝の肩の部分の横方向の成膜速度が溝内よりも大きい条件で形成する。これにより、図1に示すように、第1の配線120と第2の配線126との間、および第1の配線120と第3の配線128との間に、それぞれエアギャップ118が形成される。本実施の形態において、このようなエアギャップ118を形成するために、第1の配線120の被切断部152と、第2の配線126および第3の配線128との間の間隔は、それぞれ、半導体装置100の配線間隔の最小寸法となっている。たとえば、140nmピッチ配線においては、これらの間隔は70nm以下とすることができる。
図5および図6は、半導体装置100の他の例を示す図である。図5は、半導体装置100の断面図、図6は、半導体装置100の平面断面図である。図6は、図5のC1−C2断面図に対応し、図5は、図6のA1−A2断面図に対応する。また、図5のB1−B2断面図は、図1(a)と同様である。
本例において、半導体装置100は、図1(b)に示した構成に加えて、層間絶縁膜102とバリア絶縁膜106との間にこの順で形成された層間絶縁膜103、エッチング阻止膜104、および層間絶縁膜105と、層間絶縁膜108上にこの順で形成されたエッチング阻止膜109および層間絶縁膜110とを含む。
本例では、ガード部材160の構成が図1を参照して説明した構成と異なる。ガード部材160は、さらに、第1の配線120の上層において、平面視で電気ヒューズ150の被切断部152を覆うように形成された上層プレート電極140と、ガード用配線130と上層プレート電極140との間の層に設けられ、これらを接続するガード用ビア136(第1のガード用ビア)、およびガード用配線132と上層プレート電極140との間の層に設けられ、これらを接続するガード用ビア138(第2のガード用ビア)と、を含む。ガード用ビア136およびガード用ビア138は、スリットビアとすることができる。
上層プレート電極140と第1の配線120との間には層間絶縁膜108が形成されており、上層プレート電極140と第1の配線120とは、層間絶縁膜108により絶縁されている。ガード用ビア136とガード用ビア138とは、層間絶縁膜108中に形成されている。上層プレート電極140は、層間絶縁膜110およびエッチング阻止膜109中に形成されている。図6に示すように、本実施の形態において、上層プレート電極140は、平面視で電気ヒューズ150の被切断部152、第2の配線126、第3の配線128、ガード用配線130、およびガード用配線132の全体を覆うように形成することができる。
さらに、ガード部材160は、第1の配線120の下層において、平面視で電気ヒューズ150の被切断部152を覆うように形成された下層プレート電極134をさらに含むことができる。下層プレート電極134と第1の配線120との間には層間絶縁膜105が形成されており、下層プレート電極134と第1の配線120とは、層間絶縁膜105により絶縁されている。本例において、ガード用配線130およびガード用配線132は、それぞれ、ビアと連続して形成されたデュアルダマシン配線とすることができ、層間絶縁膜105およびエッチング阻止膜104中にも延在して形成されている。つまり、ガード用配線130とガード用配線132とは、第3のガード用ビア、および第4のガード用ビアとしても機能している。ここで、ガード用配線130およびガード用配線132のビアは、スリットビアとすることができる。ガード用配線130およびガード用配線132は、下層プレート電極134と接触している。下層プレート電極134は、上層プレート電極140と同様の形状とすることができる。
なお、下層プレート電極134、ガード用ビア136、ガード用ビア138、および上層プレート電極140も、それぞれ、バリアメタル膜122および配線メタル膜124により構成することができる。層間絶縁膜103、層間絶縁膜105、および層間絶縁膜110は、層間絶縁膜108と同様の低誘電率膜により構成することができる。エッチング阻止膜104およびエッチング阻止膜109は、たとえばSiC、SiCN、SiNまたはこれらの積層膜により構成することができる。
本例において、電気ヒューズ150の上層と下層には、それぞれ上層プレート電極140と下層プレート電極134とが形成されているので、電気ヒューズ150が切断されたときに、電気ヒューズ150を構成するメタル材料が上下方向へ飛散したとしても、上層プレート電極140と下層プレート電極134とで遮断され、メタル材料が多層配線構造中に拡散して、半導体装置100の信頼性に影響を及ぼすのをさらに防ぐことができる。
図7から図9は、半導体装置100のまた他の例を示す図である。
図7(a)は、半導体装置100の平面断面図、図7(b)は、半導体装置100の断面図である。図7(a)は、図7(b)のB1−B2断面図に対応し、図7(b)は、図7(a)のA1−A2断面図に対応する。
図7に示す例では、電気ヒューズ150の被切断部152は、少なくとも第2の配線126および第3の配線128が設けられた領域において、第2の配線126および第3の配線128よりも幅が狭く形成されている。また、ガード用配線130およびガード用配線132も、第2の配線126および第3の配線128と同様の配線幅を有するように形成されている。つまり、ここでは、電気ヒューズ150を構成する第1の配線120のみが配線幅が狭く形成されている。このような構成とすることにより、電気ヒューズ150に電流を流したときの被切断部152の抵抗を高くすることができ、電気ヒューズ150の溶断を容易にすることができる。
図8は、半導体装置100の平面断面図である。図8のA1−A2断面図は、図1(b)と同様となる。
ここで、電気ヒューズ150の被切断部152は、第1の配線120の他の領域よりも、幅が狭く形成されている。このような構成とすることにより、電気ヒューズ150に電流を流したときの被切断部152の抵抗を高くすることができ、電気ヒューズ150の溶断を容易にすることができる。なお、ここでは、第2の配線126、第3の配線128、ガード用配線130、およびガード用配線132の配線幅は、電気ヒューズ150の被切断部152の配線幅と同様に形成されている。
図9は、半導体装置100の平面断面図である。図9のA1−A2断面図は、図7(b)と同様となる。
ここで、電気ヒューズ150の被切断部152は、少なくとも第2の配線126および第3の配線128が設けられた領域において、第2の配線126および第3の配線128よりも幅が狭く形成されている。また、電気ヒューズ150の被切断部152は、第1の配線120の他の領域よりも、幅が狭く形成されている。また、ここでは、ガード用配線130およびガード用配線132の配線幅は、第2の配線126および第3の配線128の配線幅と同様に形成されている。つまり、ここでは、電気ヒューズ150を構成する第1の配線120の被切断部152のみが配線幅が狭く形成されている。なお、第1の配線120の被切断部152以外の領域の配線幅は、第2の配線126および第3の配線128と同じ配線幅でもよく、異なる配線幅でもいずれでもよい。このような構成とすることにより、電気ヒューズ150に電流を流したときの被切断部152の抵抗を高くすることができ、電気ヒューズ150の溶断を容易にすることができる。
次に、本実施の形態における半導体装置100の効果を説明する。
以上の実施の形態における半導体装置100によれば、電気ヒューズ150の被切断部152の両側方に層間絶縁膜が存在せず、層間絶縁膜よりも熱伝導率の低いエアギャップ118が設けられている。そのため、電気ヒューズ150に電流を流して電気ヒューズ150を切断する際に、エアギャップ118が熱遮断領域として機能し、被切断部152からの放熱を少なくすることができ、被切断部152を効果的に発熱させることができ、電気ヒューズ150の溶断を容易に行うことができる。
また、以上の実施の形態において、電気ヒューズ150の被切断部152は、その下層に形成された層間絶縁膜102に接して形成されている。そのため、第1の配線120である被切断部152を効率よく切断することができる。一方、たとえば、特許文献1に記載された構成のヒューズにおいては、上層金属配線4が金属プラグ5と接続されている。そのため、このヒューズを電気ヒューズとして用いようとすると、ヒューズに電流を流したときに、上層金属配線4ではなく、金属プラグ5(ビア)が切断されてしまうことになってしまう。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
なお、以上の実施の形態において、図4に示したように、基板101上全面において層間絶縁膜107を除去する例を示しているが、層間絶縁膜107は、第1の配線120と第2の配線126との間、および第1の配線120と第3の配線128との間に空間ができる程度に除去されていれば、一部残ったままでもよい。この場合、層間絶縁膜108を層間絶縁膜107と同じ材料により構成することができる。
また、以上の実施の形態において、図1に示した例でも、半導体装置100がガード用配線130およびガード用配線132を含むガード部材160を有する例を示したが、半導体装置100は、ガード部材160を有しない構成とすることもできる。また、図5および図6を参照して説明した例において、上層プレート電極140がガード用ビア136およびガード用ビア138を介してそれぞれガード用配線130およびガード用配線132に接続された構成を示したが、半導体装置100がガード用配線130およびガード用配線132を有しない構成として、上層プレート電極140がガード用ビアを介して第2の配線126および第3の配線128に接続されるような構成とすることもできる。
また、図7から図9を参照して説明した構成においても、図5および図6に示した構成のガード部材160を設けた構成とすることもできる。また、この場合も、半導体装置100がガード用配線130およびガード用配線132を有しない構成として、上層プレート電極140がガード用ビアを介して第2の配線126および第3の配線128に接続されるような構成とすることもできる。
100 半導体装置
101 基板
102 層間絶縁膜
103 層間絶縁膜
104 エッチング阻止膜
105 層間絶縁膜
106 バリア絶縁膜
107 層間絶縁膜
108 層間絶縁膜
109 エッチング阻止膜
110 層間絶縁膜
118 エアギャップ
120 第1の配線
122 バリアメタル膜
124 配線メタル膜
126 第2の配線
128 第3の配線
130 ガード用配線
132 ガード用配線
134 下層プレート電極
136 ガード用ビア
138 ガード用ビア
140 上層プレート電極
150 電気ヒューズ
152 被切断部
160 ガード部材

Claims (12)

  1. 基板と、
    前記基板上に形成された層間絶縁膜と、
    前記層間絶縁膜中に形成された第1の配線により構成され、被切断部を有する電気ヒューズと、
    前記第1の配線と同層において、前記電気ヒューズの前記被切断部の両側方に、それぞれ、前記被切断部に沿って延在して形成された第2の配線および第3の配線と、
    を含み、
    前記被切断部と前記第2の配線との間、および前記被切断部と前記第3の配線との間には、それぞれ、前記被切断部に沿って延在して形成されたエアギャップが設けられた半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記第1の配線と同層において、前記第1の配線の上層において、平面視で前記電気ヒューズの前記被切断部を覆うように形成された上層プレート電極を含むガード部材をさらに含む半導体装置。
  3. 請求項2に記載の半導体装置において、
    前記ガード部材は、前記第1の配線と同層において、前記電気ヒューズの前記被切断部との間に前記第2の配線および前記第3の配線を挟んで、さらに外側にそれぞれ形成された第1のガード用配線および第2のガード用配線と、前記第1のガード用配線と前記上層プレート電極との間の層に設けられ、これらを接続する第1のガード用ビア、および前記第2のガード用配線と前記上層プレート電極との間の層に設けられ、これらを接続する第2のガード用ビアと、をさらに含む半導体装置。
  4. 請求項3に記載の半導体装置において、
    前記ガード部材は、前記第1の配線の下層において、平面視で前記電気ヒューズの前記被切断部を覆うように形成された下層プレート電極と、前記第1のガード用配線と前記下層プレート電極との間の層に設けられ、これらを接続する第3のガード用ビア、および前記第2のガード用配線と前記下層プレート電極との間の層に設けられ、これらを接続する第4のガード用ビアと、をさらに含む半導体装置。
  5. 請求項1から4いずれかに記載の半導体装置において、
    前記電気ヒューズの前記被切断部は、少なくとも前記第2の配線および前記第3の配線が設けられた領域において、前記第2の配線および前記第3の配線の配線幅以下の幅である半導体装置。
  6. 請求項1から5いずれかに記載の半導体装置において、
    前記電気ヒューズの前記被切断部は、少なくとも前記第2の配線および前記第3の配線が設けられた領域において、前記第2の配線および前記第3の配線よりも幅が狭い半導体装置。
  7. 請求項1から6いずれかに記載の半導体装置において、
    前記電気ヒューズの前記被切断部は、前記第1の配線の他の領域よりも、幅が狭く形成された半導体装置。
  8. 請求項1から7いずれかに記載の半導体装置において、
    前記第1の配線の前記被切断部と、前記第2の配線および前記第3の配線との間隔は、当該半導体装置の配線間隔の最小寸法である半導体装置。
  9. 請求項1から8いずれかに記載の半導体装置において、
    前記第1の配線の前記被切断部は、その下層に形成された絶縁膜に接して形成された半導体装置。
  10. 請求項1から9いずれかに記載の半導体装置において、
    前記第1の配線、前記第2の配線、および前記第3の配線は、銅を主成分として含む銅含有金属膜により構成された半導体装置。
  11. 請求項1から10いずれかに記載の半導体装置を製造する方法であって、
    前記電気ヒューズに電流を流して前記電気ヒューズの前記被切断部を切断する工程を含む半導体装置の製造方法。
  12. 請求項1から10いずれかに記載の半導体装置を製造する方法であって、
    前記基板上に第1の層間絶縁膜を形成する工程と、
    前記第1の層間絶縁膜に配線溝を形成し、当該配線溝内にメタル材料を埋め込み、前記配線溝外部に露出した前記メタル材料を除去することにより、前記第1の配線、前記第2の配線、および前記第3の配線を形成する工程と、
    前記第1の層間絶縁膜をエッチングにより除去して、前記第1の配線と前記第2の配線との間、および前記第1の配線と前記第3の配線との間に空間を形成する工程と、
    前記第1の層間絶縁膜を除去した後に、前記基板上に第2の層間絶縁膜を、前記第1の配線と前記第2の配線との間、および前記第1の配線と前記第3の配線との間に前記第2の層間絶縁膜が埋め込まれない条件で形成して、前記エアギャップを形成する工程と、
    を含む半導体装置の製造方法。
JP2009280474A 2009-12-10 2009-12-10 半導体装置および半導体装置の製造方法 Active JP5537137B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009280474A JP5537137B2 (ja) 2009-12-10 2009-12-10 半導体装置および半導体装置の製造方法
US12/963,695 US8564090B2 (en) 2009-12-10 2010-12-09 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009280474A JP5537137B2 (ja) 2009-12-10 2009-12-10 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011124370A true JP2011124370A (ja) 2011-06-23
JP5537137B2 JP5537137B2 (ja) 2014-07-02

Family

ID=44141977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009280474A Active JP5537137B2 (ja) 2009-12-10 2009-12-10 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8564090B2 (ja)
JP (1) JP5537137B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923296B2 (en) 2021-09-02 2024-03-05 Renesas Electronics Corporation Semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113187B1 (ko) * 2010-01-29 2012-02-15 주식회사 하이닉스반도체 열 확산을 방지할 수 있는 전기적 퓨즈를 구비하는 반도체 집적 회로
FR3016044B1 (fr) * 2013-12-27 2020-10-02 Commissariat Energie Atomique Capteur de gaz gravimetrique a limite de detection abaissee
US9666528B1 (en) * 2016-02-23 2017-05-30 International Business Machines Corporation BEOL vertical fuse formed over air gap
JP2019054199A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 半導体装置
US10971447B2 (en) * 2019-06-24 2021-04-06 International Business Machines Corporation BEOL electrical fuse
US11600707B2 (en) * 2020-05-12 2023-03-07 Micron Technology, Inc. Methods of forming conductive pipes between neighboring features, and integrated assemblies having conductive pipes between neighboring features

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197542A (ja) * 1997-09-19 1999-04-09 Nec Corp 半導体装置およびその製造方法
JP2001085519A (ja) * 1999-08-31 2001-03-30 Tobu Denshi Kk 半導体素子の配線構造の製造方法
JP2006041257A (ja) * 2004-07-28 2006-02-09 Ricoh Co Ltd 半導体装置
JP2008053323A (ja) * 2006-08-23 2008-03-06 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002197884A (ja) 2000-12-28 2002-07-12 Toshiba Corp 電流溶断型ヒューズアレイ、半導体記憶装置及び半導体記憶システム
JP2004193431A (ja) 2002-12-12 2004-07-08 Renesas Technology Corp 半導体装置およびその製造方法
JP4959267B2 (ja) * 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
JP4884077B2 (ja) * 2006-05-25 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197542A (ja) * 1997-09-19 1999-04-09 Nec Corp 半導体装置およびその製造方法
JP2001085519A (ja) * 1999-08-31 2001-03-30 Tobu Denshi Kk 半導体素子の配線構造の製造方法
JP2006041257A (ja) * 2004-07-28 2006-02-09 Ricoh Co Ltd 半導体装置
JP2008053323A (ja) * 2006-08-23 2008-03-06 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923296B2 (en) 2021-09-02 2024-03-05 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
US20110140235A1 (en) 2011-06-16
JP5537137B2 (ja) 2014-07-02
US8564090B2 (en) 2013-10-22

Similar Documents

Publication Publication Date Title
JP5537137B2 (ja) 半導体装置および半導体装置の製造方法
US8039963B2 (en) Semiconductor device having seal ring structure
JP5307437B2 (ja) 半導体装置
JP4861060B2 (ja) 半導体装置および電気ヒューズの切断方法
US8228158B2 (en) Semiconductor device
TW406297B (en) Semiconductor device and manufacture therefor
JP2007305693A (ja) 半導体装置および電気ヒューズの切断方法
US9585257B2 (en) Method of forming a glass interposer with thermal vias
JP2010074158A (ja) ローカルインタコネクトを備えた半導体装置
JP4455819B2 (ja) 半導体素子のヒューズの形成法
JP2009141266A (ja) 半導体装置
US20080315355A1 (en) Semiconductor device and method of manufacturing the same
JP4777899B2 (ja) 半導体装置
JP2011049252A (ja) 半導体装置およびその製造方法
US8080861B2 (en) Semiconductor device
US9006861B2 (en) Integrated circuit device
JP5331408B2 (ja) 半導体装置
JP5632766B2 (ja) 半導体装置
TW201832342A (zh) 半導體裝置以及半導體裝置的製造方法
TW201801250A (zh) 半導體裝置
JP5722651B2 (ja) 半導体装置およびその製造方法
JP3269491B2 (ja) 半導体装置及びそれに用いるヒューズ構造並びにその製造方法
JP2023515550A (ja) 半導体構造及びその形成方法、レーザヒューズの溶断方法
KR100582410B1 (ko) 반도체 장치 및 반도체 장치의 제조방법
JP2006173391A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140425

R150 Certificate of patent or registration of utility model

Ref document number: 5537137

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350