JP2011124370A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011124370A JP2011124370A JP2009280474A JP2009280474A JP2011124370A JP 2011124370 A JP2011124370 A JP 2011124370A JP 2009280474 A JP2009280474 A JP 2009280474A JP 2009280474 A JP2009280474 A JP 2009280474A JP 2011124370 A JP2011124370 A JP 2011124370A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- guard
- insulating film
- cut portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置100は、基板101上に形成された層間絶縁膜108と、層間絶縁膜108中に形成された第1の配線120により構成され、被切断部152を有する電気ヒューズ150と、第1の配線120と同層において、被切断部152の両側方に、それぞれ、被切断部152に沿って延在して形成された第2の配線126および第3の配線128と、を含む。ここで、被切断部152と第2の配線126との間、および被切断部152と第3の配線128との間には、それぞれ、被切断部152に沿って延在して形成されたエアギャップ118が設けられている。
【選択図】図1
Description
基板と、
前記基板上に形成された層間絶縁膜と、
前記層間絶縁膜中に形成された第1の配線により構成され、被切断部を有する電気ヒューズと、
前記第1の配線と同層において、前記電気ヒューズの前記被切断部の両側方に、それぞれ、前記被切断部に沿って延在して形成された第2の配線および第3の配線と、
を含み、
前記被切断部と前記第2の配線との間、および前記被切断部と前記第3の配線との間には、それぞれ、前記被切断部に沿って延在して形成されたエアギャップが設けられた半導体装置が提供される。
上記の電気ヒューズを製造する方法であって、
前記電気ヒューズに電流を流して前記電気ヒューズの前記被切断部を切断する工程を含む半導体装置の製造方法が提供される。
上記の電気ヒューズを製造する方法であって、
前記基板上に第1の層間絶縁膜を形成する工程と、
前記第1の層間絶縁膜に配線溝を形成し、当該配線溝内にメタル材料を埋め込み、前記配線溝外部に露出した前記メタル材料を除去することにより、前記第1の配線、前記第2の配線、および前記第3の配線を形成する工程と、
前記第1の層間絶縁膜をエッチングにより除去して、前記第1の配線と前記第2の配線との間、および前記第1の配線と前記第3の配線との間に空間を形成する工程と、
前記第1の層間絶縁膜を除去した後に、前記基板上に第2の層間絶縁膜を、前記第1の配線と前記第2の配線との間、および前記第1の配線と前記第3の配線との間に前記第2の層間絶縁膜が埋め込まれない条件で形成して、前記エアギャップを形成する工程と、
を含む半導体装置の製造方法が提供される。
まず、基板101上に各素子を形成し、その上に層間絶縁膜102(たとえば膜厚200nmから800nm程度)を形成する。層間絶縁膜102は、たとえばプラズマCVD法により成膜することができる。ついで、層間絶縁膜102に、基板101上に形成された素子と電気的に接続するコンタクト等(不図示)を形成する。また、ここでは層間絶縁膜102を一層として記載しているが、複数層とすることもできる。
図7(a)は、半導体装置100の平面断面図、図7(b)は、半導体装置100の断面図である。図7(a)は、図7(b)のB1−B2断面図に対応し、図7(b)は、図7(a)のA1−A2断面図に対応する。
図7に示す例では、電気ヒューズ150の被切断部152は、少なくとも第2の配線126および第3の配線128が設けられた領域において、第2の配線126および第3の配線128よりも幅が狭く形成されている。また、ガード用配線130およびガード用配線132も、第2の配線126および第3の配線128と同様の配線幅を有するように形成されている。つまり、ここでは、電気ヒューズ150を構成する第1の配線120のみが配線幅が狭く形成されている。このような構成とすることにより、電気ヒューズ150に電流を流したときの被切断部152の抵抗を高くすることができ、電気ヒューズ150の溶断を容易にすることができる。
ここで、電気ヒューズ150の被切断部152は、第1の配線120の他の領域よりも、幅が狭く形成されている。このような構成とすることにより、電気ヒューズ150に電流を流したときの被切断部152の抵抗を高くすることができ、電気ヒューズ150の溶断を容易にすることができる。なお、ここでは、第2の配線126、第3の配線128、ガード用配線130、およびガード用配線132の配線幅は、電気ヒューズ150の被切断部152の配線幅と同様に形成されている。
ここで、電気ヒューズ150の被切断部152は、少なくとも第2の配線126および第3の配線128が設けられた領域において、第2の配線126および第3の配線128よりも幅が狭く形成されている。また、電気ヒューズ150の被切断部152は、第1の配線120の他の領域よりも、幅が狭く形成されている。また、ここでは、ガード用配線130およびガード用配線132の配線幅は、第2の配線126および第3の配線128の配線幅と同様に形成されている。つまり、ここでは、電気ヒューズ150を構成する第1の配線120の被切断部152のみが配線幅が狭く形成されている。なお、第1の配線120の被切断部152以外の領域の配線幅は、第2の配線126および第3の配線128と同じ配線幅でもよく、異なる配線幅でもいずれでもよい。このような構成とすることにより、電気ヒューズ150に電流を流したときの被切断部152の抵抗を高くすることができ、電気ヒューズ150の溶断を容易にすることができる。
以上の実施の形態における半導体装置100によれば、電気ヒューズ150の被切断部152の両側方に層間絶縁膜が存在せず、層間絶縁膜よりも熱伝導率の低いエアギャップ118が設けられている。そのため、電気ヒューズ150に電流を流して電気ヒューズ150を切断する際に、エアギャップ118が熱遮断領域として機能し、被切断部152からの放熱を少なくすることができ、被切断部152を効果的に発熱させることができ、電気ヒューズ150の溶断を容易に行うことができる。
101 基板
102 層間絶縁膜
103 層間絶縁膜
104 エッチング阻止膜
105 層間絶縁膜
106 バリア絶縁膜
107 層間絶縁膜
108 層間絶縁膜
109 エッチング阻止膜
110 層間絶縁膜
118 エアギャップ
120 第1の配線
122 バリアメタル膜
124 配線メタル膜
126 第2の配線
128 第3の配線
130 ガード用配線
132 ガード用配線
134 下層プレート電極
136 ガード用ビア
138 ガード用ビア
140 上層プレート電極
150 電気ヒューズ
152 被切断部
160 ガード部材
Claims (12)
- 基板と、
前記基板上に形成された層間絶縁膜と、
前記層間絶縁膜中に形成された第1の配線により構成され、被切断部を有する電気ヒューズと、
前記第1の配線と同層において、前記電気ヒューズの前記被切断部の両側方に、それぞれ、前記被切断部に沿って延在して形成された第2の配線および第3の配線と、
を含み、
前記被切断部と前記第2の配線との間、および前記被切断部と前記第3の配線との間には、それぞれ、前記被切断部に沿って延在して形成されたエアギャップが設けられた半導体装置。 - 請求項1に記載の半導体装置において、
前記第1の配線と同層において、前記第1の配線の上層において、平面視で前記電気ヒューズの前記被切断部を覆うように形成された上層プレート電極を含むガード部材をさらに含む半導体装置。 - 請求項2に記載の半導体装置において、
前記ガード部材は、前記第1の配線と同層において、前記電気ヒューズの前記被切断部との間に前記第2の配線および前記第3の配線を挟んで、さらに外側にそれぞれ形成された第1のガード用配線および第2のガード用配線と、前記第1のガード用配線と前記上層プレート電極との間の層に設けられ、これらを接続する第1のガード用ビア、および前記第2のガード用配線と前記上層プレート電極との間の層に設けられ、これらを接続する第2のガード用ビアと、をさらに含む半導体装置。 - 請求項3に記載の半導体装置において、
前記ガード部材は、前記第1の配線の下層において、平面視で前記電気ヒューズの前記被切断部を覆うように形成された下層プレート電極と、前記第1のガード用配線と前記下層プレート電極との間の層に設けられ、これらを接続する第3のガード用ビア、および前記第2のガード用配線と前記下層プレート電極との間の層に設けられ、これらを接続する第4のガード用ビアと、をさらに含む半導体装置。 - 請求項1から4いずれかに記載の半導体装置において、
前記電気ヒューズの前記被切断部は、少なくとも前記第2の配線および前記第3の配線が設けられた領域において、前記第2の配線および前記第3の配線の配線幅以下の幅である半導体装置。 - 請求項1から5いずれかに記載の半導体装置において、
前記電気ヒューズの前記被切断部は、少なくとも前記第2の配線および前記第3の配線が設けられた領域において、前記第2の配線および前記第3の配線よりも幅が狭い半導体装置。 - 請求項1から6いずれかに記載の半導体装置において、
前記電気ヒューズの前記被切断部は、前記第1の配線の他の領域よりも、幅が狭く形成された半導体装置。 - 請求項1から7いずれかに記載の半導体装置において、
前記第1の配線の前記被切断部と、前記第2の配線および前記第3の配線との間隔は、当該半導体装置の配線間隔の最小寸法である半導体装置。 - 請求項1から8いずれかに記載の半導体装置において、
前記第1の配線の前記被切断部は、その下層に形成された絶縁膜に接して形成された半導体装置。 - 請求項1から9いずれかに記載の半導体装置において、
前記第1の配線、前記第2の配線、および前記第3の配線は、銅を主成分として含む銅含有金属膜により構成された半導体装置。 - 請求項1から10いずれかに記載の半導体装置を製造する方法であって、
前記電気ヒューズに電流を流して前記電気ヒューズの前記被切断部を切断する工程を含む半導体装置の製造方法。 - 請求項1から10いずれかに記載の半導体装置を製造する方法であって、
前記基板上に第1の層間絶縁膜を形成する工程と、
前記第1の層間絶縁膜に配線溝を形成し、当該配線溝内にメタル材料を埋め込み、前記配線溝外部に露出した前記メタル材料を除去することにより、前記第1の配線、前記第2の配線、および前記第3の配線を形成する工程と、
前記第1の層間絶縁膜をエッチングにより除去して、前記第1の配線と前記第2の配線との間、および前記第1の配線と前記第3の配線との間に空間を形成する工程と、
前記第1の層間絶縁膜を除去した後に、前記基板上に第2の層間絶縁膜を、前記第1の配線と前記第2の配線との間、および前記第1の配線と前記第3の配線との間に前記第2の層間絶縁膜が埋め込まれない条件で形成して、前記エアギャップを形成する工程と、
を含む半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009280474A JP5537137B2 (ja) | 2009-12-10 | 2009-12-10 | 半導体装置および半導体装置の製造方法 |
US12/963,695 US8564090B2 (en) | 2009-12-10 | 2010-12-09 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009280474A JP5537137B2 (ja) | 2009-12-10 | 2009-12-10 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011124370A true JP2011124370A (ja) | 2011-06-23 |
JP5537137B2 JP5537137B2 (ja) | 2014-07-02 |
Family
ID=44141977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009280474A Active JP5537137B2 (ja) | 2009-12-10 | 2009-12-10 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8564090B2 (ja) |
JP (1) | JP5537137B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11923296B2 (en) | 2021-09-02 | 2024-03-05 | Renesas Electronics Corporation | Semiconductor device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101113187B1 (ko) * | 2010-01-29 | 2012-02-15 | 주식회사 하이닉스반도체 | 열 확산을 방지할 수 있는 전기적 퓨즈를 구비하는 반도체 집적 회로 |
FR3016044B1 (fr) * | 2013-12-27 | 2020-10-02 | Commissariat Energie Atomique | Capteur de gaz gravimetrique a limite de detection abaissee |
US9666528B1 (en) * | 2016-02-23 | 2017-05-30 | International Business Machines Corporation | BEOL vertical fuse formed over air gap |
JP2019054199A (ja) * | 2017-09-19 | 2019-04-04 | 東芝メモリ株式会社 | 半導体装置 |
US10971447B2 (en) * | 2019-06-24 | 2021-04-06 | International Business Machines Corporation | BEOL electrical fuse |
US11600707B2 (en) * | 2020-05-12 | 2023-03-07 | Micron Technology, Inc. | Methods of forming conductive pipes between neighboring features, and integrated assemblies having conductive pipes between neighboring features |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1197542A (ja) * | 1997-09-19 | 1999-04-09 | Nec Corp | 半導体装置およびその製造方法 |
JP2001085519A (ja) * | 1999-08-31 | 2001-03-30 | Tobu Denshi Kk | 半導体素子の配線構造の製造方法 |
JP2006041257A (ja) * | 2004-07-28 | 2006-02-09 | Ricoh Co Ltd | 半導体装置 |
JP2008053323A (ja) * | 2006-08-23 | 2008-03-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002197884A (ja) | 2000-12-28 | 2002-07-12 | Toshiba Corp | 電流溶断型ヒューズアレイ、半導体記憶装置及び半導体記憶システム |
JP2004193431A (ja) | 2002-12-12 | 2004-07-08 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP4959267B2 (ja) * | 2006-03-07 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの抵抗値の増加方法 |
JP4884077B2 (ja) * | 2006-05-25 | 2012-02-22 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2009
- 2009-12-10 JP JP2009280474A patent/JP5537137B2/ja active Active
-
2010
- 2010-12-09 US US12/963,695 patent/US8564090B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1197542A (ja) * | 1997-09-19 | 1999-04-09 | Nec Corp | 半導体装置およびその製造方法 |
JP2001085519A (ja) * | 1999-08-31 | 2001-03-30 | Tobu Denshi Kk | 半導体素子の配線構造の製造方法 |
JP2006041257A (ja) * | 2004-07-28 | 2006-02-09 | Ricoh Co Ltd | 半導体装置 |
JP2008053323A (ja) * | 2006-08-23 | 2008-03-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11923296B2 (en) | 2021-09-02 | 2024-03-05 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20110140235A1 (en) | 2011-06-16 |
JP5537137B2 (ja) | 2014-07-02 |
US8564090B2 (en) | 2013-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5537137B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8039963B2 (en) | Semiconductor device having seal ring structure | |
JP5307437B2 (ja) | 半導体装置 | |
JP4861060B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
US8228158B2 (en) | Semiconductor device | |
TW406297B (en) | Semiconductor device and manufacture therefor | |
JP2007305693A (ja) | 半導体装置および電気ヒューズの切断方法 | |
US9585257B2 (en) | Method of forming a glass interposer with thermal vias | |
JP2010074158A (ja) | ローカルインタコネクトを備えた半導体装置 | |
JP4455819B2 (ja) | 半導体素子のヒューズの形成法 | |
JP2009141266A (ja) | 半導体装置 | |
US20080315355A1 (en) | Semiconductor device and method of manufacturing the same | |
JP4777899B2 (ja) | 半導体装置 | |
JP2011049252A (ja) | 半導体装置およびその製造方法 | |
US8080861B2 (en) | Semiconductor device | |
US9006861B2 (en) | Integrated circuit device | |
JP5331408B2 (ja) | 半導体装置 | |
JP5632766B2 (ja) | 半導体装置 | |
TW201832342A (zh) | 半導體裝置以及半導體裝置的製造方法 | |
TW201801250A (zh) | 半導體裝置 | |
JP5722651B2 (ja) | 半導体装置およびその製造方法 | |
JP3269491B2 (ja) | 半導体装置及びそれに用いるヒューズ構造並びにその製造方法 | |
JP2023515550A (ja) | 半導体構造及びその形成方法、レーザヒューズの溶断方法 | |
KR100582410B1 (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
JP2006173391A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5537137 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |