TW201832342A - 半導體裝置以及半導體裝置的製造方法 - Google Patents

半導體裝置以及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201832342A
TW201832342A TW106142405A TW106142405A TW201832342A TW 201832342 A TW201832342 A TW 201832342A TW 106142405 A TW106142405 A TW 106142405A TW 106142405 A TW106142405 A TW 106142405A TW 201832342 A TW201832342 A TW 201832342A
Authority
TW
Taiwan
Prior art keywords
insulating film
fuse element
fuse
semiconductor device
laser irradiation
Prior art date
Application number
TW106142405A
Other languages
English (en)
Inventor
佐久間哲也
Original Assignee
日商艾普凌科有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商艾普凌科有限公司 filed Critical 日商艾普凌科有限公司
Publication of TW201832342A publication Critical patent/TW201832342A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種半導體裝置以及半導體裝置的製造方法，所述半導體裝置即使於經雷射微調的熔線元件上的保護絕緣膜的膜厚厚的情況下，亦不使基底絕緣膜產生裂紋而能夠穩定地進行熔線元件的熔斷。設為於包含雷射照射部的熔線元件中具備雷射照射部的側面與底面之間的角部經倒角而成的斜面的構成。

Description

半導體裝置以及半導體裝置的製造方法
本發明是有關於一種半導體裝置以及半導體裝置的製造方法，尤其是有關於一種具備藉由雷射照射而熔斷的熔線（fuse）元件的半導體裝置以及半導體裝置的製造方法。
於半導體裝置中，已知有藉由對使用多晶矽（polysilicon）或金屬（metal）、高熔點金屬等的熔線元件照射雷射並將其熔斷，而進行電阻值的調整或冗餘電路的微調（trimming）調整的方法。
圖8（a）表示現有的熔線元件的平面圖，另外，圖8（b）表示圖8（a）的A-A'的剖面圖。熔線元件53例如如圖8（a）所示般，包括：雷射照射部63、及包含雷射照射部63的兩端的觸點（contact）區域61的觸點部64。另外，該熔線元件53由多晶矽或金屬之類的導體構成，且如圖8（b）所示般形成於半導體基板51上的由矽氧化膜等所構成的基底絕緣膜52之上。於熔線元件53之上形成有矽氧化膜等的保護絕緣膜54。於將熔線熔斷的情況下，藉由如圖8（b）所示般自熔線元件53的上方照射雷射L而對熔線元件53的雷射照射部63進行加熱，使其熔融氣化並爆發性地飛散。
專利文獻1中，為了抑制由於雷射的高能量（energy）化而產生的下層基板的裂紋（crack），而示出有一種可藉由低能量的雷射進行熔斷的熔線元件的技術。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開昭60-91654號公報
[發明所欲解決之課題] 然而，發明者發現：半導體裝置的積體化發展，層間絕緣膜的層數與金屬配線的積層數一併增加，若保護絕緣膜的膜厚變厚，則於基底絕緣膜容易產生裂紋。
如圖9所示般，於保護絕緣膜74的膜厚薄的情況下，於熔線元件熔斷後，保護絕緣膜74成為朝上方呈放射狀消失的剖面形狀。圖10是保護絕緣膜厚的情形的熔線熔斷後的圖式。若保護絕緣膜84變厚，則如圖10所示般，於熔線元件下方的基底絕緣膜82亦產生熔融氣化能量以及朝向斜下二方向的裂紋86。
而且已明確，若所需的雷射能量的下限值與上限值的差明顯變窄，且保護絕緣膜84的膜厚成為基底絕緣膜82的膜厚的兩倍以上，則難以穩定地將熔線元件熔斷。
若保護絕緣膜84變厚，則需要高的雷射能量。推測其原因在於，保護絕緣膜84的破壞強度增加，若不根據增大的強度來照射高能量的雷射，則無法使保護絕緣膜84飛散。另外，認為若保護絕緣膜84變厚則於基底絕緣膜82容易產生裂紋86的原因在於，若保護絕緣膜84的強度增大，則當熔線元件進行熔融氣化時，保護絕緣膜84變得不易飛散，藉此朝向斜下二方向的角部的應力的比例增加。
因此，本發明的課題在於提供一種能夠抑制基底絕緣膜的裂紋、並穩定地將熔線元件熔斷的半導體裝置以及半導體裝置的製造方法。 [解決課題之手段]
為了解決所述課題，將本發明設為如下般的半導體裝置以及半導體裝置的製造方法。
即，設為一種半導體裝置，其的特徵在於，具有：基底絕緣膜；形成於所述基底絕緣膜上，並包含具有長度方向與寬度方向的雷射照射部的熔線元件；以及覆蓋所述熔線元件的保護絕緣膜，所述雷射照射部於所述長度方向上具備斜面，所述斜面藉由對與所述基底絕緣膜接觸的所述雷射照射部的底面與位於所述寬度方向上的其中一端部的所述雷射照射部的第一側面之間的角部、以及所述底面與位於所述寬度方向上的另一端部的所述雷射照射部的第二側面之間的角部分別進行倒角而設置。
另外，設為一種半導體裝置的製造方法，其特徵在於，具有：基底絕緣膜形成步驟，於半導體基板上形成基底絕緣膜；熔線層形成步驟，於所述基底絕緣膜上形成熔線層；絕緣層遮罩形成步驟，於所述熔線層上沈積絕緣層，並於所述絕緣層的熔線元件形成預定區域上形成絕緣層遮罩；熔線元件形成步驟，將所述絕緣層遮罩作為蝕刻遮罩而對所述熔線層進行乾式蝕刻，形成熔線元件的底面與側面之間的角部經倒角的熔線元件；以及保護絕緣膜形成步驟，於所述熔線元件上形成保護絕緣膜。 [發明的效果]
本發明藉由設為於熔線元件中具備雷射照射部的側面與底面之間的角部經倒角而成的斜面的構成，即使根據保護絕緣膜的膜厚而提高雷射的照射能量，亦可緩和使熔線元件熔融氣化時的朝向斜下方向的應力的集中，因此可實現一種可抑制基底絕緣膜的裂紋的產生、並能夠穩定地將熔線元件熔斷的半導體裝置。
以下，參照圖式對本發明的實施形態進行說明。
圖1（a）是表示本發明的第一實施形態的熔線元件的平面圖，圖1（b）是圖1（a）的B-B'的剖面圖。
如圖1（a）所示般，熔線元件3包括：可藉由雷射而容易地熔斷的寬度狹窄的雷射照射部13以及設置於雷射照射部13的長度方向的兩端的寬度寬的觸點部14。
雷射照射部13包括能夠藉由雷射的照射而切斷的多晶矽、或者鈦或鈷之類的高熔點金屬、鋁或銅之類的金屬等導電材料。圖1（a）中，將雷射照射部13的成為長度方向的長度相對於寬度方向的長度而繪製得長，但大小關係並不限於此。另外，寬度方向上存在的左右兩個側面於圖1（a）中成為相對於長度方向垂直的方向的面，但該角度並不限於垂直。本發明中，將雷射照射部13中的自長度方向的其中一端至另一端之間所存在的面稱為側面。
觸點部14為包含與未圖示的金屬配線接觸的觸點區域11的部分，且包括多晶矽或高熔點金屬、金屬等導體，但無需為與雷射照射部13相同的材料。例如亦可為，雷射照射部13的材料為多晶矽，且觸點部14為藉由高熔點金屬將多晶矽加以矽化物（silicide）化而成的矽化物層。
另外，如圖1（b）所示般，熔線元件3形成於包括矽氧化膜等的基底絕緣膜2之上，其中，所述基底絕緣膜2形成於半導體基板1上。
於熔線元件3為多晶矽的情況下，基底絕緣膜2利用用於元件分離的矽局部氧化（Local Oxidation of Silicon，LOCOS）絕緣膜或淺溝槽隔離（Shallow Trench Isolation，STI）絕緣膜。另外，於熔線元件3為金屬的情況下，進而使硼磷矽玻璃（Boro-Phospho-Silicate Glass，BPSG）膜、或者將配線間分離的層間絕緣膜重疊積層，但所述構成只要為絕緣膜即可，並沒有特別限定於該些材料。
於熔線元件3之上形成有包括矽氧化膜或矽氮化膜等的保護絕緣膜4。保護絕緣膜4是為了防止水分或來自外部的異物與熔線元件3直接接觸並發生損傷或劣化而設置的膜。為了發揮所述作用，保護絕緣膜4亦可為BPSG膜或層間絕緣膜、鈍化膜中的任一者、或者它們的組合，只要為絕緣膜，則並沒有特別限定於該些。
如圖1（b）所示般，第一實施形態的熔線元件3的雷射照射部13的剖面於熔線元件3的底面與右側的側面之間的角部、及底面與左側的側面之間的角部分別具備藉由倒角所形成的斜面。所述斜面是沿著雷射照射部13的位於寬度方向上的其中一端部的側面而形成，且分別配置於雷射照射部13的右側與左側。
於第一實施形態中，雷射照射部13的底面與上表面平行，這一點是與先前同樣的結構。
然而，若保護絕緣膜4成為基底絕緣膜2的2.5倍以上的厚度，則熔線元件3容易發生熔斷不良，且需要提高雷射的能量，另一方面，發明者觀察到於基底絕緣膜2容易產生裂紋。發明者認為此種現象產生的理由如下。
當雷射照射部13藉由雷射的照射而熔融氣化，且蒸氣壓上升並發生爆發時，雷射照射部13的凸形狀的角部由於熔融氣化時的膨脹作用而被擠出至外側。而且，應力集中於與所述角部接觸的周圍的凹形狀的絕緣膜部分。因此，當雷射照射部13的剖面中的斜四方向的角部的絕緣膜呈放射狀被擠出時，若保護絕緣膜4的膜厚薄，則保護絕緣膜4沿著破壞強度弱的斜上二方向發生破壞、飛散。若雷射照射部13上的保護絕緣膜4變得厚而牢固，且雷射照射部13的斜上二方向的角部的保護絕緣膜4不易發生破壞，則朝向與雷射照射部13的底面側的斜下二方向的角部接觸的基底絕緣膜2的應力集中增大。若該應力超過基底絕緣膜2的破壞強度，則於斜下二方向上產生裂紋。
即，若保護絕緣膜4變厚，則為了與熔線元件3的熔融氣化同時地使保護絕緣膜4飛散，而雷射能量的容許下限值上升，為了不使基底絕緣膜2產生裂紋而容許上限值下降，因此難以穩定地將熔線元件3熔斷。
於第一實施形態中，藉由如圖1（b）所示般設置對斜下二方向的角部沿著雷射照射部13的長度方向進行倒角所形成的斜面，而使斜下二方向的應力集中於該面內進行分散，並抑制基底絕緣膜2的裂紋的產生。而且，與之對應地使由熔融氣化所引起的應力集中於熔線元件3的斜上二方向的90度的角部，並使被覆雷射照射部13的保護絕緣膜4有效率地飛散。
於第一實施形態中，於雷射照射部13的熔融氣化時，與雷射照射部13的斜上二方向的角部接觸的保護絕緣膜4容易發生破壞，因此可抑制保護絕緣膜4變厚時的基底絕緣膜2的裂紋的產生。因此，可提供一種即使保護絕緣膜4因金屬配線的多層化而變厚，亦可穩定地將熔線元件3熔斷的半導體裝置。
繼而，基於圖2（a）～圖2（c）來說明第一實施形態的半導體裝置的製造方法。
首先，如圖2（a）所示般，於半導體基板1上形成矽氧化膜等的基底絕緣膜2。該基底絕緣膜2亦可兼用作LOCOS絕緣膜或STI絕緣膜。繼而，於基底絕緣膜2之上例如將多晶矽等熔線層7成膜。
繼而，於該熔線層7之上塗佈光阻劑9，藉由光微影技術將作為絕緣層遮罩的光阻劑9加工為熔線元件3的形狀。
繼而，如圖2（b）所示般，以光阻劑9作為遮罩，藉由反應離子蝕刻（Reactive Ion Etching，RIE）法將光阻劑9以外的區域的熔線層7蝕刻去除，並進行圖案化（patterning）成為熔線元件3的形狀。此時，調整熔線層7的過蝕刻（over-etching）量，以相較於光阻劑9的圖案的寬度而使熔線元件3的底面與側面之間的兩個角部朝內側中間變細的方式蝕刻，而進行倒角。
一般而言，已知於藉由RIE法的乾式蝕刻中，若將絕緣物上的被蝕刻材去除並露出下方的絕緣物後，仍過度地實施過蝕刻，則產生被稱為凹口（notch）的被蝕刻材的下方部的中間變細形狀。認為該現象產生的原因在於，於過蝕刻時，蝕刻種的離子停留於被蝕刻材的下方的絕緣物上，藉此，自後方照射的離子的軌道被彎曲，且蝕刻朝向被蝕刻材的下部的側壁推進。
於第一實施形態中，利用該現象並藉由蝕刻時所產生的正離子（plus ion）10使熔線元件3產生凹口，從而實現熔線元件3的側面下部的角部的倒角。
繼而，如圖2（c）所示般，於熔線元件3上藉由化學氣相沈積（chemical vapor deposition，CVD）等來沈積保護絕緣膜4，並經過未圖示的金屬配線形成步驟等而完成第一實施形態的半導體裝置。
繼而，對第二實施形態進行說明。圖3是表示第二實施形態的半導體裝置的剖面圖。關於平面形狀，與第一實施形態的圖1（a）是同樣的。
圖3中，於半導體基板1上形成有基底絕緣膜2，且於所述基底絕緣膜2上設置有包括多晶矽等導體的熔線元件3。而且，於所述熔線元件3之上形成有保護絕緣膜4。第二實施形態的熔線元件3由於藉由倒角所形成的兩個斜面分別與上表面連接，而具備倒錐狀的梯形形狀的剖面。
當以上般的結構的熔線元件3的雷射照射部13進行熔融氣化，且蒸氣壓上升並發生爆發時，朝向熔線元件3的底面側的斜下二方向的角部的應力是與第一實施形態同樣地緩和。進而，於第二實施形態中，熔線元件3的上表面側的斜上二方向的角部形成為小於90的銳角。因此，當雷射照射時的熔融氣化時，相較於第一實施形態而言，應力更集中於所述上表面側的斜上二方向的角部，從而提高上表面的保護絕緣膜4的破壞效果。因而，相較第一實施形態而言，第二實施形態的半導體裝置具有基底絕緣膜2的裂紋產生的抑制效果高的優點。
繼而，基於圖4（a）～圖4（d）來說明第二實施形態的半導體裝置的製造方法。
首先，如圖4（a）所示般，於半導體基板1上形成矽氧化膜等的基底絕緣膜2，於該基底絕緣膜2之上例如將多晶矽等熔線層7成膜。而且，進而將矽氧化膜等的遮罩絕緣膜8沈積於熔線層7之上。
繼而，如圖4（b）所示般，於遮罩絕緣膜8上塗佈光阻劑9，藉由光微影技術將光阻劑9加工為熔線元件3的形狀。繼而，將光阻劑9作為遮罩而對光阻劑9以外的區域的遮罩絕緣膜8進行蝕刻。
繼而，如圖4（c）所示般，將光阻劑9去除後，將遮罩絕緣膜8作為絕緣層遮罩，藉由RIE法將遮罩絕緣膜8以外的區域的熔線層7蝕刻去除，從而形成熔線元件3。
一般而言，於藉由RIE法的乾式蝕刻中，蝕刻時所產生的二次產物的沈積與蝕刻的製程同時發生。其中，於被蝕刻面表面，雖然蝕刻的製程優先推進，但於被蝕刻材的側壁，離子的照射少，相較於蝕刻而更容易推進二次產物的沈積。因此，該二次產物發揮側壁保護的作用，相較於橫向而更推進縱向的蝕刻，從而容易實現被蝕刻材的各向異性形狀。
作為大大有助於保護被蝕刻材免於該橫向的蝕刻的二次產物的主要因素，可列舉蝕刻遮罩的材料。於第二實施形態中將蝕刻遮罩自容易產生碳系的二次產物的光阻劑變為矽氧化膜等的絕緣膜，從而減少側壁保護效果。因此，於蝕刻時推進自遮罩絕緣膜8的下方緩緩朝向熔線元件3的側壁方向的蝕刻。而且，熔線元件3的最終剖面成為倒錐狀的梯形形狀。
繼而，如圖4（d）所示般，於熔線元件3上藉由CVD等形成保護絕緣膜4，並經過未圖示的金屬配線形成步驟等而完成第二實施形態的半導體裝置。
繼而，對第三實施形態進行說明。圖5是表示第三實施形態的半導體裝置的剖面圖。雖未於平面形狀中示出，但與藉由圖1（a）所示的第一實施形態是同樣的。
圖5中，於半導體基板1上形成有基底絕緣膜2，且於所述基底絕緣膜2的表面設置有絕緣膜凹部12。於所述絕緣膜凹部12之上配置有包括多晶矽等導體的熔線元件3。熔線元件3的雷射照射部13具備底面的兩端依照絕緣膜凹部12的形狀而帶圓弧且於外側為凸的曲面的斜面。追隨其而雷射照射部13的上表面的兩端帶圓弧，成為具備將與底面平行的面作為底部的絕緣膜凹部12的上表面。而且，於所述熔線元件3之上沈積有保護絕緣膜4。
第三實施形態的熔線元件3的雷射照射部13呈位於寬度方向上的其中一短部的側面的底面側的角部帶圓弧的形狀，因此，於照射有雷射並進行熔融氣化的情況下，可緩和朝向斜下二方向的角部的應力集中。進而，第三實施形態中，雷射照射部13的上表面的兩端的角部未滿90度，且成為較第二實施形態更尖銳的銳角的角度。因此，當雷射照射時的熔融氣化時，應力相較於第二實施形態而更集中於斜上二方向，從而容易破壞上表面的保護絕緣膜4。因而，第三實施形態的半導體裝置相較於第二實施形態而可提高基底絕緣膜2的裂紋產生的抑制效果。
繼而，基於圖6（a）～圖6（c）來說明第三實施形態的半導體裝置的製造方法。
首先，如圖6（a）所示般，於半導體基板1上形成有矽氧化膜等的基底絕緣膜2的狀態下，塗佈光阻劑9，並使熔線元件形成預定區域的光阻劑9開口。該開口形狀是藉由使熔線元件圖案的白黑顛倒而成的資料的光阻劑而製作。繼而，將該光阻劑9作為遮罩並藉由濕式蝕刻等各向同性蝕刻使基底絕緣膜2凹陷，而形成絕緣膜凹部12。此時，藉由各向同性蝕刻而形成較光阻劑9的開口寬度寬的圖案。
繼而，如圖6（b）所示般，將光阻劑9去除之後，將多晶矽等的熔線層7成膜後，塗佈光阻劑9，並對熔線元件的形狀進行圖案化。繼而，將所述光阻劑9作為遮罩而對熔線層7進行蝕刻，從而形成熔線元件3。
藉由採用此種步驟而製作的熔線元件3是形成於藉由各向同性蝕刻而形成的基底絕緣膜2的絕緣膜凹部12的內側。而且，沿著絕緣膜凹部12的內壁，而熔線元件3的底面側的斜下二方向的角部被弄圓，同時上表面側的斜上二方向的角部成為銳角。
繼而，如圖6（c）所示般，於熔線元件3上藉由CVD等形成保護絕緣膜4，並經過未圖示的金屬配線形成步驟等而完成半導體裝置。
亦能夠將以上本發明的各實施形態進行各種組合來使用。例如，將第一實施形態與第二實施形態組合而成的第四實施形態示於圖7。圖7中為以下結構：將熔線元件3的雷射照射部13的側壁設為錐狀，進而於側壁的斜下側二方向上角部具備藉由倒角所形成的斜面。藉由如此，能以與第一實施形態相同的水準來緩和由雷射照射時的雷射照射部13的熔融氣化引起的、朝向熔線元件3的斜下側二方向的角部的應力，並以與第二實施形態相同的水準使朝向斜上二方向的角部的應力集中，從而可使被覆雷射照射部13的保護絕緣膜4有效率地飛散。
另外，此種結構可藉由採用以下製造方法來實現，即：與第二實施形態同樣地採用遮罩絕緣膜8作為熔線層7的蝕刻遮罩，且與第一實施形態同樣地進行過度的過蝕刻。
如此，本發明並不限定於所述實施形態，於不脫離本發明的主旨的範圍內能夠進行各種組合或變更。
1、51、71、81‧‧‧半導體基板
2、52、72、82‧‧‧基底絕緣膜
3、53‧‧‧熔線元件
4、54、74、84‧‧‧保護絕緣膜
7‧‧‧熔線層
8‧‧‧遮罩絕緣膜
9‧‧‧光阻劑
10‧‧‧正離子
11、61‧‧‧觸點區域
12‧‧‧絕緣膜凹部
13、63‧‧‧雷射照射部
14、64‧‧‧觸點部
86‧‧‧裂紋
L‧‧‧雷射
圖1（a）是本發明的第一實施形態的半導體裝置的平面圖，圖1（b）是圖1（a）所示的半導體裝置的剖面圖。 圖2（a）～圖2（c）是表示圖1（a）、圖1（b）所示的半導體裝置的製造方法的步驟流程圖。 圖3是第二實施形態的半導體裝置的剖面圖。 圖4（a）～圖4（d）是表示圖3所示的半導體裝置的製造方法的步驟流程圖。 圖5是第三實施形態的半導體裝置的剖面圖。 圖6（a）～圖6（c）是表示圖5所示的半導體裝置的製造方法的步驟流程圖。 圖7是第四實施形態的半導體裝置的剖面圖。 圖8（a）是現有的半導體裝置的平面圖，圖8（b）是圖8（a）所示的半導體裝置的剖面圖。 圖9是表示具有薄的保護絕緣膜的半導體裝置的熔線元件的熔斷後的樣態的剖面圖。 圖10是對當具有厚的保護絕緣膜的半導體裝置的熔線元件的熔斷時，於基底絕緣膜產生裂紋的機制進行說明的剖面圖。

Claims (10)

  1. 一種半導體裝置，其特徵在於，包括： 半導體基板； 基底絕緣膜，設置於所述半導體基板上； 熔線元件，形成於所述基底絕緣膜上，且包含具有長度方向與寬度方向的雷射照射部；以及 保護絕緣膜，覆蓋所述熔線元件， 其中所述雷射照射部於所述長度方向上具備斜面，所述斜面是藉由對與所述基底絕緣膜接觸的所述雷射照射部的底面與位於所述寬度方向上的其中一端部的所述雷射照射部的第一側面之間的角部、以及所述底面與位於所述寬度方向上的另一端部的所述雷射照射部的第二側面之間的角部分別倒角而設置。
  2. 如申請專利範圍第1項所述的半導體裝置，其中所述斜面分別連接於所述雷射照射部的上表面。
  3. 如申請專利範圍第1項所述的半導體裝置，其中所述斜面分別於所述雷射照射部的外側為凸的曲面。
  4. 如申請專利範圍第1項至第3項中任一項所述的半導體裝置，其中所述雷射照射部的上表面為與所述底面平行的面。
  5. 如申請專利範圍第1項或第3項所述的半導體裝置，其中所述雷射照射部的上表面具有將與所述底面平行的面作為底部的凹部。
  6. 一種半導體裝置的製造方法，其特徵在於，包括： 基底絕緣膜形成步驟，於半導體基板上形成基底絕緣膜； 熔線層形成步驟，於所述基底絕緣膜上形成熔線層； 絕緣層遮罩形成步驟，於所述熔線層上沈積絕緣層，並於所述絕緣層的熔線元件形成預定區域形成絕緣層遮罩； 熔線元件形成步驟，將所述絕緣層遮罩作為蝕刻遮罩而對所述熔線層進行乾式蝕刻，形成熔線元件的底面與側面之間的角部經倒角的熔線元件；以及 保護絕緣膜形成步驟，於所述熔線元件上形成保護絕緣膜。
  7. 如申請專利範圍第6項所述的半導體裝置的製造方法，其中所述熔線元件形成步驟是對所述熔線層進行蝕刻而使所述基底絕緣膜露出，進而於與進行蝕刻相同的條件下對所述熔線層進行過蝕刻，藉此形成所述底面與側面之間的角部經倒角的熔線元件。
  8. 如申請專利範圍第6項或第7項所述的半導體裝置的製造方法，其中所述絕緣層遮罩為光阻劑。
  9. 如申請專利範圍第6項或第7項所述的半導體裝置的製造方法，其中所述絕緣層遮罩為矽氧化膜。
  10. 一種半導體裝置的製造方法，其特徵在於具有： 基底絕緣膜形成步驟，於半導體基板上形成基底絕緣膜； 絕緣膜凹部形成步驟，於所述基底絕緣膜的熔線元件形成預定區域，藉由各向同性蝕刻而形成凹部； 熔線層形成步驟，於包含所述凹部的所述基底絕緣膜上形成熔線層； 絕緣層遮罩形成步驟，於所述熔線層上沈積絕緣層，並於所述絕緣層的熔線元件形成預定區域形成絕緣層遮罩； 熔線元件形成步驟，將所述絕緣層遮罩作為蝕刻遮罩而對所述熔線層進行乾式蝕刻，形成熔線元件的底面與側面之間的角部經倒角的熔線元件；以及 保護絕緣膜形成步驟，於所述熔線元件上形成保護絕緣膜。
TW106142405A 2017-02-24 2017-12-04 半導體裝置以及半導體裝置的製造方法 TW201832342A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-033328 2017-02-24
JP2017033328A JP2018139251A (ja) 2017-02-24 2017-02-24 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW201832342A true TW201832342A (zh) 2018-09-01

Family

ID=63246952

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142405A TW201832342A (zh) 2017-02-24 2017-12-04 半導體裝置以及半導體裝置的製造方法

Country Status (5)

Country Link
US (1) US20180247903A1 (zh)
JP (1) JP2018139251A (zh)
KR (1) KR20180098120A (zh)
CN (1) CN108511414A (zh)
TW (1) TW201832342A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7053092B2 (ja) * 2017-08-23 2022-04-12 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6091654A (ja) * 1983-10-25 1985-05-23 Mitsubishi Electric Corp 半導体装置におけるレ−ザトリム用ヒユ−ズ
JPH10135338A (ja) * 1996-10-28 1998-05-22 Nkk Corp メタルヒューズを備えた半導体装置及びこれを処理する装置
JP3275875B2 (ja) * 1999-04-16 2002-04-22 日本電気株式会社 半導体装置
DE10006528C2 (de) * 2000-02-15 2001-12-06 Infineon Technologies Ag Fuseanordnung für eine Halbleitervorrichtung
JP4673557B2 (ja) * 2004-01-19 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20060267136A1 (en) * 2005-05-24 2006-11-30 International Business Machines Corporation Integrated circuit (ic) with on-chip programmable fuses
US8969999B2 (en) * 2011-10-27 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) based, metal-semiconductor alloy fuse device and method of manufacturing same
JP2013157468A (ja) * 2012-01-30 2013-08-15 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法
US9917055B2 (en) * 2015-03-12 2018-03-13 Sii Semiconductor Corporation Semiconductor device having fuse element

Also Published As

Publication number Publication date
KR20180098120A (ko) 2018-09-03
CN108511414A (zh) 2018-09-07
US20180247903A1 (en) 2018-08-30
JP2018139251A (ja) 2018-09-06

Similar Documents

Publication Publication Date Title
KR102497116B1 (ko) 전자 장치 및 그 제조 방법
JP3275875B2 (ja) 半導体装置
CN106941091B (zh) 内连线结构、内连线布局结构及其制作方法
JP5537137B2 (ja) 半導体装置および半導体装置の製造方法
US11616066B2 (en) Semiconductor device and manufacturing method of the same
US7049225B2 (en) Method for manufacturing vias between conductive patterns utilizing etching mask patterns formed on the conductive patterns
TWI721546B (zh) 記憶體元件及其製造方法
US9418939B2 (en) Contact structure for NAND based non-volatile memory device and a method of manufacture
JP4455819B2 (ja) 半導体素子のヒューズの形成法
TW201832342A (zh) 半導體裝置以及半導體裝置的製造方法
US9870996B1 (en) Semiconductor device and method of fabricating the same
JP2008140829A (ja) 半導体装置およびその製造方法
JPH0945782A (ja) 冗長手段を有する半導体装置及びその製造方法
US8076778B2 (en) Method for preventing Al-Cu bottom damage using TiN liner
JP2007036181A (ja) 半導体素子の形成方法
JP2001110902A (ja) 自己整列コンタクトをもつ半導体素子及びその製造方法
TWI714713B (zh) 半導體裝置
JP6556007B2 (ja) 半導体装置の製造方法
JP4348355B2 (ja) 半導体装置の製造方法
JP2008205096A (ja) 半導体装置およびその製造方法
KR100673112B1 (ko) 퓨즈박스의 가아드링
JP2007214433A (ja) 半導体装置およびその製造方法
TWI671853B (zh) 防止產生孔洞的半導體結構及其製造方法
JP7053092B2 (ja) 半導体装置および半導体装置の製造方法
TWI642123B (zh) 多層結構與其製造方法及對應其之接觸結構