CN108511414A - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN108511414A
CN108511414A CN201711373091.3A CN201711373091A CN108511414A CN 108511414 A CN108511414 A CN 108511414A CN 201711373091 A CN201711373091 A CN 201711373091A CN 108511414 A CN108511414 A CN 108511414A
Authority
CN
China
Prior art keywords
fuse element
semiconductor device
fuse
underlying insulation
formation process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201711373091.3A
Other languages
English (en)
Inventor
佐久间哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Publication of CN108511414A publication Critical patent/CN108511414A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供半导体装置和该半导体装置的制造方法，即使在被激光微调的熔断器元件上的保护绝缘膜的膜厚较厚的情况下，也能够在基底绝缘膜上不产生裂纹的情况下稳定地进行熔断器元件的熔断。采用如下的结构：在包括激光照射部的熔断器元件中具备对激光照射部的侧面与底面之间的角部进行倒角而成的斜面。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置和半导体装置的制造方法，特别涉及具备通过照射激光而进行熔断的熔断器元件的半导体装置和半导体装置的制造方法。
背景技术
已知如下方法：在半导体装置中通过照射激光而将使用了多晶硅和金属、高熔点金属等的熔断器元件熔断，从而进行电阻值的调节和备用电路的微调。
在图8的(a)中示出了现有的熔断器元件的平面图，此外在图8的(b)中示出了图8的(a)的A-A’的截面图。熔断器元件53例如如图8的(a)所示，由激光照射部63和包括激光照射部63的两端的接触区域61的接触部64构成。此外，该熔断器元件53由多晶硅和金属这样的导电体构成，并如图8的(b)所示，形成在由半导体衬底51上的氧化硅膜等构成的基底绝缘膜52之上。在熔断器元件53上形成有氧化硅膜等保护绝缘膜54。在使熔断器熔断的情况下，通过从熔断器元件53的上方如图8的(b)所示照射激光L来对熔断器元件53的激光照射部63进行加热，从而使之熔融汽化而爆炸飞散。
在专利文献1中公开了如下技术：为了抑制因激光的高能量化而产生的下层衬底的裂纹，能够利用低能量的激光进行熔断的熔断器元件的技术。
专利文献1：日本特开昭60-91654号公报
但是，随着半导体装置的集成化的进步，发明者发现，当金属配线的层叠数且层间绝缘膜的层数增加从而保护绝缘膜的膜厚增厚时，基底绝缘膜变得容易产生裂纹。
如图9所示，在保护绝缘膜74的膜厚较薄的情况下，在熔断器元件熔断后，保护绝缘膜74成为随着朝向上方而以放射状消失的截面形状。图10为保护绝缘膜较厚的情况下的熔断器熔断后的图。当保护绝缘膜84较厚时，如图10所示，熔融汽化能量还会波及到熔断器元件下方的基底绝缘膜82，并产生斜向下朝向2个方向的裂纹86。
而且，所需的激光的能量的下限值与上限值的差明显变小，当保护绝缘膜84的膜厚为基底绝缘膜82的膜厚的2倍以上时，显然是难以稳定地对熔断器元件进行熔断的。
当保护绝缘膜84较厚时需要较高的激光能量。推测其原因，是因为保护绝缘膜84的破坏强度增大，如果不对应增大的强度而照射较高的能量的激光则无法使保护绝缘膜84飞散。此外，关于当保护绝缘膜84增厚时在基底绝缘膜82上容易产生裂纹86，考虑是因为当保护绝缘膜84的强度增大时，在熔断器元件熔融汽化时保护绝缘膜84不易飞散，由此朝向斜向下2个方向的角部的应力的比例增加。
发明内容
因此，本发明的课题在于提供能够抑制基底绝缘膜的裂纹从而稳定地对熔断器元件进行熔断的半导体装置和半导体装置的制造方法。
为了解决上述课题，本发明采用了如下的半导体装置和半导体装置的制造方法。
即一种半导体装置，其具备：基底绝缘膜；熔断器元件，其形成在所述基底绝缘膜上，包括具有长度方向和宽度方向的激光照射部；以及保护绝缘膜，其覆盖所述熔断器元件，所述半导体装置的特征在于，所述激光照射部在所述长度方向上具备斜面，所述斜面是通过对如下的角部分别进行倒角而设置的：所述激光照射部的与所述基底绝缘膜相接触的底面和所述激光照射部的位于所述宽度方向上的一个端部的第1侧面之间的角部，及所述底面和所述激光照射部的位于所述宽度方向上的另一个端部的第2侧面之间的角部。
此外，一种半导体装置的制造方法，其特征在于，具有：基底绝缘膜形成工序，在半导体衬底上形成基底绝缘膜；熔断器层形成工序，在所述基底绝缘膜上形成熔断器层；绝缘层掩模形成工序，在所述熔断器层上堆积绝缘层，并在所述绝缘层的熔断器元件形成预定区域中形成绝缘层掩模；熔断器元件形成工序，以所述绝缘层掩模为蚀刻掩模对所述熔断器层进行干蚀刻，并形成对熔断器元件的底面与侧面之间的角部进行了倒角的熔断器元件；以及保护绝缘膜形成工序，在所述熔断器元件上形成保护绝缘膜。
发明效果
本发明采用了在熔断器元件中具备对激光照射部的侧面与底面之间的角部进行倒角而成的斜面的结构，由此，即使根据保护绝缘膜的膜厚提高激光的照射能量，也能够缓和熔断器元件熔融汽化时的朝向斜下方向的应力的集中，因此能够实现可抑制基底绝缘膜的裂纹的产生并可稳定地对熔断器元件进行熔断的半导体装置。
附图说明
图1的(a)为本发明的第1实施方式的半导体装置的平面图，(b)为(a)所示的半导体装置的截面图。
图2为示出图1所示的半导体装置的制造方法的工序流程图。
图3为第2实施方式的半导体装置的截面图。
图4为示出图3所示的半导体装置的制造方法的工序流程图。
图5为第3实施方式的半导体装置的截面图。
图6为示出图5所示的半导体装置的制造方法的工序流程图。
图7为第4实施方式的半导体装置的截面图。
图8的(a)为现有的半导体装置的平面图，(b)为(a)所示的半导体装置的截面图。
图9为示出具有较薄的保护绝缘膜的半导体装置的熔断器元件的熔断后的状况的截面图。
图10为对具有较厚的保护绝缘膜的半导体装置的熔断器元件的熔断时在基底绝缘膜上产生裂纹的机理进行说明的截面图。
标号说明
1 半导体衬底
2 基底绝缘膜
3 熔断器元件
4 保护绝缘膜
7 熔断器层
8 掩模绝缘膜
9 光致抗蚀剂
10 阳离子
11 接触区域
12绝缘膜凹部
13激光照射部
14接触部
具体实施方式
以下，参照附图来对本发明的实施方式进行说明。
图1的(a)为示出本发明的第1实施方式的熔断器元件的平面图，图1的(b)为图1的(a)的B-B’的截面图。
如图1的(a)所示，熔断器元件3由能够利用激光而容易地熔断的宽度较窄的激光照射部13、和设置在激光照射部13的长度方向上的两端的宽度较宽的接触部14构成。
激光照射部13由能够利用激光的照射而切断的多晶硅、钛、钴这样的高熔点金属、铝、铜这样的金属等导电体材料构成。在图1的(a)中，作为激光照射部13的长度方向的长度被绘制为长于宽度方向上的长度，但大小关系不限定于此。此外，虽然存在于宽度方向的左右2个侧面在图1的(a)中为与长度方向垂直的方向的面，但该角度不限定于垂直。在本发明中，将存在于从激光照射部13的长度方向上的一端至另一端之间的面称为侧面。
接触部14为包括与未图示的金属配线连接的接触区域11的部分，由多晶硅、高熔点金属、金属等导电体构成，但无需为与激光照射部13相同的材料。例如，也可以是：激光照射部13的材料为多晶硅，接触部14为利用高熔点金属使多晶硅形成硅化物而得到的硅化物层。
此外，如图1的(b)所示，熔断器元件3被形成在基底绝缘膜2上，该基底绝缘膜2形成于半导体衬底1上，由氧化硅膜等构成。
在熔断器元件3为多晶硅的情况下，基底绝缘膜2利用元件分离用的LOCOS(LocalOxidation of Silicon：局部氧化硅)绝缘膜和STI(Shallow Trench Isolation:浅沟槽隔离)绝缘膜。此外，在熔断器元件3为金属的情况下，该基底绝缘膜2还重叠地层叠BPSG(Boro-Phospho-Silicate-Glass：硼磷硅玻璃)膜和对配线之间进行分离的层间绝缘膜，但其构成只要是绝缘膜即可，并不特别限定于这些材料。
熔断器元件3上形成有由氧化硅膜或氮化硅膜等构成的保护绝缘膜4。保护绝缘膜4是为了防止水分和来自外部的异物与熔断器元件3直接接触从而导致损伤或劣化而设置的膜。为了使保护绝缘膜4实现上述的作用，保护绝缘膜4可以为BPSG膜和层间绝缘膜、钝化膜中的任意一种或者其组合，只要为绝缘膜即可，并不特别限定于这些种类。
如图1的(b)所示，第1实施方式的熔断器元件3的激光照射部13的截面具备在熔断器元件3的底面与右侧侧面之间的角部和底面与左侧侧面之间的角部分别通过倒角而形成的斜面。该斜面沿着位于激光照射部13的宽度方向上的一个端部的侧面而形成，分别被配置在激光照射部13的右侧与左侧。
在第1实施方式中，激光照射部13的底面与上表面平行，这一点与现有技术为相同的构造。
另外，当保护绝缘膜4为基底绝缘膜2的2.5倍以上的厚度时，熔断器元件3容易发生熔断不良，从而需要提高激光的能量，而另一方面，发明者观测出在基底绝缘膜2上容易产生裂纹。关于发生这种现象的理由，发明者考虑如下。
在激光照射部13因激光的照射而熔融汽化从而蒸汽压上升而发生爆炸时，激光照射部13的凸形的角部因熔融汽化时的膨胀作用而向外侧推出。然后，应力集中在与该角部接触的周围的凹形的绝缘膜部分上。因此，在激光照射部13的截面上的倾斜4个方向上的角部的绝缘膜呈放射状推出时，如果保护绝缘膜4的膜厚较薄，则沿着破坏强度较弱的斜向上2个方向而使保护绝缘膜4破坏并飞散。当激光照射部13上的保护绝缘膜4较厚而变得坚固、从而激光照射部13的斜向上2个方向的角部的保护绝缘膜4变得不易破坏时，那么朝向与激光照射部13的底面侧的斜向下2个方向的角部相接触的基底绝缘膜2的应力集中便会增大。当该应力超过基底绝缘膜2的破坏强度时，在斜向下2个方向上便会产生裂纹。
即，当保护绝缘膜4变厚时，为了在熔断器元件3的熔融汽化的同时使保护绝缘膜4飞散，激光的能量的容许下限值会上升，而为了使基底绝缘膜2不产生裂纹，容许上限值会下降，因此难以稳定地对熔断器元件3进行熔断。
在第1实施方式中，如图1的(b)所示，设置了通过倒角沿激光照射部13的长度方向形成斜下2个方向的角部而成的斜面，由此使斜向下2个方向的应力集中在该面内分散，从而抑制了基底绝缘膜2的裂纹的产生。然后对应于此，使因熔融汽化而产生的应力向熔断器元件3的斜向上2个方向的90度的角部上集中，从而使包覆激光照射部13的保护绝缘膜4有效率地飞散。
在第1实施方式中，在激光照射部13的熔融汽化时，与激光照射部13的斜向上2个方向的角部相接触的保护绝缘膜4变得容易破坏，因此能够抑制保护绝缘膜4变厚时的基底绝缘膜2的裂纹的产生。因此，能够提供即使保护绝缘膜4因金属配线的多层化而变厚，也能够稳定地对熔断器元件3进行熔断的半导体装置。
接下来参照图2来对第1实施方式的半导体装置的制造方法进行说明。
首先，如图2的(a)所示，在半导体衬底1上形成氧化硅膜等基底绝缘膜2。对于该基底绝缘膜2，可兼用LOCOS绝缘膜或STI绝缘膜。接下来，在基底绝缘膜2上成膜出例如多晶硅等熔断器层7。
接下来，在该熔断器层7上涂布光致抗蚀剂9，通过光刻技术将光致抗蚀剂9加工成熔断器元件3的形状以作为绝缘层掩模。
接下来，如图2的(b)所示，以光致抗蚀剂9为掩模，通过RIE(Reactive IonEtching：反应离子蚀刻)法将光致抗蚀剂9以外的区域的熔断器层7蚀刻除去，构图成熔断器元件3的形状。此时，调节熔断器层7的过蚀刻量来进行蚀刻，以使熔断器元件3的底面与侧面之间的2个角部与光致抗蚀剂9的构图宽度相比向内侧收缩，进行倒角。
已知在通常情况下，在基于RIE法的干蚀刻中，当将绝缘物上的被蚀刻材料除去，并在下方的绝缘物露出之后仍进一步进行过蚀刻时，会产生被称为凹口的、被蚀刻材的下方部的收缩形状。关于该现象产生的原因，认为是在过蚀刻时，因腐蚀剂(etchingspecies)的离子滞留在被蚀刻材料下方的绝缘物上，之后照射的离子的轨道发生弯曲，从而蚀刻朝向被蚀刻材料的下部的侧壁前进。
在第1实施方式中，利用该现象，通过在蚀刻时产生的阳离子10而使熔断器元件3产生凹口，从而实现熔断器元件3的侧面下部的角部的倒角。
接下来，如图2的(c)所示，利用CVD(Chemical Vapor Deposition：化学气相沉积)等在熔断器元件3上堆积保护绝缘膜4，通过未图示的金属配线形成工序等完成第1实施方式的半导体装置。
接下来，对第2实施方式进行说明。图3为示出第2的实施方式的半导体装置的截面图。平面形状与第1实施方式的图1的(a)相同。
在图3中，在半导体衬底1上形成基底绝缘膜2，并在该基地绝缘膜2上设置由多晶硅等导电体构成的熔断器元件3。然后在该熔断器元件3上形成保护绝缘膜4。第2实施方式的熔断器元件3的通过倒角而形成的2个斜面分别与上表面连接，由此该熔断器元件3具有倒锥状的梯形形状的截面。
以上构造的熔断器元件3的激光照射部13在熔融汽化、蒸汽压上升从而发生爆炸时，与第1实施方式同样，会缓和朝向熔断器元件3的底面侧的斜向下2个方向的角部的应力。并且在第2实施方式中，将熔断器元件3的上表面侧的斜向上2个方向上的角部形成为小于90度的锐角。因此在激光照射时的熔融汽化时，与第1实施方式相比，应力会向该上表面侧的斜向上2个方向上的角部集中，从而会提高上表面的保护绝缘膜4的破坏效果。因此，第2实施方式的半导体装置具有如下优点：基底绝缘膜2的裂纹产生的抑制效果高于第1实施方式。
接下来，根据图4来对第2实施方式的半导体装置的制造方法进行说明。
首先，如图4的(a)所示，在半导体衬底1上形成氧化硅膜等基底绝缘膜2，并在该基底绝缘膜2上成膜出例如多晶硅等熔断器层7。然后再将氧化硅膜等掩模绝缘膜8堆积在熔断器层7上。
接下来如图4的(b)所示，将光致抗蚀剂9涂布在掩模绝缘膜8上，通过光刻技术将光致抗蚀剂9加工成熔断器元件3的形状。接下来，以光致抗蚀剂9为掩模，将光致抗蚀剂9以外的区域的掩模绝缘膜8蚀刻除去。
接下来如图4的(c)所示，在将光致抗蚀剂9除去之后，以掩模绝缘膜8为绝缘层掩模，利用RIE法将掩模绝缘膜8以外的区域的熔断器层7蚀刻除去，从而形成熔断器元件3。
通常情况下，在基于RIE法的干蚀刻中，蚀刻时产生的2次生成物堆积与蚀刻处理是同时发生的。其中，在被蚀刻面的正面上，蚀刻处理的进展占据优势，而在被蚀刻材料的侧壁上，离子照射较少，相比于蚀刻，2次生成物的堆积更容易进展。因此，2次生成物会实现保护侧壁的作用，从而纵向蚀刻进展得比横向好，容易实现被蚀刻材料的各向异性形状。
作为特别有助于2次生成物的要因，列举蚀刻掩模的材料，该2次生成物保护被蚀刻材料不受到该横向的蚀刻。在第2实施方式中将蚀刻掩模从容易产生碳类2次生成物的光致抗蚀剂改变为氧化硅膜等绝缘膜，使侧壁保护效果降低。因此在蚀刻时，蚀刻会从掩模绝缘膜8下方逐渐向熔断器元件3的侧壁方向进展。然后，熔断器元件3的最终截面成为倒锥状的梯形形状。
接下来，如图4的(d)所示，利用CVD等在熔断器元件3上形成保护绝缘膜4，并通过未图示的金属配线形成工序等完成第2实施方式的半导体装置。
接下来，对第3实施方式进行说明。图5为示出第3实施方式的半导体装置的截面图。虽然未示出平面形状，但与图1的(a)所示的第1实施方式相同。
在图5中，在半导体衬底1上形成基底绝缘膜2，并在该基底绝缘膜2的正面上设置绝缘膜凹部12。在该绝缘膜凹部12上配置由多晶硅等导电体构成的熔断器元件3。熔断器元件3的激光照射部13按照绝缘膜凹部12的形状，底面的两端带有圆角且具备斜面，该斜面是向外侧凸出的曲面。伴随于此，激光照射部13的上表面的两端带有圆角，成为具有将与底面平行的面作为底部的绝缘膜凹部12的上表面。然后，在该熔断器元件3上堆积保护绝缘膜4。
由于第3实施方式的熔断器元件3的激光照射部13呈位于宽度方向上的一个端部的侧面的底面侧的角部带有圆角的形状，因此在照射激光而熔融汽化的情况下，能够缓和朝向斜向下2个方向的角部的应力集中。并且在第3实施方式中，激光照射部13的上表面的两端的角部小于90度，为比第2实施方式尖锐的锐角角度。因此在激光照射时的熔融汽化时，与第2实施方式相比，应力会更加向斜向上2个方向集中，从而会容易破坏上表面的保护绝缘膜4。因此，与第2实施方式相比，第3实施方式的半导体装置能够提高基底绝缘膜2的裂纹产生的抑制效果。
接下来根据图6来对第3实施方式的半导体装置的制造方法进行说明。
首先，如图6的(a)所示，在已于半导体衬底1上形成了氧化硅膜等基底绝缘膜2的状态下，涂布光致抗蚀剂9，并使熔断器元件形成预定区域的光致抗蚀剂9开口。该开口形状由使熔断器元件图案的黑白反转而得到的数据的光掩模制成。接下来，以该光致抗蚀剂9为掩模，通过湿蚀刻等的各向同性蚀刻使基底绝缘膜2凹陷，从而形成绝缘膜凹部12。此时，通过各向同性蚀刻而形成了比光致抗蚀剂9的开口宽度宽的图案。
接下来，如图6的(b)所示，在将光致抗蚀剂9除去之后，在成膜出多晶硅等熔断器层7之后涂布光致抗蚀剂9，并构图为熔断器元件的形状。接下来，以该光致抗蚀剂9为掩模对熔断器层7进行蚀刻，形成熔断器元件3。
通过采用这样的工序而制造出的熔断器元件3被形成在利用各向同性蚀刻而形成的基底绝缘膜2的绝缘膜凹部12的内侧。进而，沿着绝缘膜凹部12的内壁使熔断器元件3的底面侧的斜向下2个方向的角部为圆角，同时上表面侧的斜向上2个方向的角部成为锐角。
接下来如图6的(c)所示，在熔断器元件3上利用CVD等形成保护绝缘膜4，并通过未图示的金属配线形成工序等完成半导体装置。
以上的本发明的各实施方式也可以通过各种方式组合来使用。例如，在图7示出组合第1实施方式和第2实施方式而得到的第4实施方式。在图7中，成为如下构造：将熔断器元件3的激光照射部13的侧壁形成为锥状，并且具备通过在侧壁的斜下侧2个方向上对角部进行倒角而形成的斜面。由此，与第1实施方式同程度地缓和了激光照射时的激光照射部13的因熔融汽化而产生的朝向熔断器元件3的斜下侧2个方向的角部的应力，并能够与第2实施方式同程度地使向斜向上2个方向的角部的应力集中，从而能够使包覆激光照射部13的保护绝缘膜4高效率地飞散。
此外，这种构造能够以如下方式实现：与第2实施方式同样地采用掩模绝缘膜8来作为熔断器层7的蚀刻掩模，与第1实施方式同样地采用进行进一步的过蚀刻的制造方法。
这样，本发明不限定于上述实施方式，能够在不脱离于本发明的主旨的范围内进行各种组合和变更。

Claims (10)

1.一种半导体装置，该半导体装置具有：
半导体衬底；
基底绝缘膜，其设置在所述半导体衬底上；
熔断器元件，其形成在所述基底绝缘膜上，包括具有长度方向和宽度方向的激光照射部；以及
保护绝缘膜，其覆盖所述熔断器元件，
所述半导体装置的特征在于，
所述激光照射部在所述长度方向上具备斜面，所述斜面是通过对如下的角部分别进行倒角而设置的：所述激光照射部的与所述基底绝缘膜相接触的底面和所述激光照射部的位于所述宽度方向上的一个端部的第1侧面之间的角部，及所述底面和所述激光照射部的位于所述宽度方向上的另一个端部的第2侧面之间的角部。
2.根据权利要求1所述的半导体装置，其特征在于，
所述斜面分别与所述激光照射部的上表面连接。
3.根据权利要求1所述的半导体装置，其特征在于，
所述斜面分别为向所述激光照射部的外侧凸出的曲面。
4.根据权利要求1至3中的任一项所述的半导体装置，其特征在于，
所述激光照射部的上表面为与所述底面平行的面。
5.根据权利要求1或3所述的半导体装置，其特征在于，
所述激光照射部的上表面具有以与所述底面平行的面为底部的凹部。
6.一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法具有：
基底绝缘膜形成工序，在半导体衬底上形成基底绝缘膜；
熔断器层形成工序，在所述基底绝缘膜上形成熔断器层；
绝缘层掩模形成工序，在所述熔断器层上堆积绝缘层，并在所述绝缘层的熔断器元件形成预定区域形成绝缘层掩模；
熔断器元件形成工序，以所述绝缘层掩模为蚀刻掩模对所述熔断器层进行干蚀刻，形成对熔断器元件的底面与侧面之间的角部进行了倒角的熔断器元件；以及
保护绝缘膜形成工序，在所述熔断器元件上形成保护绝缘膜。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，
在所述熔断器元件形成工序中，对所述熔断器层进行蚀刻而使所述基底绝缘膜露出，并在与对所述熔断器层进行蚀刻相同的条件下进行过蚀刻，由此形成对所述底面与侧面之间的角部进行了倒角的熔断器元件。
8.根据权利要求6或7所述的半导体装置的制造方法，其特征在于，
所述绝缘层掩模为光致抗蚀剂。
9.根据权利要求6或7所述的半导体装置的制造方法，其特征在于，
所述绝缘层掩模为氧化硅膜。
10.一种半导体装置的制造方法，其特征在于，该半导体装置的制造方法具有：
基底绝缘膜形成工序，在半导体衬底上形成基底绝缘膜；
绝缘膜凹部形成工序，在所述基底绝缘膜的熔断器元件形成预定区域中，通过各向同性蚀刻而形成凹部；
熔断器层形成工序，在包含所述凹部的所述基底绝缘膜上形成熔断器层；
绝缘层掩模形成工序，在所述熔断器层上堆积绝缘层，并在所述绝缘层的熔断器元件形成预定区域中形成绝缘层掩模；
熔断器元件形成工序，以所述绝缘层掩模为蚀刻掩模而对所述熔断器层进行干蚀刻，形成对熔断器元件的底面与侧面之间的角部进行了倒角的熔断器元件；以及
保护绝缘膜形成工序，在所述熔断器元件上形成保护绝缘膜。
CN201711373091.3A 2017-02-24 2017-12-19 半导体装置和半导体装置的制造方法 Withdrawn CN108511414A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-033328 2017-02-24
JP2017033328A JP2018139251A (ja) 2017-02-24 2017-02-24 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN108511414A true CN108511414A (zh) 2018-09-07

Family

ID=63246952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711373091.3A Withdrawn CN108511414A (zh) 2017-02-24 2017-12-19 半导体装置和半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20180247903A1 (zh)
JP (1) JP2018139251A (zh)
KR (1) KR20180098120A (zh)
CN (1) CN108511414A (zh)
TW (1) TW201832342A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7053092B2 (ja) * 2017-08-23 2022-04-12 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135338A (ja) * 1996-10-28 1998-05-22 Nkk Corp メタルヒューズを備えた半導体装置及びこれを処理する装置
CN1645565A (zh) * 2004-01-19 2005-07-27 恩益禧电子股份有限公司 半导体装置及其制造方法
US20060267136A1 (en) * 2005-05-24 2006-11-30 International Business Machines Corporation Integrated circuit (ic) with on-chip programmable fuses
JP2013157468A (ja) * 2012-01-30 2013-08-15 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法
US20160268196A1 (en) * 2015-03-12 2016-09-15 Sii Semiconductor Corporation Semiconductor device and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6091654A (ja) * 1983-10-25 1985-05-23 Mitsubishi Electric Corp 半導体装置におけるレ−ザトリム用ヒユ−ズ
JP3275875B2 (ja) * 1999-04-16 2002-04-22 日本電気株式会社 半導体装置
DE10006528C2 (de) * 2000-02-15 2001-12-06 Infineon Technologies Ag Fuseanordnung für eine Halbleitervorrichtung
US8969999B2 (en) * 2011-10-27 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Fin-like field effect transistor (FinFET) based, metal-semiconductor alloy fuse device and method of manufacturing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135338A (ja) * 1996-10-28 1998-05-22 Nkk Corp メタルヒューズを備えた半導体装置及びこれを処理する装置
CN1645565A (zh) * 2004-01-19 2005-07-27 恩益禧电子股份有限公司 半导体装置及其制造方法
US20060267136A1 (en) * 2005-05-24 2006-11-30 International Business Machines Corporation Integrated circuit (ic) with on-chip programmable fuses
JP2013157468A (ja) * 2012-01-30 2013-08-15 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法
US20160268196A1 (en) * 2015-03-12 2016-09-15 Sii Semiconductor Corporation Semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US20180247903A1 (en) 2018-08-30
KR20180098120A (ko) 2018-09-03
JP2018139251A (ja) 2018-09-06
TW201832342A (zh) 2018-09-01

Similar Documents

Publication Publication Date Title
JP2010147498A (ja) パッシベーション層のクラックの発生を防止した集積回路の製造方法
US7521367B2 (en) FIB/RIE method for in-line circuit modification of microelectronic chips containing organic dielectric
US8053862B2 (en) Integrated circuit fuse
JP2011124370A (ja) 半導体装置および半導体装置の製造方法
JP4455819B2 (ja) 半導体素子のヒューズの形成法
CN108511414A (zh) 半导体装置和半导体装置的制造方法
CN101369552A (zh) 浅沟槽隔离结构的保护方法及应用于其的保护层
JP2008140829A (ja) 半導体装置およびその製造方法
KR100546152B1 (ko) 반도체소자의콘택형성방법
US7537969B2 (en) Fuse structure having reduced heat dissipation towards the substrate
CN106876326B (zh) 具有激光熔丝的集成电路及其形成方法
CN107026145B (zh) 半导体装置
KR20070119851A (ko) 퓨즈 구조물 및 그 형성 방법
US20100155884A1 (en) Melting fuse of semiconductor and method for forming the same
US11127675B2 (en) Interconnection structure and manufacturing method thereof
US20070290296A1 (en) Fuse Structures and Methods of Forming the Same
KR100438789B1 (ko) 미세 선폭을 갖는 반도체 소자의 전극 배선 구조 및 그형성방법
JP2004103960A (ja) ヒューズの切断方法および半導体集積回路装置
KR100744002B1 (ko) 반도체 소자의 제조방법
KR20090022381A (ko) 반도체 소자의 콘택 플러그 제조방법
JP2005019619A (ja) 溶断ヒューズを備えた半導体装置及びその製造方法
KR20080062011A (ko) 반도체 소자의 제조방법
US20020005589A1 (en) Semiconductor device and production method thereof
KR20070013726A (ko) 리세스 채널 트랜지스터의 제조 방법
KR20030001133A (ko) 콘택홀 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Nagano

Applicant after: ABLIC Inc.

Address before: Chiba County, Japan

Applicant before: ABLIC Inc.

WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20180907