TWI721546B - 記憶體元件及其製造方法 - Google Patents
記憶體元件及其製造方法 Download PDFInfo
- Publication number
- TWI721546B TWI721546B TW108131162A TW108131162A TWI721546B TW I721546 B TWI721546 B TW I721546B TW 108131162 A TW108131162 A TW 108131162A TW 108131162 A TW108131162 A TW 108131162A TW I721546 B TWI721546 B TW I721546B
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating layer
- gate stack
- stack structure
- spacer
- mask material
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 125000006850 spacer group Chemical group 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000000463 material Substances 0.000 claims description 88
- 238000000034 method Methods 0.000 claims description 60
- 238000005530 etching Methods 0.000 claims description 22
- 238000005468 ion implantation Methods 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 2
- 238000001311 chemical methods and process Methods 0.000 claims 1
- 238000005121 nitriding Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 230
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 7
- 230000005641 tunneling Effects 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Abstract
本發明實施例提供一種記憶體元件及其製造方法。記憶體元件包括閘極堆疊結構、第一絕緣層、第二絕緣層、以及第一間隙壁。閘極堆疊結構設置於基底上。第一絕緣層覆蓋閘極堆疊結構的頂面與側壁。第二絕緣層覆蓋第一絕緣層的表面。閘極堆疊結構的頂角區域被第一絕緣層與第二絕緣層覆蓋。第一間隙壁位於閘極堆疊結構的側壁上，且覆蓋第二絕緣層的表面。第一間隙壁的最頂端低於第二絕緣層的最頂面。
Description
本發明是有關於一種記憶體元件及其製造方法，且特別是有關於一種非揮發性記憶體及其製造方法。
快閃記憶體元件屬於非揮發性記憶體元件的一種，且在近年來逐漸成為儲存媒體的主流技術之一。然而，在快閃記憶體元件的造過程中，難以避免地會產生一些帶電的離子。這些離子有可能進入快閃記憶體元件的閘極結構中，而對快閃記憶體的運作造成影響，進而可能降低快閃記憶體的可靠度。
本發明提供一種快閃記憶體元件及其製造方法，可提高快閃記憶體的可靠度。
本發明實施例的記憶體元件包括閘極堆疊結構、第一絕緣層、第二絕緣層以及第一間隙壁。閘極堆疊結構設置於基底上。第一絕緣層覆蓋閘極堆疊結構的頂面與側壁。第二絕緣層覆蓋第一絕緣層的表面。閘極堆疊結構的頂角區域被第一絕緣層與第二絕緣層覆蓋。第一間隙壁位於閘極堆疊結構的側壁上，且覆蓋第二絕緣層的表面。第一間隙壁的最頂端低於第二絕緣層的最頂面。
本發明實施例的記憶體元件的製造方法包括下列步驟：在基底上形成閘極堆疊結構；在基底上依序形成覆蓋閘極堆疊結構的第一絕緣層、第二絕緣層與遮罩材料層；對遮罩材料層進行離子植入製程，以在遮罩材料層中形成摻雜部分，其中摻雜部分罩蓋閘極堆疊結構的頂部；以摻雜部分作為遮罩而對遮罩材料進行第一圖案化製程，以移除遮罩材料層的沿基底的表面延伸的底部部分；以及以第二圖案化製程移除遮罩材料層的摻雜部分以及第二絕緣層的位於閘極堆疊結構的周圍且暴露出來的底部部分，其中遮罩材料層的殘留部分形成第一間隙壁。
基於上述，本發明實施例的記憶體元件包括設置於基底上的閘極堆疊結構，且包括覆蓋閘極堆疊結構的第一絕緣層、第二絕緣層以及第一間隙壁。第一絕緣層覆蓋閘極堆疊結構的頂面與側壁，而第二絕緣層覆蓋於第一絕緣層上。第一間隙壁覆蓋於第二絕緣層上，且位於閘極堆疊結構的側壁上。此外，第一間隙壁的最頂端低於第二絕緣層的最頂面。特別來說，閘極堆疊結構的頂角區域被第一絕緣層與第二絕緣層覆蓋，而可防止製程中所產生的帶電離子進入閘極堆疊結構。因此，可提高記憶體元件的可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
請參照圖1與圖2A，進行步驟S100，以提供基底100。接著，進行步驟S102，以在基底100上形成閘極堆疊結構102。各閘極堆疊結構102包括穿隧介電層104、第一閘極106、第二閘極108以及閘極間介電層110。在本實施例中，由基底100往上可依序為穿隧介電層104、第一閘極106、閘極間介電層110以及第二閘極108。在一些實施例中，穿隧介電層104的材料可為氧化矽、碳化矽或其他包含四價元素的介電材料。第一閘極106可作為浮置閘極，且第一閘極106的材料例如為多晶矽。在一些實施例中，閘極間介電層110可為多層結構。此多層結構可包括彼此交替堆疊的兩種介電材料層（未繪示）。舉例而言，閘極間介電層110可為氧化矽-氮化矽-氧化矽（ONO）多層結構。在一些實施例中，第二閘極108也可為多層結構。舉例而言，第二閘極108可包括閘極層108a以及位於閘極層108a上的閘極層108b。閘極層108a與閘極層108b的材料可分別為導體材料。穿隧介電層104、第一閘極106、閘極間介電層110與第二閘極108起初可全面地形成於基底100上。接著，圖案化此些全面披覆的穿隧介電層104、第一閘極106、閘極間介電層110與第二閘極108，而形成如圖2A所示的多個閘極結構102。在一些實施例中，形成穿隧介電層104、第一閘極106、第二閘極108與閘極間介電層110的方法可包括化學氣相沈積製程、鍍覆製程、其類似者或其組合。在一些實施例中，在第一閘極106與第二閘極108的過程中，可摻雜3價元素或5價元素。
此外，在一些實施例中，各閘極堆疊結構102更可包括設置於第二閘極108上的頂蓋結構112。頂蓋結構112可包括頂蓋層112a與設置於頂蓋層112a上的頂蓋層112b。在一些實施例中，頂蓋層112a的材料與頂蓋層112b的材料可分別為氮化矽與氧化矽，且其形成方法可包括化學氣相沈積製程。此外，在形成閘極堆疊結構102的過程中，頂蓋結構112中的頂蓋層112b可作為蝕刻製程的硬遮罩結構。形成閘極堆疊結構102的方法可包括一次微影製程與至少兩次蝕刻製程。在所形成的閘極堆疊結構102中，頂蓋結構112的側壁可實質上共面於第二閘極108、閘極間介電層110、第一閘極106與穿隧介電層104的側壁。
請參照圖1、圖2A與圖2B，進行步驟S104，以依序形成全面披覆的第一絕緣層114、第二絕緣層116與遮罩材料層118。第一絕緣層114、第二絕緣層116與遮罩材料層118共形地覆蓋圖2A所示的結構。換言之，閘極堆疊結構102的頂面與側壁以及基底100的未交疊於閘極堆疊結構102之部分均被第一絕緣層114、第二絕緣層116與遮罩材料層118覆蓋。在一些實施例中，第一絕緣層114與遮罩材料層118可由第一材料構成，且第二絕緣層116可由對於第一材料具有蝕刻選擇比的第二材料構成。舉例而言，第一材料可為氧化矽，而第二材料可為氮化矽。此外，在一些實施例中，可藉由化學氣相沈積製程形成第一絕緣層114、第二絕緣層116與遮罩材料層118。
請參照圖1、圖2B與圖2C，進行步驟S106，以對遮罩材料層118進行第一離子植入製程。第一離子植入製程可為斜向的離子植入製程。在第一離子植入製程期間，摻質可由各閘極堆疊結構102的一側沿傾斜入射方向TD1進入至遮罩材料層118中。舉例而言，上述傾斜入射方向TD1與水平方向HD之間的夾角θ1可小於90°，例如是1°至45°。如此一來，遮罩材料層118的未被遮蔽的第一部分118a經摻雜而被改質，而遮罩材料層118的其他部分則保持原本的成分。舉例而言，未經摻雜的遮罩材料層118可由氧化矽構成，而遮罩材料層118的第一部分118a可經含氮的摻質摻雜為氮氧化矽或氮化矽。上述含氮的摻質可包括Si
3N
4、氮氧化矽或其他相對於遮罩材料層118的未經摻雜部分而具有足夠蝕刻選擇比的材料。在一些實施例中，遮罩材料層118的經摻雜之第一部分118a可包括遮罩材料層118的位於各閘極堆疊結構102上方的頂部區域以及位於各閘極堆疊結構102的一側的縱向區域。上述縱向區域由對應的頂部區域往下延伸，且並未延伸至遮罩材料層118的底部。換言之，各閘極堆疊結構102的頂面以及一側壁的上部被遮罩材料層118的經摻雜的第一部分118a覆蓋，而上述側壁的下部則是被遮罩材料層118的未經摻雜的部分覆蓋。在一些實施例中，遮罩材料層118的第一部分118a之高度H1相對於遮罩材料層118的總高度HT的比例可為1：3至1：10，但第一部分118a之高度H1大於或等於110 nm。
請參照圖1、圖2C與圖2D，進行步驟S108，以對遮罩材料層118進行第二離子植入製程。第一離子植入製程與第二離子植入製程均可為斜向的離子植入製程且兩者可使用相同的摻質。在第二離子植入製程中，摻質沿著傾斜入射方向TD2進入至遮罩材料層118中。傾斜入射方向TD2與水平方向HD之間的夾角θ2小於90°，例如是1°至45°。在一些實施例中，夾角θ1可實質上等於夾角θ2，但傾斜入射方向TD1與傾斜入射方向TD2可彼此相對。在第二離子植入製程期間，遮罩材料層118的未被遮蔽的第二部分118b經摻質摻雜。在一些實施例中，上述的第二部分118b可包括遮罩材料層118的位於各閘極堆疊結構102上方的頂部區域以及位於各閘極堆疊結構102的一側的縱向區域。上述縱向區域由對應的頂部區域往下延伸，且並未延伸至遮罩材料層118的底部。在一些實施例中，第二離子植入製程期間所形成的第二部分118b局部地重疊於第一離子植入製程期間所形成的第一部分118a。舉例而言，第一部分118a的頂部區域可至少部分地重疊於第二部分118b的頂部區域。如此一來，這些重疊區域受到多次摻雜，而可具有較高的摻雜濃度。另一方面，第一部分118a的縱向區域與第二部分118b的縱向區域可局部地覆蓋各閘極堆疊結構102的彼此相對的兩側壁。在一些實施例中，遮罩材料層118的第二部分118b之高度H2可實質上等於第一部分118a之高度H1。
在一些實施例中，完成上述的第一離子植入製程與第二離子植入製程之後，對遮罩材料層118的經摻雜部分進行去耦電漿氮化（decoupled plasma nitridation，DPN）處理，以使植入於遮罩材料層118的第一部分118a與第二部分118b之摻質與遮罩材料層118的材料產生反應。如此一來，可有效地協助將遮罩材料層118的第一部分118a與第二部分118b改質，以使遮罩材料層118的第一部分118a與第二部分118b的材料相對於遮罩材料層118的其他部分之材料而具有足夠的蝕刻選擇比。在一些實施例中，遮罩材料層118的第一部分118a與第二部分118b的表層被改質，而形成氮化物層。此外，在一些實施例中，DPN處理包括在氮氣環境下對晶圓進行熱處理。上述熱處理的時間可少於或等於約24小時。再者，在一些實施例中，自進行第一與第二離子植入製程的站點至熱處理之站點之間的保存或運送時間不超過24小時。在元件的保存或運送期間，元件可放置於富含氮氣或惰性氣體（例如是Ar氣）的正壓環境中。如此一來，可延長元件對於保存或運送時間的容忍範圍。
在下文中，第一部分118a與第二部分118b共同地稱為摻雜部分DP。各摻雜部分DP具有類似於帽蓋的形狀，而罩蓋對應閘極堆疊結構102的頂部。摻雜部分DP的成分不同於遮罩材料層118的其他部分，而可相對於遮罩材料層118的其他部分而具有蝕刻選擇比。如此一來，在後續對遮罩材料層118進行蝕刻製程時，摻雜部分DP可作為遮罩。
請參照圖1、圖2D與圖2E，進行步驟S110，以移除遮罩材料層118的位於相鄰閘極堆疊結構102之間的底部區域。在一些實施例中，可藉由非等向性蝕刻製程來進行步驟S110。在上述的非等向性蝕刻製程期間，可以遮罩材料層118的摻雜部分DP作為遮罩，來選擇性地移除遮罩材料層118的未摻雜部分之特定區域。如圖2D所示，遮罩材料層118的未摻雜部分包括覆蓋於各閘極堆疊結構102的側壁上的縱向區域以及位於相鄰縱向區域之間的底部區域。作為遮罩的摻雜部分DP交疊於未摻雜部分的縱向區域，而並未交疊於未摻雜部分的底部區域。如此一來，在以摻雜部分DP作為遮罩來進行非等向性蝕刻製程時（請參照圖2E），未摻雜部分的底部區域會被移除，而未摻雜部分的縱向區域則可保留下來。由此可知，移除遮罩材料層118的未摻雜部分之特定區域的步驟可為自對準（self-aligning）的，而不需要額外進行微影製程來定義欲移除的區域。在下文中，遮罩材料層118的未摻雜部分的殘留區域（亦即上述的縱向區域）稱作第一間隙壁118c。此外，在移除遮罩材料層118的未摻雜部分的底部區域之後，可暴露出下方的第二絕緣層116。
請參照圖1、圖2E與圖2F，進行步驟S112，以移除遮罩材料層118的摻雜部分DP以及第二絕緣層116的位於相鄰閘極堆疊結構102之間且暴露出來的部分（如圖2E所示）。在一些實施例中，可藉由非等向性蝕刻製程來進行步驟S112。此外，在一些實施例中，遮罩材料層118的摻雜部分DP由氮氧化矽或氮化矽構成，且其蝕刻速率相近於或實質上等於氮化矽所構成的第二絕緣層117之蝕刻速率。另一方面，遮罩材料層118的未摻雜部分（亦即第一間隙壁118c）以及第一絕緣層114則可由氧化矽構成，且相對於第三絕緣材料118的摻雜部分DP以及第二絕緣材料116而具有較高的蝕刻選擇比。如此一來，在進行非等向性蝕刻製程時，可選擇性地移除遮罩材料層118的摻雜部分DP以及第二絕緣層116的暴露部分（如圖2E所示），且此非等向性蝕刻製程可停止於暴露出第一絕緣層114的位於相鄰第一間隙壁118c之間的部分時。在一些實施例中，遮罩材料層118（如圖2C所示）的厚度約等於或大於第二絕緣層116的厚度。舉例而言，第二絕緣層116的厚度對於遮罩材料層118的厚度的比值範圍約為1至1.25。在此些實施例中，在實質上完整地移除遮罩材料層118的摻雜部分DP以及第二絕緣層116的位於相鄰第一間隙壁118c之間的底部部分時，仍可至少部分地保留第二絕緣層116的原本被摻雜部分DP覆蓋的頂部部分。因此，在完成步驟S112之後，各閘極堆疊結構102的頂部仍可完整地被第一絕緣層114與第二絕緣層116罩蓋（cap）。
在一些實施例中，於步驟S112的期間，有可能部分地移除第二絕緣層116的罩蓋於各閘極堆疊結構102上的頂部部分。舉例而言，第二絕緣層116的頂角區域可能被切除，而形成斜面TS。此外，在一些實施例中，於步驟S112的期間，有可能部分地移除第一間隙壁118c。舉例而言，在進行步驟S112之前（請參照圖2E），第一間隙壁118c可為覆蓋於各閘極堆疊結構102的側壁的絕緣牆。在步驟S112的期間，第一間隙壁118c可經部分地移除而形成楔形（wedge shape）結構。如圖2F所示，第一間隙壁118c的頂部的寬度可小於底部的寬度，且第一間隙壁118c的暴露出的表面可實質上為斜面或曲面。另一方面，第一絕緣層114與第二絕緣層116的被第一間隙壁118c覆蓋的部分可類似為L形。再者，在一些實施例中，於步驟S112的期間，也有可能部分地移除第一絕緣層114的位於相鄰第一間隙壁118c之間的底部部分。在此些實施例中，第一絕緣層114的此些底部部分之厚度可小於第一絕緣層114的其他部分的厚度。
請參照圖1、圖2F與圖2G，進行步驟S114，以形成第三絕緣層120。在一些實施例中，第三絕緣層120全面地形成於圖2F所示的結構上，且共形地覆蓋圖2F所示的結構。換言之，第一絕緣層114、第二絕緣層116以及第一間隙壁118c的暴露出的表面此時皆被第三絕緣層120覆蓋。在一些實施例中，第三絕緣層120的材料可等同於第一間隙壁118c與第一絕緣層114的材料，而相異於第二絕緣層116的材料。舉例而言，第三絕緣層120、第一間隙壁118c與第一絕緣層114可由氧化矽構成，而第二絕緣層116可由氮化矽構成。此外，在一些實施例中，可藉由化學氣相沈積製程形成第三絕緣層120。
請參照圖1、圖2G與圖2H，進行步驟S116，以移除第三絕緣層120的延伸於閘極堆疊結構102上以及沿基底100的表面延伸的水平延伸部分。在一些實施例中，可藉由非等向性蝕刻來進行步驟S116。在上述的非等向性蝕刻製程期間，基於到達角（arriving angle）的差異，可選擇性地移除第三絕緣層120的水平延伸部分，而保留第三絕緣層120的縱向延伸部分。如圖2G所示，第三絕緣層120的水平延伸部分原先覆蓋第二絕緣層116的最頂面以及第一絕緣層114的位於相鄰第一間隙壁118c之間的底部部分。在移除第三絕緣層120的水平延伸部分後，可暴露出第二絕緣層116的最頂面。此外，在一些實施例中，在移除第三絕緣層120的水平延伸部分的期間，也可局部地移除第一絕緣層114的上述底部部分，而暴露出基底100。在其他實施例中，第一絕緣層114的位於相鄰第一間隙壁118c之間的部分在此步驟（亦即步驟S116）中並未被移除，而是在後續步驟（例如是圖2K所示的步驟S122）中被移除。在下文中，第三絕緣層120的殘留部分（亦即上述的縱向延伸部分）稱作第二間隙壁120a。
請參照圖1、圖2H與圖2I，進行步驟S118，以形成導體層122。在一些實施例中，導體層122全面地形成於圖2H所示的結構上，且填入於相鄰閘極堆疊結構102之間的凹陷中。如此一來，基底100、第二間隙壁120a以及第二絕緣層116的暴露部分可被導體層122覆蓋。在一些實施例中，導體層122可接觸於基底100的暴露部分。此外，在一些實施例中，導體層122的材料可為多晶矽，且可藉由化學氣相沈積製程而形成導體層122。
請參照圖1、圖2I與圖2J，進行步驟S120，以在導體層122中形成多個絕緣插塞124。多個絕緣插塞124位於多個閘極堆疊結構102上方，且分別交疊於多個閘極堆疊結構102。在一些實施例中，可在導體層122的頂部形成分別交疊於多個閘極堆疊結構102的多個開口，接著將絕緣材料填入此些開口中，而形成多個絕緣插塞124。此外，在一些實施例中，上述開口可暴露出第二絕緣層116的最頂面以及第二間隙壁120a的最頂面。如此一來，後續所形成的絕緣插塞124可覆蓋第二絕緣層116與第二間隙壁120a的最頂面。在一些實施例中，用於形成絕緣插塞124的絕緣材料可為氮化矽，且可藉由化學氣相沈積製程形成絕緣插塞124。
請參照圖1、圖2J與圖2K，進行步驟S122，以移除導體層122並形成多個接觸結構126。在一些實施例中，可藉由非等向性蝕刻製程或等向性蝕刻製程來移除導體層122。此外，在一些實施例中，形成多個接觸結構126的方法可包括先在基底上形成介電層（未繪示）。接著，可在此介電層中形成多個穿孔，且在此些穿孔中填入導體材料，以形成多個接觸結構126。舉例而言，用於形成接觸結構126的導體材料可為W、Cu、Al或包含上述元素之至少一者的矽化物，且接觸結構126的形成方法可包括物理氣相沈積製程、化學氣相沈積製程、鍍覆製程或其組合。各接觸結構126可電性連接於基底100中的摻雜區（未繪示）與設置於接觸結構126上方的位元線/源極線（未繪示）之間。此外，各閘極堆疊結構102可位於兩相鄰接觸結構126之間。
至此，已完成多個記憶體元件10的製造。各記憶體元件10可包括設置於基底100上的閘極堆疊結構102，且包括覆蓋閘極堆疊結構102的第一絕緣層114、第二絕緣層116以及第一間隙壁118c。第一絕緣層114覆蓋閘極堆疊結構102的頂面與側壁，而第二絕緣層116覆蓋於第一絕緣層114上。第一間隙壁118c覆蓋於第二絕緣層116上，且位於閘極堆疊結構102的側壁上。此外，第一間隙壁118c的最頂端低於第二絕緣層116的最頂面。特別來說，閘極堆疊結構102的頂角區域CR被第一絕緣層114與第二絕緣層116覆蓋，而可防止製程中所產生的帶電離子進入閘極堆疊結構102。因此，可提高記憶體元件10的可靠度。在一些實施例中，第一絕緣層114與第二絕緣層116可由不同的材料構成，而可阻擋帶有不同電性（例如是正電與負電）的離子由閘極堆疊結構102的頂角區域CR進入閘極堆疊結構102。舉例而言，第一絕緣層114可由氧化矽構成，而第二絕緣層116可由氮化矽構成。
在一些實施例中，如圖2K所示，第二絕緣層116的覆蓋閘極堆疊結構102的頂角區域CR的部分具有傾斜表面TS。此傾斜表面TS的延伸方向TD交錯於水平方向HD以及基底100的法線方向ND。再者，在一些實施例中，第一絕緣層114與第二絕緣層116也可向外延伸至基底100的位於閘極堆疊結構102周圍的部分上，而可具有L形的底部。在此些實施例中，第二絕緣層116的延伸部分116a的端面可實質上共面於第一間隙壁118c的表面。
在一些實施例中，各記憶體元件10更包括第二間隙壁120a。第二間隙壁120a設置於閘極堆疊結構102的側壁上。第二間隙壁120a位於第一間隙壁118c的外側，且向上延伸以覆蓋閘極堆疊結構102的頂角區域CR。如此一來，藉由設置第二間隙壁120a，可更進一步地阻擋帶電離子由閘極堆疊結構102的頂角區域CR進入閘極堆疊結構102。在一些實施例中，第二間隙壁120a的頂面實質上共面於第二絕緣層116的最頂面。此外，在第二絕緣層116的覆蓋閘極堆疊結構102的頂角區域CR的部分具有傾斜表面的實施例中，第二間隙壁120a的覆蓋閘極堆疊結構102的頂角區域CR的部分也可對應地具有傾斜表面。在此些實施例中，第二間隙壁120a的此傾斜表面的延伸方向可實質上平行於第二絕緣層116的傾斜表面的延伸方向TD。再者，在第一絕緣層114與第二絕緣層116由閘極堆疊結構102的側壁往外延伸的實施例中，第二間隙壁120a可覆蓋第二絕緣層116的延伸部分116a的端面。此外，第一絕緣層114的延伸部分114a的端面可實質上共面於第二間隙壁120a的表面，且延伸部分114a的交疊於第二間隙壁120a的區域可較延伸部分114a的其他區域而具有較小的厚度。
在一些實施例中，各記憶體元件10更包括絕緣插塞124。絕緣插塞124設置於第二絕緣層116的最頂面上。在一些實施例中，絕緣插塞124覆蓋第二間隙壁120a的最頂面。在設置有絕緣插塞124的實施例中，各閘極堆疊結構102的頂面可被第一絕緣層114、第二絕緣層116以及絕緣插塞124覆蓋，而阻擋由各閘極堆疊結構102的上方進入各閘極堆疊結構102的帶電離子。
圖3是依照本發明另一些實施例的記憶體元件20的剖視示意圖。圖3所示的記憶體元件20相似於圖2K所示的記憶體元件，以下僅描述兩者的差異處，相同或相似處則不再贅述。
請參照圖3，在記憶體元件20中，第二絕緣層216的覆蓋閘極堆疊結構102的頂角區域CR之部分具有圓弧表面RS。在一些實施例中，第二絕緣層216的此圓弧表面為外凸的（convex）圓弧表面。對應地，第二間隙壁220a的覆蓋閘極堆疊結構102的頂角區域CR之部分也可具有圓弧表面，且此圓弧表面可為外凸的圓弧表面。
在圖3所示的實施例中，在圖案化第二絕緣層216時（例如是參照圖2F所示的步驟S112），可進行一或多次沈積-蝕刻循環。舉例而言，可藉由高密度電漿化學氣相沈積製程（high density plasma chemical vapor deposition，HDP-CVD）來進行上述包括至少一沈積-蝕刻循環的圖案化步驟。如此一來，如圖3所示，可使經圖案化的第二絕緣層216的覆蓋閘極堆疊結構102的頂角區域CR的部分具有圓弧表面RS，且可使後續形成於第二絕緣層216上的第二間隙壁220a的對應部分也具有圓弧表面。
綜上所述，本發明實施例的記憶體元件包括設置於基底上的閘極堆疊結構，且包括覆蓋閘極堆疊結構的第一絕緣層、第二絕緣層以及第一間隙壁。第一絕緣層覆蓋閘極堆疊結構的頂面與側壁，而第二絕緣層覆蓋於第一絕緣層上。第一間隙壁覆蓋於第二絕緣層上，且位於閘極堆疊結構的側壁上。此外，第一間隙壁的最頂端低於第二絕緣層的最頂面。特別來說，閘極堆疊結構的頂角區域被第一絕緣層與第二絕緣層覆蓋，而可防止製程中所產生的帶電離子進入閘極堆疊結構。因此，可提高記憶體元件的可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20：記憶體元件
100：基底
102：閘極堆疊結構
104：穿隧介電層
106：第一閘極
108：第二閘極
108a、108b：閘極層
110：閘極間介電層
112：頂蓋結構
112a、112b：頂蓋層
114：第一絕緣層
114a：第一絕緣層的延伸部分
116、216：第二絕緣層
116a：第二絕緣層的延伸部分
118：遮罩材料層
118a：第一部分
118b：第二部分
118c：第一間隙壁
120：第三絕緣層
120a、220a：第二間隙壁
122：導體層
124：絕緣插塞
126：接觸結構
CR：頂角區域
DP：摻雜部分
H1、H2、HT：高度
HD：水平方向
ND：法線方向
RS：圓弧表面
S100、S102、S104、S106、S108、S110、S112、S114、S116、S118、S120、S122：步驟
TD：延伸方向
TD1、TD2：傾斜入射方向
TS：斜面
θ1、θ2：夾角
圖1是依照本發明一些實施例的流程圖。
圖2A至圖2K是圖1所示的記憶體元件的製造方法的各階段的結構的剖視示意圖。
圖3是依照本發明另一些實施例的剖視示意圖。
10：記憶體元件
100：基底
102：閘極堆疊結構
114：第一絕緣層
114a：第一絕緣層的延伸部分
116：第二絕緣層
116a：第二絕緣層的延伸部分
118c：第一間隙壁
120a：第二間隙壁
124：絕緣插塞
126：接觸結構
CR：頂角區域
HD：水平方向
ND：法線方向
TD：延伸方向
TS：斜面
Claims (12)
- 一種記憶體元件，包括：閘極堆疊結構，設置於基底上；第一絕緣層，覆蓋所述閘極堆疊結構的頂面與側壁；第二絕緣層，覆蓋所述第一絕緣層的表面，其中所述閘極堆疊結構的頂角區域被所述第一絕緣層與所述第二絕緣層覆蓋；以及第一間隙壁，位於所述閘極堆疊結構的側壁上，且覆蓋所述第二絕緣層的表面，其中所述第一間隙壁的最頂端低於所述第二絕緣層的最頂面，其中所述第二絕緣層具有沿所述基底的表面而自所述閘極堆疊結構的所述側壁往外延伸的延伸部分，且所述延伸部分的端面實質上共面於所述第一間隙壁的表面。
- 如申請專利範圍第1項所述的記憶體元件，其中所述第一絕緣層的材料包括氧化矽，而所述第二絕緣層的材料包括氮化矽。
- 如申請專利範圍第1項所述的記憶體元件，其中所述第二絕緣層的覆蓋所述閘極堆疊結構的所述頂角區域的部分具有傾斜表面，且其中所述第二絕緣層的所述傾斜表面的延伸方向交錯於所述基底的表面以及所述基底的法線方向。
- 如申請專利範圍第1項所述的記憶體元件，其中所述第二絕緣層的覆蓋所述閘極堆疊結構的所述頂角區域的部分具有圓弧表面。
- 如申請專利範圍第1項所述的記憶體元件，其中所述第一絕緣層具有沿所述基底的表面而自所述閘極堆疊結構的所述側壁往外延伸的延伸部分，且所述第一絕緣層的所述延伸部分之端面與所述閘極堆疊結構之間的距離大於所述第二絕緣層的所述延伸部分之端面與所述閘極堆疊結構之間的距離。
- 如申請專利範圍第1項所述的記憶體元件，更包括：第二間隙壁，位於所述閘極堆疊結構的側壁上，且覆蓋所述第一間隙壁與所述第二絕緣層的表面，其中所述閘極堆疊結構的所述頂角區域被所述第一絕緣層、所述第二絕緣層與所述第二間隙壁覆蓋。
- 一種記憶體元件的製造方法，包括：在基底上形成閘極堆疊結構；在所述基底上依序形成覆蓋所述閘極堆疊結構的第一絕緣層、第二絕緣層與遮罩材料層；對所述遮罩材料層進行離子植入製程，以在所述遮罩材料層中形成摻雜部分，其中所述摻雜部分罩蓋所述閘極堆疊結構的頂部；以所述摻雜部分作為遮罩而對所述遮罩材料層進行第一圖案 化製程，以移除所述遮罩材料層的沿所述基底的表面延伸的底部部分；以及以第二圖案化製程移除遮罩材料層的所述摻雜部分以及所述第二絕緣層的位於所述閘極堆疊結構的周圍且暴露出來的底部部分，其中所述遮罩材料層的殘留部分形成第一間隙壁。
- 如申請專利範圍第7項所述的記憶體元件的製造方法，在對所述遮罩材料層進行所述離子植入製程之後，更包括：對所述遮罩材料層的所述摻雜部分進行去耦電漿氮化處理。
- 如申請專利範圍第7項所述的記憶體元件的製造方法，其中所述摻雜部分相較於所述遮罩材料層的其他部分而對於所述第二絕緣層具有較低的蝕刻選擇比。
- 如申請專利範圍第7項所述的記憶體元件的製造方法，其中所述第二圖案化製程包括交替進行的蝕刻製程與沈積製程。
- 如申請專利範圍第7項所述的記憶體元件的製造方法，更包括：在所述基底上形成覆蓋所述第一間隙壁與所述第二絕緣層的第三絕緣層；以及移除所述第三絕緣層的延伸於所述閘極堆疊結構上以及沿所述基底的表面延伸的水平延伸部分，其中所述第三絕緣層的殘留部分形成第二間隙壁。
- 如申請專利範圍第7項所述的記憶體元件的製造方法，更包括：在所述第二絕緣層的最頂面上形成絕緣插塞。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108131162A TWI721546B (zh) | 2019-08-30 | 2019-08-30 | 記憶體元件及其製造方法 |
| US16/999,022 US11575051B2 (en) | 2019-08-30 | 2020-08-20 | Memory device and manufacturing method thereof |
| CN202010861511.8A CN112447741B (zh) | 2019-08-30 | 2020-08-25 | 存储器元件及其制造方法 |
| US18/081,703 US11908953B2 (en) | 2019-08-30 | 2022-12-15 | Manufacturing method of memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108131162A TWI721546B (zh) | 2019-08-30 | 2019-08-30 | 記憶體元件及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202109626A TW202109626A (zh) | 2021-03-01 |
| TWI721546B true TWI721546B (zh) | 2021-03-11 |
Family
ID=74682313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108131162A TWI721546B (zh) | 2019-08-30 | 2019-08-30 | 記憶體元件及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11575051B2 (zh) |
| CN (1) | CN112447741B (zh) |
| TW (1) | TWI721546B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI749678B (zh) * | 2020-08-03 | 2021-12-11 | 力晶積成電子製造股份有限公司 | 記憶元件及其形成方法 |
| TWI774410B (zh) * | 2021-06-07 | 2022-08-11 | 華邦電子股份有限公司 | 半導體元件及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201505128A (zh) * | 2013-07-17 | 2015-02-01 | Winbond Electronics Corp | 嵌入式記憶元件的製造方法 |
| TW201528437A (zh) * | 2014-01-03 | 2015-07-16 | Winbond Electronics Corp | 快閃記憶體及其製造方法 |
| TW201725699A (zh) * | 2016-01-05 | 2017-07-16 | 華邦電子股份有限公司 | 記憶元件及其製造方法 |
| US20190103405A1 (en) * | 2017-10-04 | 2019-04-04 | United Microelectronics Corp. | Semiconductor memory device and manufacturing method thereof |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US684183A (en) | 1900-06-20 | 1901-10-08 | Millard E Brinser | Journal-bearing. |
| US5907781A (en) | 1998-03-27 | 1999-05-25 | Advanced Micro Devices, Inc. | Process for fabricating an integrated circuit with a self-aligned contact |
| US6555865B2 (en) * | 2001-07-10 | 2003-04-29 | Samsung Electronics Co. Ltd. | Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same |
| US6730556B2 (en) * | 2001-12-12 | 2004-05-04 | Texas Instruments Incorporated | Complementary transistors with controlled drain extension overlap |
| KR100607329B1 (ko) | 2004-08-26 | 2006-07-28 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| US7678662B2 (en) | 2005-12-13 | 2010-03-16 | Applied Materials, Inc. | Memory cell having stressed layers |
| US7799637B2 (en) | 2006-06-26 | 2010-09-21 | Sandisk Corporation | Scaled dielectric enabled by stack sidewall process |
| KR20080030249A (ko) * | 2006-09-29 | 2008-04-04 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 제조 방법 |
| US20080142879A1 (en) * | 2006-12-14 | 2008-06-19 | Chartered Semiconductor Manufacturing Ltd. | Integrated circuit system employing differential spacers |
| KR100861218B1 (ko) | 2007-06-26 | 2008-09-30 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조 방법 |
| US8487373B2 (en) | 2009-04-29 | 2013-07-16 | Spanion Llc | SONOS memory cells having non-uniform tunnel oxide and methods for fabricating same |
| TWI478293B (zh) | 2011-05-16 | 2015-03-21 | Promos Technologies Inc | 非揮發性記憶元件的製造方法 |
| US8772118B2 (en) | 2011-07-08 | 2014-07-08 | Texas Instruments Incorporated | Offset screen for shallow source/drain extension implants, and processes and integrated circuits |
| TWI469269B (zh) | 2011-11-18 | 2015-01-11 | Winbond Electronics Corp | 嵌入式快閃記憶體之字元線的製造方法 |
| TWI482202B (zh) | 2013-01-07 | 2015-04-21 | Winbond Electronics Corp | 圖案化製程 |
| CN104377202B (zh) * | 2013-08-12 | 2018-02-16 | 华邦电子股份有限公司 | 嵌入式存储元件及其制造方法 |
| US9281314B1 (en) | 2014-10-10 | 2016-03-08 | Sandisk Technologies Inc. | Non-volatile storage having oxide/nitride sidewall |
| KR102554249B1 (ko) * | 2018-02-02 | 2023-07-11 | 주식회사 디비하이텍 | 비휘발성 기억소자 및 그 제조방법 |
-
2019
- 2019-08-30 TW TW108131162A patent/TWI721546B/zh active
-
2020
- 2020-08-20 US US16/999,022 patent/US11575051B2/en active Active
- 2020-08-25 CN CN202010861511.8A patent/CN112447741B/zh active Active
-
2022
- 2022-12-15 US US18/081,703 patent/US11908953B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201505128A (zh) * | 2013-07-17 | 2015-02-01 | Winbond Electronics Corp | 嵌入式記憶元件的製造方法 |
| TW201528437A (zh) * | 2014-01-03 | 2015-07-16 | Winbond Electronics Corp | 快閃記憶體及其製造方法 |
| TW201725699A (zh) * | 2016-01-05 | 2017-07-16 | 華邦電子股份有限公司 | 記憶元件及其製造方法 |
| US20190103405A1 (en) * | 2017-10-04 | 2019-04-04 | United Microelectronics Corp. | Semiconductor memory device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US11908953B2 (en) | 2024-02-20 |
| US11575051B2 (en) | 2023-02-07 |
| TW202109626A (zh) | 2021-03-01 |
| US20230121256A1 (en) | 2023-04-20 |
| CN112447741A (zh) | 2021-03-05 |
| US20210066493A1 (en) | 2021-03-04 |
| CN112447741B (zh) | 2023-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8273625B2 (en) | Structure for flash memory cells | |
| KR101762661B1 (ko) | 반도체 소자 제조 방법 | |
| KR20120036185A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20060133166A (ko) | 불휘발성 메모리 장치의 게이트 형성 방법 | |
| US10083978B2 (en) | Semiconductor device and method of manufacturing the same | |
| US11908953B2 (en) | Manufacturing method of memory device | |
| KR102426665B1 (ko) | 집적회로 소자 | |
| JP2010045344A (ja) | 半導体装置の製造方法および半導体装置 | |
| US8487397B2 (en) | Method for forming self-aligned contact | |
| US20090004818A1 (en) | Method of Fabricating Flash Memory Device | |
| US7846795B2 (en) | Bit line of a semiconductor device and method for fabricating the same | |
| KR100981530B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| JP2008091368A (ja) | 半導体装置及びその製造方法 | |
| US10381449B2 (en) | Method of manufacturing memory device | |
| KR100830591B1 (ko) | 개구부들을 포함하는 반도체 소자의 형성 방법 | |
| TWI571975B (zh) | 半導體元件及其製造方法 | |
| US8778808B2 (en) | Method of fabricating a semiconductor device | |
| KR101034407B1 (ko) | 불휘발성 메모리 소자 및 그 제조방법 | |
| KR101133709B1 (ko) | 반도체장치 제조 방법 | |
| TWI635599B (zh) | 記憶元件的製造方法 | |
| KR20120012699A (ko) | 게이트 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
| JP2010129740A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US9431406B1 (en) | Semiconductor device and method of forming the same | |
| JP2008288260A (ja) | 半導体装置及びその製造方法 | |
| KR101002519B1 (ko) | 플래쉬 메모리 소자의 제조 방법 |