TWI482202B - 圖案化製程 - Google Patents

圖案化製程 Download PDF

Info

Publication number
TWI482202B
TWI482202B TW102100449A TW102100449A TWI482202B TW I482202 B TWI482202 B TW I482202B TW 102100449 A TW102100449 A TW 102100449A TW 102100449 A TW102100449 A TW 102100449A TW I482202 B TWI482202 B TW I482202B
Authority
TW
Taiwan
Prior art keywords
layer
patterned
opening
region
mask
Prior art date
Application number
TW102100449A
Other languages
English (en)
Other versions
TW201428816A (zh
Inventor
Tse Mian Kuo
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to TW102100449A priority Critical patent/TWI482202B/zh
Publication of TW201428816A publication Critical patent/TW201428816A/zh
Application granted granted Critical
Publication of TWI482202B publication Critical patent/TWI482202B/zh

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

圖案化製程
本發明是有關於一種半導體製程，且特別是有關於一種圖案化製程。
在一般半導體製程中，依據基板上不同區域中的需求，通常需要在不同區域中形成具有不同寬度的開孔圖案。這些開孔圖案通常是藉由進行微影製程以及蝕刻製程來形成。舉例來說，在基板的不同區域中(例如記憶胞區、邏輯電路區等)會具有不同寬度的接觸窗開孔，以形成連接不同元件的接觸窗。
在習知技術中，常常需要進行至少兩次以上的微影製程以及蝕刻製程才能夠製作具有不同寬度的接觸窗開孔，且在各微影製程中所使用的光罩各自具有特定的圖案，因而造成製程步驟繁雜。例如，先形成寬度較大的接觸窗開孔後，再對寬度較大的接觸窗開孔進行微影製程以及蝕刻製程來形成寬度較小的接觸窗開孔。此外，隨著半導體元件尺寸的縮小化與集積化，這些接觸窗開孔的寬度亦隨之縮小，進而可能會產生寬度過小的接觸窗開孔。對於這些寬度過小的接觸窗開孔來說，甚至無法使用現有微影製程以及蝕刻製程來製作。
本發明提供一種圖案化製程，其可同時在待圖案化層的不同區域中形成具有不同尺寸的開孔。
本發明提出一種圖案化製程，其先提供具有第一區域及第二區域的待圖案化層。然後，於待圖案化層上依序形成第一罩幕層及第二罩幕層。接著，圖案化第二罩幕層，以於第一區域中形成第一開孔以及於第二區域中形成第二開孔。繼之，於第一開孔之側壁及部分底部上形成經摻雜之多晶矽層。接著，以經摻雜之多晶矽層及經圖案化的第二罩幕層為罩幕，移除部分第一罩幕層，以形成經圖案化的第一罩幕層。之後，移除經摻雜之多晶矽層及經圖案化的第二罩幕層。而後，以經圖案化的第一罩幕層為罩幕，移除部分待圖案化層，以於第一區域中形成第三開孔以及於第二區域中形成第四開孔。
本發明另提出一種圖案化製程，其先提供具有第一區域及第二區域的待圖案化層。然後，於待圖案化層上形成罩幕層。接著，圖案化罩幕層，以於第一區域中形成第一開孔以及於第二區域中形成第二開孔。繼之，於第一開孔之側壁上形成經摻雜之多晶矽間隙壁。而後，以經摻雜之多晶矽間隙壁及經圖案化的罩幕層為罩幕，移除部分待圖案化層，以於第一區域中形成第三開孔以及於第二區域中形成第四開孔。
基於上述，在本發明之圖案化製程中，不需要使用額外的光罩，即可同時在待圖案化層的不同區域中形成具有不同尺寸的開孔，因而有效地降低製程複雜度，並節省製 程成本。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1F為依照本發明的第一實施例所繪示的圖案化製程的剖面示意圖。應注意，圖式僅作為解說之用，並非用以限定本發明。
首先，請參照圖1A，提供待圖案化層104，其具有第一區域101及第二區域102。待圖案化層104例如為形成於基底100上的介電層。待圖案化層104的材料例如是氧化物，且其形成方法例如是化學氣相沈積法。接著，於待圖案化層104上依序形成罩幕層106及罩幕層108。在本實施例中，罩幕層106例如是氮化矽層。罩幕層106的形成方法例如是化學氣相沈積法。另外，在本實施例中，罩幕層108例如是由碳層108a及氮氧化矽層108b構成的複合層，其中碳層108a位在罩幕層106上，而氮氧化矽層108b位在碳層108a上。罩幕層108的形成方法例如是先在罩幕層106上藉由化學氣相沈積法來沈積碳層108a，接著在碳層108a上再藉由化學氣相沈積法來沈積氮氧化矽層108b。
然後，請參照圖1B，將罩幕層108圖案化，以於第一區域101中形成開孔110以及於第二區域102中形成開孔112。將罩幕層108圖案化的方法例如是先在罩幕層108 上形成圖案化光阻層(未繪示)，再以圖案化光阻層為罩幕，進行乾式蝕刻製程來移除未被圖案化光阻層覆蓋的罩幕層108，接著再將圖案化光阻層移除。開孔110的寬度W1 可以小於開孔112的寬度W2 ，或是開孔110的寬度W1 等於開孔112的寬度W2 。
接著，請參照圖1C，在待圖案化層104上共形地形成未經摻雜之多晶矽層114。未經摻雜之多晶矽層114的形成方法例如是低溫化學氣相沈積法。然後，在待圖案化層104上形成覆蓋第二區域102的光阻層116。光阻層116的形成方法例如是先在整個待圖案化層104上沈積一層光阻材料層(未繪示)，再對光阻材料層進行微影製程。由於光阻層116的目的僅是用來覆蓋第二區域102而不需具有特殊圖案，故在進行微影製程時可使用I-line光罩來定義出光阻層116即可。
繼之，請參照圖1D，進行傾斜角植入製程118，以對位於第一開孔110之側壁及部分底部上之未經摻雜之多晶矽層114進行摻雜，以形成經摻雜之多晶矽層115。傾斜角植入製程118所植入之摻質例如是硼或氟化硼。
而後，請參照圖1E，將光阻層116移除。移除光阻層116的方法例如是進行灰化(ashing)處理。接著，將未經摻雜之多晶矽層114移除，而留下經摻雜之多晶矽層115。移除未經摻雜之多晶矽層114的方法例如是濕式蝕刻製程。在上述的濕式蝕刻製程中，可利用氨水作為蝕刻液。由於經摻雜之多晶矽層115的抗蝕刻特性高於未經摻雜之 多晶矽層114的抗蝕刻特性，故在濕式蝕刻製程中可僅移除未經摻雜之多晶矽層114而留下經摻雜之多晶矽層115。另外，由於對應後續製程中所欲形成之開孔位置的未經摻雜之多晶矽層114已被移除，故經摻雜之多晶矽層115可作為後續製程中用以定義開孔的罩幕層。
接著，請繼續參照圖1E，以經摻雜之多晶矽層115及經圖案化的罩幕層108為罩幕，移除部分罩幕層106，以形成經圖案化的罩幕層106，且在經圖案化的罩幕層106中，第一區域101中形成開孔119，而第二區域102中形成開孔120。移除部分罩幕層106的方法例如是乾式蝕刻製程。在本實施例中，由於形成在第二區域102中的開孔120是藉由經圖案化的罩幕層108所定義，故開孔120的寬度W4 與開孔112的寬度W2 是相同的；而形成在第一區域101中的開孔119，則是藉由經摻雜之多晶矽層115所定義，故開孔119的寬度W3 會小於開孔110的寬度W1 。因此，本實施例不需使用額外的光罩即可定義出於後續製程中形成不同寬度之開孔的圖案化罩幕層。
接著，請參照圖1F，移除經摻雜之多晶矽層115及經圖案化的罩幕層108。移除經摻雜之多晶矽層115及經圖案化的罩幕層108的方法例如是進行濕式蝕刻製程或是乾式蝕刻製程。接著，以經圖案化的罩幕層106為罩幕，移除部分待圖案化層104，以於第一區域101中形成開孔121以及於第二區域102中形成開孔122。也就是說，在本實施例中，可在蝕刻製程中同時在待圖案化層104中形成具 有不同寬度的開孔。
圖2A至圖2F為依照本發明的第二實施例所繪示的圖案化製程的剖面示意圖。應注意，圖式僅作為解說之用，並非用以限定本發明。
首先，請參照圖2A，提供待圖案化層204，其具有第一區域201及第二區域202。待圖案化層204例如為形成於基底200上的介電層。待圖案化層204的材料例如是氧化物，且其形成方法例如是化學氣相沈積法。接著，於待圖案化層204上形成罩幕層206。在本實施例中，罩幕層206例如是由碳層206a及氮氧化矽層206b構成的複合層，其中碳層206a位在待圖案化層204上，而氮氧化矽層206b在碳層206a上。罩幕層206的形成方法例如是先在待圖案化層204上藉由化學氣相沈積法來沈積碳層206a，接著在碳層206a上再藉由化學氣相沈積法來沈積氮氧化矽層206b。然後，請參照圖2B，將罩幕層206圖案化，以於第一區域201中形成開孔210以及於第二區域202中形成開孔212。將罩幕層206圖案化的方法例如是先在罩幕層206上形成圖案化光阻層(未繪示)，再以圖案化光阻層為罩幕，進行乾式蝕刻製程來移除未被圖案化光阻層覆蓋的罩幕層206，接著再將圖案化光阻層移除。開孔210的寬度W5 可以小於開孔212的寬度W6 ，或是開孔210的寬度W5 等於開孔212的寬度W6 。
接著，請參照圖2C，在待圖案化層204上共形地形成未經摻雜之多晶矽層214。未經摻雜之多晶矽層214的形成 方法例如是低溫化學氣相沈積法。然後，在待圖案化層204上形成覆蓋第二區域202的光阻層216。光阻層216的形成方法例如是先在整個待圖案化層204上沈積一層光阻材料層(未繪示)，再對光阻材料層進行微影製程。由於光阻層216的目的僅是用來覆蓋第二區域202而不需具有特殊圖案，故在進行微影製程時可使用簡單光罩來定義出光阻層216。
繼之，請參照圖2D，進行植入製程218，以對未被光阻層216覆蓋的未經摻雜之多晶矽層214進行摻雜，以形成經摻雜之多晶矽層215。植入製程218所植入之摻質例如是硼或氟化硼。植入製程218可以是傾斜角植入製程或是垂直植入製程與傾斜角植入製程的組合。
而後，請參照圖2E，將光阻層216移除。移除光阻層216的方法例如是進行灰化處理。接著，將未經摻雜之多晶矽層214移除，而留下經摻雜之多晶矽層215。移除未經摻雜之多晶矽層214的方法例如是濕式蝕刻製程。在上述的濕式蝕刻製程中，可利用氨水作為蝕刻液。由於經摻雜之多晶矽層215的抗蝕刻特性高於未經摻雜之多晶矽層214的抗蝕刻特性，故在濕式蝕刻製程中可僅移除未經摻雜之多晶矽層214而留下經摻雜之多晶矽層215。
接著，請繼續參照圖2E，將位於經圖案化的罩幕層206之頂面上及位於開孔210之底部上的經摻雜之多晶矽層215移除，以形成位於開孔210之側壁上的經摻雜之多晶矽間隙壁220。移除經摻雜之多晶矽層215的方法例如 是乾式蝕刻製程。
在本實施例中，在利用化學氣相沈積法來沈積未經摻雜之多晶矽層214時，可對未經摻雜之多晶矽層214的沈積厚度進行控制，以在進行乾式蝕刻製程之後形成所要厚度的經摻雜之多晶矽間隙壁220。經摻雜之多晶矽間隙壁220可於後續製程中作為定義開孔的罩幕層。因此，本實施例不需使用額外的光罩即可定義出於後續製程中形成不同寬度之開孔的圖案化罩幕層。
接著，請參照圖2F，以經摻雜之多晶矽間隙壁220及經圖案化的罩幕層206為罩幕，移除部分待圖案化層204，以於第一區域201中形成開孔221以及於第二區域202中形成開孔222。詳細地說，在本實施例中，形成在第二區域202中的開孔222是藉由經圖案化的罩幕層206所定義，故開孔222的寬度W8 與開孔212的寬度W6 是相同的；而形成在第一區域201中的開孔221則是藉由經摻雜之多晶矽間隙壁220來定義，故開孔220的寬度W7 會小於開孔210的寬度W5 。也就是說，在本實施例中，可在蝕刻製程中同時在待圖案化層204中形成具有不同寬度的開孔。在本實施例中，可依實際需要調整經摻雜之多晶矽間隙壁220的厚度來形成具有不同寬度的開孔221。
綜上所述，在上述實施例所提出的圖案化製程中，不需要使用額外的光罩，即可同時在待圖案化層的不同區域中形成具有不同寬度的開孔，因而有效地降低製程複雜度，並節省製程成本。此外，在本發明實施例中，可依據 不同區域中的需求，透過控制傾斜角植入製程中的傾斜角度以及控制間隙壁的厚度來調整各區域中開孔尺寸之間的差異，而不需額外使用具有特殊圖案的光罩。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200‧‧‧基板
101、201‧‧‧第一區域
102、202‧‧‧第二區域
104、204‧‧‧待圖案化層
106、108、206‧‧‧罩幕層
108a、206a‧‧‧碳層
108b、206b‧‧‧氮氧化矽層
110、112、119、120、121、122、210、212、221、222‧‧‧開孔
114、214‧‧‧未經摻雜之多晶矽層
115、215‧‧‧經摻雜之多晶矽層
116、216‧‧‧光阻層
118‧‧‧傾斜角植入製程
218‧‧‧植入製程
220‧‧‧經摻雜之多晶矽間隙壁
W1 、W2 、W3 、W4 、W5 、W6 、W7 、W8 ‧‧‧寬度
圖1A至圖1F為依照本發明的第一實施例所繪示的圖案化製程的剖面示意圖。
圖2A至圖2F為依照本發明的第二實施例所繪示的圖案化製程的剖面示意圖。
100‧‧‧基板
101‧‧‧第一區域
102‧‧‧第二區域
104‧‧‧待圖案化層
106、108‧‧‧罩幕層
108a‧‧‧碳層
108b‧‧‧氮氧化矽層
119、120‧‧‧開孔
115‧‧‧經摻雜之多晶矽層
W1 、W2 、W3 、W4 ‧‧‧寬度

Claims (9)

  1. 一種圖案化製程，包括：提供待圖案化層，所述待圖案化層具有第一區域及第二區域；於所述待圖案化層上依序形成第一罩幕層及第二罩幕層；圖案化所述第二罩幕層，以於所述第一區域中形成第一開孔以及於所述第二區域中形成第二開孔；於所述第一開孔之側壁及部分底部上形成經摻雜之多晶矽層；以所述經摻雜之多晶矽層及經圖案化的第二罩幕層為罩幕，移除部分所述第一罩幕層，以形成經圖案化的第一罩幕層；移除所述經摻雜之多晶矽層及所述經圖案化的第二罩幕層；以及以所述經圖案化的第一罩幕層為罩幕，移除部分所述待圖案化層，以於所述第一區域中形成第三開孔以及於所述第二區域中形成第四開孔。
  2. 如申請專利範圍第1項所述之圖案化製程，其中所述第一罩幕層包括氮化矽層。
  3. 如申請專利範圍第1項所述之圖案化製程，其中所述第二罩幕層包括由碳層及氮氧化矽層構成的複合層。
  4. 如申請專利範圍第1項所述之圖案化製程，其中形成所述經摻雜之多晶矽層的方法包括： 於所述待圖案化層上共形地形成未經摻雜之多晶矽層；形成覆蓋所述第二區域的光阻層；進行傾斜角植入製程，以對位於所述第一開孔之側壁及部分底部上之所述未經摻雜之多晶矽層進行摻雜；移除所述光阻層；以及移除所述未經摻雜之多晶矽層。
  5. 如申請專利範圍第4項所述之圖案化製程，其中移除所述未經摻雜之多晶矽層的方法包括進行濕式蝕刻製程。
  6. 一種圖案化製程，包括：提供待圖案化層，所述待圖案化層具有第一區域及第二區域；於所述待圖案化層上形成罩幕層；圖案化所述罩幕層，以於所述第一區域中形成第一開孔以及於所述第二區域中形成第二開孔；於所述第一開孔之側壁上形成經摻雜之多晶矽間隙壁；以及以所述經摻雜之多晶矽間隙壁及經圖案化的罩幕層為罩幕，移除部分所述待圖案化層，以於所述第一區域中形成第三開孔以及於所述第二區域中形成第四開孔。
  7. 如申請專利範圍第6項所述之圖案化製程，其中所述罩幕層包括碳層及氮氧化矽層構成的複合層。
  8. 如申請專利範圍第6項所述之圖案化製程，其中形 成所述經摻雜之多晶矽間隙壁的方法包括：於所述待圖案化層上共形地形成未經摻雜之多晶矽層；形成覆蓋所述第二區域的光阻層；進行植入製程，以對未被所述光阻層覆蓋之所述未經摻雜之多晶矽層進行摻雜，以形成經摻雜之多晶矽層；移除所述光阻層；移除所述未經摻雜之多晶矽層；以及移除位於所述經圖案化的罩幕層之頂面及位於所述第一開孔之底部上的所述經摻雜之多晶矽層。
  9. 如申請專利範圍第8項所述之圖案化製程，其中移除所述未經摻雜之多晶矽層的方法包括進行濕式蝕刻製程。
TW102100449A 2013-01-07 2013-01-07 圖案化製程 TWI482202B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW102100449A TWI482202B (zh) 2013-01-07 2013-01-07 圖案化製程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102100449A TWI482202B (zh) 2013-01-07 2013-01-07 圖案化製程

Publications (2)

Publication Number Publication Date
TW201428816A TW201428816A (zh) 2014-07-16
TWI482202B true TWI482202B (zh) 2015-04-21

Family

ID=51726165

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102100449A TWI482202B (zh) 2013-01-07 2013-01-07 圖案化製程

Country Status (1)

Country Link
TW (1) TWI482202B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11575051B2 (en) 2019-08-30 2023-02-07 Winbond Electronics Corp. Memory device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW517351B (en) * 2001-11-28 2003-01-11 Winbond Electronics Corp Manufacturing method and structure of flash memory
US6541382B1 (en) * 2000-04-17 2003-04-01 Taiwan Semiconductor Manufacturing Company Lining and corner rounding method for shallow trench isolation
US6953724B2 (en) * 2003-09-25 2005-10-11 International Business Machines Corporation Self-limited metal recess for deep trench metal fill
TW201234494A (en) * 2010-11-08 2012-08-16 Hynix Semiconductor Inc Vertical transistor having buried junction and method for manufacturing the same
TW201301484A (zh) * 2011-06-28 2013-01-01 Winbond Electronics Corp 動態隨機存取記憶體及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541382B1 (en) * 2000-04-17 2003-04-01 Taiwan Semiconductor Manufacturing Company Lining and corner rounding method for shallow trench isolation
TW517351B (en) * 2001-11-28 2003-01-11 Winbond Electronics Corp Manufacturing method and structure of flash memory
US6953724B2 (en) * 2003-09-25 2005-10-11 International Business Machines Corporation Self-limited metal recess for deep trench metal fill
TW201234494A (en) * 2010-11-08 2012-08-16 Hynix Semiconductor Inc Vertical transistor having buried junction and method for manufacturing the same
TW201301484A (zh) * 2011-06-28 2013-01-01 Winbond Electronics Corp 動態隨機存取記憶體及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11575051B2 (en) 2019-08-30 2023-02-07 Winbond Electronics Corp. Memory device and manufacturing method thereof

Also Published As

Publication number Publication date
TW201428816A (zh) 2014-07-16

Similar Documents

Publication Publication Date Title
KR100698087B1 (ko) 반도체 소자의 제조 방법
KR101972159B1 (ko) 실리콘함유하드마스크를 구비한 반도체장치 및 그 제조 방법
CN106887382A (zh) 形成集成电路的方法
US10269581B2 (en) Method of fabricating a semiconductor structure
US9263321B2 (en) Semiconductor device and manufacturing method thereof
TWI691024B (zh) 記憶體結構的製造方法
KR20100076256A (ko) Ｐｉｐ 커패시터의 제조 방법
TWI482202B (zh) 圖案化製程
JP4087583B2 (ja) 半導体素子のキャパシタ製造方法
JP2005197640A (ja) フラッシュメモリ素子の製造方法
TWI555082B (zh) 圖案化方法
CN109003937B (zh) 半导体存储器件的制作方法
CN109494149A (zh) 半导体结构的制作方法
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
CN105575805B (zh) 半导体结构的制造方法
CN108074798B (zh) 一种自对准曝光半导体结构的制作方法
CN107591369B (zh) 半导体结构的形成方法
KR100780620B1 (ko) 리세스 게이트를 갖는 반도체소자 및 그 제조 방법
CN103972054B (zh) 图案化工艺
TWI478212B (zh) 形成圖案的方法
TWI518743B (zh) 半導體裝置圖案化結構之製作方法
KR100672772B1 (ko) 반도체 소자 제조 방법
TW403964B (en) An etch method of poly-silicon layer
TWI552313B (zh) 同時製作晶胞區與周邊區之半導體元件的方法
CN112951724A (zh) 半导体结构及其形成方法