TWI691024B - 記憶體結構的製造方法 - Google Patents

Abstract

一種記憶體結構的製造方法，包括以下步驟。提供第一電晶體與第二電晶體。第二電晶體位在第一電晶體的一側。形成覆蓋第一電晶體與第二電晶體的介電層。在介電層中形成開口圖案。開口圖案包括第一開口、第二開口與第三開口。第一開口與第二開口分別暴露出部分第一電晶體與部分第二電晶體。第三開口連通於第一開口與第二開口。第三開口是利用用於形成第一開口與第二開口的同一個光罩且搭配曝光劑量的調整而形成。在開口圖案中形成耦接在第一電晶體與第二電晶體之間的電容器。

Description

記憶體結構的製造方法

本發明是有關於一種半導體元件的製造方法，且特別是有關於一種記憶體結構的製造方法。

目前發展出一種記憶體結構，其包括彼此耦接的電晶體與電容器。在此種記憶體結構中，使用電容器作為儲存組件。此外，目前業界開發出用於記憶體元件的多種不同結構的電容器，以增加電容器的電容，進而提升記憶體元件的電性效能。然而，為了製作出上述具有較大電容的電容器，通常必須在記憶體元件的製程中增加光罩，且會造成製程複雜度提高。

本發明提供一種記憶體結構的製造方法，其可減少製作記憶體結構所需使用的總光罩數量，且可降低製程複雜度。

本發明提出一種記憶體結構的製造方法，包括以下步驟。提供第一電晶體與第二電晶體。第二電晶體位在第一電晶體 的一側。形成覆蓋第一電晶體與第二電晶體的介電層。在介電層中形成開口圖案。開口圖案包括第一開口、第二開口與第三開口。第一開口與第二開口分別暴露出部分第一電晶體與部分第二電晶體。第三開口連通於第一開口與第二開口。第三開口是利用用於形成第一開口與第二開口的同一個光罩且搭配曝光劑量(exposure dose)的調整而形成。在開口圖案中形成耦接在第一電晶體與第二電晶體之間的電容器。

依照本發明的一實施例所述，在上述記憶體結構的製造方法中，開口圖案的形成方法可包括以下步驟。在介電層上形成第一光阻層。利用光罩對第一光阻層進行第一曝光製程。在進行第一曝光製程後，對第一光阻層進行第一顯影製程，而形成具有第一開口與第二開口的第一圖案化光阻層。利用第一圖案化光阻層作為罩幕，移除部分介電層，而使得第一開口與第二開口延伸至介電層中。移除第一圖案化光阻層。在介電層上形成填入第一開口與第二開口的第二光阻層。利用光罩對第二光阻層進行第二曝光製程。第二曝光製程的曝光劑量可大於第一曝光製程的曝光劑量。在進行第二曝光製程後，對第二光阻層進行第二顯影製程，而形成具有第三開口的第二圖案化光阻層，且第三開口連通於第一開口與第二開口。利用第二圖案化光阻層作為罩幕，移除部分介電層，而使得第三開口延伸至介電層中，且使得第一開口與第二開口向下延伸。

依照本發明的一實施例所述，在上述記憶體結構的製造方法中，第一曝光製程可在第一光阻層中形成第一曝光圖案與第二曝光圖案。第二曝光製程可在第二光阻層中形成第一曝光圖案與第二曝光圖案。藉由將第二曝光製程的曝光劑量設為大於第一曝光製程的曝光劑量，可加大第二光阻層中的第一曝光圖案的尺寸與第二曝光圖案的尺寸，以使得第二光阻層中的第一曝光圖案與第二曝光圖案橋接而形成第三曝光圖案。

依照本發明的一實施例所述，在上述記憶體結構的製造方法中，開口圖案的形成方法更可包括以下步驟。在形成第一圖案化光阻層之後，可對第一圖案化光阻層進行透過化學收縮來輔助的解析度增強微影(resolution enhancement lithography assisted by chemical shrink，RELACS)製程，以縮小第一開口的尺寸與第二開口的尺寸。

依照本發明的一實施例所述，在上述記憶體結構的製造方法中，RELACS製程可包括以下步驟。在第一圖案化光阻層上形成填入第一開口與第二開口的RELACS材料層。對RELACS材料層進行加熱製程，使RELACS材料層與第一圖案化光阻層進行反應，而加大第一圖案化光阻層的尺寸。移除未反應的RELACS材料層。

依照本發明的一實施例所述，在上述記憶體結構的製造方法中，光罩可包括第一特徵圖案與第二特徵圖案。第一開口的圖案與第二開口的圖案可分別對應於第一特徵圖案與第二特徵圖案。

依照本發明的一實施例所述，在上述記憶體結構的製造方法中，第一開口的上視圖案與第二開口的上視圖案可彼此相連而形成環狀。

依照本發明的一實施例所述，在上述記憶體結構的製造方法中，位在第一開口與第二開口之間的介電層的形態可為島狀。

依照本發明的一實施例所述，在上述記憶體結構的製造方法中，記憶體結構例如是二電晶體靜態隨機存取記憶體(two-transistor static random access memory，2T SRAM)。

依照本發明的一實施例所述，在上述記憶體結構的製造方法中，電容器例如是金屬-絕緣體-金屬(metal-insulator-metal，MIM)電容器。

基於上述，在本發明所提出的記憶體結構的製造方法中，第三開口是利用用於形成第一開口與第二開口的同一個光罩且搭配曝光劑量的調整而形成，因此可減少製作記憶體結構所需使用的總光罩數量，且可降低製程複雜度。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10:記憶體結構

100:基底

102:隔離結構

104、106:電晶體

108、130:閘極

110、112、132、134:摻雜區

114、136:井區

116、138、152、172、174:介電層

118、140:間隙壁

120、122、142、144:輕摻雜汲極

124、126、128、146、148、150:金屬矽化物層

154、162:光阻層

154a、162a:圖案化光阻層

156、156a、158、158a、EP:曝光圖案

160:RELACS材料層

164:電容器

166、168:電極

170:絕緣層

176、180、184、188、192、196:阻障層

178、182、186:接觸窗

190、194、198:導體層

200:光罩

202、204:特徵圖案

OP1、OP2、OP3:開口

OP:開口圖案

圖1A至圖1K為本發明一實施例的記憶體結構的製造流程剖面圖。

圖2為圖1C中的開口OP1與開口OP2的上視圖。

圖1A至圖1K為本發明一實施例的記憶體結構的製造流程剖面圖。圖2為圖1C中的開口OP1與開口OP2的上視圖。

請參照圖1，提供基底100。基底100例如是半導體基底，如矽基底。此外，可在基底100中形成隔離結構102。隔離結構102例如是淺溝渠隔離結構(shallow trench isolation，STI)。隔離結構102的材料例如是氧化矽。

以下，所記載的第一導電型與第二導電型分別可為P型導電型與N型導電型中的一者與另一者。在本實施例中，第一導電型是以P型導電型為例，且第二導電型是以N型導電型為例，但本發明並不以此為限。在另一實施例中，第一導電型可為N型導電型，且第二導電型可為P型導電型。

提供電晶體104與電晶體106。電晶體106位在電晶體104的一側。在電晶體104與電晶體106分別可為P型金氧半導體電晶體與N型金氧半導體電晶體中的一者與另一者。在本實施例中，電晶體104可具有第一導電型(P型)，且電晶體106可具有第二導電型(N型)。亦即，電晶體104是以P型金氧半導體電晶體為例，且電晶體106是以N型金氧半導體電晶體為例，但本發明並不以此為限。

電晶體104包括閘極108與位在閘極108的兩側的摻雜 區110與摻雜區112。閘極108的材料例如是摻雜多晶矽。摻雜區110與摻雜區112可位在閘極108兩側的基底100中。摻雜區110與摻雜區112分別可作為源極或汲極。摻雜區110與摻雜區112可具有第一導電型(如，P型)。

此外，電晶體104更可包括井區114、介電層116、間隙壁118、輕摻雜汲極(lightly doped drain，LDD)120、輕摻雜汲極122、金屬矽化物層124、金屬矽化物層126與金屬矽化物層128中的至少一者。井區114位在基底100中。井區114可具有第二導電型(如，N型)。此外，摻雜區110與摻雜區112可位在井區114中。介電層116位在閘極108與基底100之間，藉此閘極108與基底100可彼此絕緣。介電層116的材料例如是氧化矽。間隙壁118設置在閘極108的側壁上。間隙壁118可為單層結構或多層結構。間隙壁118的材料例如是氧化矽、氮化矽或其組合。

輕摻雜汲極120位在閘極108與摻雜區110之間的基底100中。輕摻雜汲極122位在閘極108與摻雜區112之間的基底100中。此外，輕摻雜汲極120與輕摻雜汲極122可位在井區114中。輕摻雜汲極120與輕摻雜汲極122可具有第一導電型(如，P型)。在一些實施例中，「輕摻雜汲極(LDD)」亦可稱為「源極/汲極延伸區(source/drain extension，SDE)」)。

金屬矽化物層124設置在閘極108上。金屬矽化物層126設置在摻雜區110上。金屬矽化物層128設置在摻雜區112上。金屬矽化物層124、金屬矽化物層126與金屬矽化物層128的材料 例如是矽化鎳或矽化鈷。

電晶體106包括閘極130與位在閘極130的兩側的摻雜區132與摻雜區134。閘極130的材料例如是摻雜多晶矽。摻雜區132與摻雜區134可位在閘極130兩側的基底100中。隔離結構102可位在摻雜區112與摻雜區132之間。摻雜區132與摻雜區134分別可作為源極或汲極。摻雜區132與摻雜區134可具有第二導電型(如，N型)。

此外，電晶體106更可包括井區136、介電層138、間隙壁140、輕摻雜汲極142、輕摻雜汲極144、金屬矽化物層146、金屬矽化物層148與金屬矽化物層150中的至少一者。井區136位在基底100中。井區136可具有第一導電型(如，P型)。此外，摻雜區132與摻雜區134可位在井區136中。介電層138位在閘極130與基底100之間，藉此閘極130與基底100可彼此絕緣。介電層138的材料例如是氧化矽。間隙壁140設置在閘極130的側壁上。間隙壁140可為單層結構或多層結構。間隙壁140的材料例如是氧化矽、氮化矽或其組合。

輕摻雜汲極142位在閘極130與摻雜區132之間的基底100中。輕摻雜汲極144位在閘極130與摻雜區134之間的基底100中。此外，輕摻雜汲極142與輕摻雜汲極144可位在井區136中。輕摻雜汲極142與輕摻雜汲極144可具有第二導電型(如，N型)。

金屬矽化物層146設置在閘極130上。金屬矽化物層148 設置在摻雜區132上。金屬矽化物層150設置在摻雜區134上。金屬矽化物層146、金屬矽化物層148與金屬矽化物層150的材料例如是矽化鎳或矽化鈷。

在本實施例中，電晶體104與電晶體106的結構僅為舉例說明，本發明並不以此為限。所屬技術領域具有通常知識者可依照產品需求來調整電晶體104與電晶體106的結構。此外，電晶體104與電晶體106的形成方法為所屬技術領域具有通常知識者所周知，於此不再說明。

接著，形成覆蓋電晶體104與電晶體106的介電層152。介電層152可為單層結構或多層結構。當介電層152為多層結構時，介電層152中的一部分膜層可為終止層(stop)或自對準金屬矽化物阻擋層(salicidc block，SAB)。介電層152的材料例如是氧化矽、氮化矽或其組合。

請參照圖1B，在介電層152上形成光阻層154。光阻層的材料例如是正光阻材料。光阻層154的形成方法例如是旋轉塗佈法。

接著，利用光罩200對光阻層154進行第一曝光製程。第一曝光製程可在光阻層154中形成曝光圖案156與曝光圖案158。光罩200可包括特徵圖案202與特徵圖案204。曝光圖案156與曝光圖案158可分別對應於特徵圖案202與特徵圖案204。亦即，曝光圖案156與曝光圖案158可分別與特徵圖案202與特徵圖案204具有相似的圖案。

請參照圖1C，在進行第一曝光製程後，對光阻層154進行第一顯影製程，而形成具有開口OP1與開口OP2的圖案化光阻層154a。換言之，可藉由第一顯影製程移除光阻層154中的曝光圖案156與曝光圖案158，而形成開口OP1與開口OP2。開口OP1的圖案與開口OP2的圖案可分別對應於圖1B中的光罩200的特徵圖案202與特徵圖案204。亦即，開口OP1與開口OP2可分別與特徵圖案202與特徵圖案204具有相似的圖案。此外，請參照圖2，開口OP1的上視圖案與開口OP2的上視圖案可彼此相連而形成環狀。

請參照圖1D至圖1F，在形成圖案化光阻層154a之後，可對圖案化光阻層154a進行RELACS製程，以縮小開口OP1的尺寸與開口OP2的尺寸，但本發明並不以此為限。在一些實施例中，可不對圖案化光阻層154a進行RELACS製程。

舉例來說，RELACS製程可包括以下步驟，但本發明並不以此為限。在圖案化光阻層154a上形成填入開口OP1與開口OP2的RELACS材料層160(圖1D)。RELACS材料層160的材料例如是具有熱交聯性質的水溶性材料(例如，聚合物)。接著，對RELACS材料層160進行加熱製程，使RELACS材料層160與圖案化光阻層154a進行反應，且所反應所產生的產物可作為圖案化光阻層154a的一部分，而加大圖案化光阻層154a的尺寸，藉此可縮小開口OP1的尺寸與開口OP2的尺寸(圖1E)。加熱製程例如是熱烘烤製程。此外，在圖1E中，以箭頭來表示尺寸加大的程度。 然後，移除未反應的RELACS材料層160(圖1F)。未反應的RELACS材料層160的移除方法例如是用水進行沖洗(rinse)。

請參照圖1G，利用圖案化光阻層154a作為罩幕，移除部分介電層152，而使得開口OP1與開口OP2延伸至介電層152中。部分介電層152的移除方法例如是乾式蝕刻法。開口OP1的深度與開口OP2的深度可藉由蝕刻時間或藉由終止層(未示出)來進行控制。

接著，移除圖案化光阻層154a。圖案化光阻層154a的移除方法例如是乾式去光阻法(dry stripping)或濕式去光阻法(wet stripping)。

請參照圖1H，在介電層152上形成填入開口OP1與開口OP2的光阻層162。光阻層的材料例如是正光阻材料。光阻層162的形成方法例如是旋轉塗佈法。

接著，利用光罩200對光阻層162進行第二曝光製程。亦即，第二曝光製程與第一曝光製程是使用同一個光罩200。第二曝光製程的曝光劑量可大於第一曝光製程的曝光劑量。第二曝光製程可在光阻層162中形成曝光圖案156a與曝光圖案158a。此外，藉由將第二曝光製程的曝光劑量設為大於第一曝光製程的曝光劑量，可加大光阻層162中的曝光圖案156a的尺寸與曝光圖案158a的尺寸，以使得光阻層162中的曝光圖案156a與曝光圖案158a橋接而形成曝光圖案EP。由圖1B與圖1H可清楚看出，圖1H中的曝光圖案156a的尺寸與曝光圖案158a的尺寸可分別大於 圖1B中的曝光圖案156的尺寸與曝光圖案158的尺寸。此外，在圖1H中，以箭頭來表示尺寸加大的程度。

請參照圖1I，在進行第二曝光製程後，對光阻層162進行第二顯影製程，而形成具有開口OP3的圖案化光阻層162a，且開口OP3連通於開口OP1與開口OP2。換言之，可藉由第二顯影製程移除光阻層162中的曝光圖案EP，而形成開口OP3。

然後，利用圖案化光阻層162a作為罩幕，移除部分介電層152，而使得開口OP3延伸至介電層152中，且使得開口OP1與開口OP2向下延伸。此外，位在開口OP1與開口OP2之間的介電層152的形態可為島狀。部分介電層152的移除方法例如是乾式蝕刻法。開口OP1的深度、開口OP2的深度與開口OP3的深度分別可藉由蝕刻時間或藉由終止層(未示出)來進行控制。

藉由上述方法，可在介電層152中形成開口圖案OP。開口圖案OP包括開口OP1、開口OP2與開口OP3。開口OP1與開口OP2分別暴露出部分電晶體104與部分電晶體106。舉例來說，開口OP1可暴露出電晶體104的金屬矽化物層128，且開口OP2可暴露出電晶體106的金屬矽化物層148。開口OP3連通於開口OP1與開口OP2。開口OP3是利用用於形成開口OP1與開口OP2的同一個光罩200且搭配曝光劑量的調整而形成。

在本實施例中，雖然是以上述方法形成介電層152中的開口圖案OP，但本發明並不此為限。只要開口OP3是利用用於形成開口OP1與開口OP2的同一個光罩200且搭配曝光劑量的調整 而形成，即屬於本發明所涵蓋的範圍。

在本實施例中，開口圖案OP是以包括開口OP1、開口OP2與開口OP3的兩階式結構為例來進行說明，其中開口OP1與開口OP2可作為第一階，且開口OP3可作為第二階，但本發明並不以此為限。在一些實施例中，更可利用上述實施例的方法製作出具有三階以上的多階式結構的開口圖案，藉此可更進一步地提升形成在開口圖案中的電容器的電容。舉例來說，可使用同一個光罩搭配曝光劑量的調整與RELACS製程，而形成具有不同尺寸的開口的多種圖案化光阻層，再藉由這些圖案化光阻層搭配蝕刻製程在介電層中形成具有三階以上的多階式結構的開口圖案。

請參照圖1J，在開口圖案OP中形成耦接在電晶體104與電晶體106之間的電容器164。由於在開口OP1與開口OP2之間可具有島狀的介電層152，因此沿著開口圖案OP的表面形成的電容器164可具有較大的電容面積。如此一來，電容器164可具有較大的電容，進而可提升記憶體元件的電性表現。

電容器164例如是MIM電容器。電容器164包括電極166、電極168與絕緣層170。在本實施例中，電極166可經由金屬矽化物層128與金屬矽化物層148而耦接至摻雜區112與摻雜區132，但本發明並不以此為限。在一些實施例中，當電晶體104不具有金屬矽化物層128且電晶體106不具有金屬矽化物層148時，電極166可直接耦接至摻雜區112與摻雜區132。電極166可用以作為電容器164的下電極。電極168設置在電極166上。電 極166可用以作為電容器164的上電極。電極166與電極168的材料例如是Ti、TiN、Ta、TaN、Al、In、Nb、Hf、Sn、Zn、Zr、Cu、Y、W、Pt或其組合。絕緣層170設置在電極166與電極168之間。絕緣層170的材料例如是高介電常數材料(high-k material)、氧化矽、氮化矽、氧化矽/氮化矽/氧化矽(oxide-nitride-oxide，ONO)或其組合。高介電常數材料例如是氧化鉭(Ta₂O₅)、氧化鋁(Al₂O₃)、氧化鉿(HfO₂)、氧化鈦(TiO₂)、氧化鋯(ZrO₂)或其組合。

在本實施例中，電容器164的結構僅為舉例說明，本發明並不以此為限。所屬技術領域具有通常知識者可依照產品需求來調整電容器164的結構。此外，電容器164的形成方法為所屬技術領域具有通常知識者所周知，於此不再說明。

接著，可形成填入開口圖案OP的介電層172。介電層172的材料例如是氧化矽。介電層172的形成方法例如是先形成填滿開口圖案OP的介電材料層，再移除開口圖案OP以外的介電材料層。開口圖案OP以外的介電材料層的移除方法例如是化學機械研磨法。

請參照圖1K，形成覆蓋介電層152與介電層172的介電層174。介電層174的材料例如是氧化矽。介電層174的形成方法例如是先化學氣相沉積法。

然後，可進行內連線結構的製作。舉例來說，可藉由金屬內連線製程形成阻障層176、接觸窗178、阻障層180、接觸窗182、阻障層184、接觸窗186、阻障層188、導體層190、阻障層 192、導體層194、阻障層196與導體層198，但本發明並不以此為限。

接觸窗178與接觸窗182位在介電層174與介電層152中，且分別耦接至摻雜區110與摻雜區134。接觸窗184位在介電層174與介電層172中，且耦接至電容器164的電極168。阻障層176位在接觸窗178與金屬矽化物層126之間。阻障層180位在接觸窗182與金屬矽化物層150之間。阻障層184位在接觸窗186與電容器164的電極168之間。接觸窗178、接觸窗182與接觸窗186的材料例如是鎢。阻障層176、阻障層180與阻障層184的材料例如是鈦、氮化鈦或其組合。

導體層190耦接至接觸窗178。阻障層188位在導體層190與接觸窗178之間。導體層194耦接至接觸窗182。阻障層192位在導體層194與接觸窗182之間。導體層198耦接至接觸窗186。阻障層196位在導體層198與接觸窗186之間。導體層190、導體層194與導體層198的材料例如是鋁。阻障層188、阻障層192與阻障層196的材料例如是鈦、氮化鈦或其組合。

以下，藉由圖1K來說明本實施例的記憶體結構10。記憶體結構10例如是二電晶體靜態隨機存取記憶體(2T SRAM)，請參照圖1K，記憶體結構10至少包括電晶體104、電晶體106、介電層152與電容器164。介電層152覆蓋電晶體104與電晶體106。電容器164位在介電層152的開口圖案OP中，且耦接在電晶體104與電晶體106之間。此外，記憶體結構10中的各構件的材料、 設置方式、導電型態、形成方法與功效已於上述實施例進行詳盡地說明，於此不再重複說明。

基於上述實施例可知，在本發明所提出的記憶體結構的製造方法中，開口OP3是利用用於形成開口OP1與開口OP2的同一個光罩200且搭配曝光劑量的調整而形成，因此可減少製作記憶體結構10所需使用的總光罩數量，且可降低製程複雜度。

綜上所述，上述實施例的記憶體結構的製造方法可藉由同一個光罩製作出多種不同尺寸的開口，而有助於降低製程所需的總光罩數量與製程複雜度。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10:記憶體結構

100:基底

102:隔離結構

104、106:電晶體

108、130:閘極

110、112、132、134:摻雜區

114、136:井區

116、138、152、172、174:介電層

118、140:間隙壁

120、122、142、144:輕摻雜汲極

124、126、128、146、148、150:金屬矽化物層

164:電容器

166、168:電極

170:絕緣層

176、180、184、188、192、196:阻障層

178、182、186:接觸窗

190、194、198:導體層

OP1、OP2、OP3:開口

OP:開口圖案

Claims (10)

1. 一種記憶體結構的製造方法，包括： 提供第一電晶體與第二電晶體，其中所述第二電晶體位在所述第一電晶體的一側； 形成覆蓋所述第一電晶體與所述第二電晶體的介電層； 在所述介電層中形成開口圖案，其中所述開口圖案包括： 第一開口與第二開口，分別暴露出部分所述第一電晶體與部分所述第二電晶體；以及 第三開口，連通於所述第一開口與所述第二開口，其中所述第三開口是利用用於形成所述第一開口與所述第二開口的同一個光罩且搭配曝光劑量的調整而形成；以及 在所述開口圖案中形成耦接在所述第一電晶體與所述第二電晶體之間的電容器。
2. 如申請專利範圍第1項所述的記憶體結構的製造方法，其中所述開口圖案的形成方法包括： 在所述介電層上形成第一光阻層； 利用所述光罩對所述第一光阻層進行第一曝光製程； 在進行所述第一曝光製程後，對所述第一光阻層進行第一顯影製程，而形成具有所述第一開口與所述第二開口的第一圖案化光阻層； 利用所述第一圖案化光阻層作為罩幕，移除部分介電層，而使得所述第一開口與所述第二開口延伸至所述介電層中； 移除所述第一圖案化光阻層； 在所述介電層上形成填入所述第一開口與所述第二開口的第二光阻層； 利用所述光罩對所述第二光阻層進行第二曝光製程，其中所述第二曝光製程的曝光劑量大於所述第一曝光製程的曝光劑量； 在進行所述第二曝光製程後，對所述第二光阻層進行第二顯影製程，而形成具有所述第三開口的第二圖案化光阻層，且所述第三開口連通於所述第一開口與所述第二開口；以及 利用所述第二圖案化光阻層作為罩幕，移除部分介電層，而使得所述第三開口延伸至所述介電層中，且使得所述第一開口與所述第二開口向下延伸。
3. 如申請專利範圍第2項所述的記憶體結構的製造方法，其中 所述第一曝光製程在所述第一光阻層中形成第一曝光圖案與第二曝光圖案， 所述第二曝光製程在所述第二光阻層中形成所述第一曝光圖案與所述第二曝光圖案，且 藉由將所述第二曝光製程的曝光劑量設為大於所述第一曝光製程的曝光劑量，而加大所述第二光阻層中的所述第一曝光圖案的尺寸與所述第二曝光圖案的尺寸，以使得所述第二光阻層中的所述第一曝光圖案與所述第二曝光圖案橋接而形成第三曝光圖案。
4. 如申請專利範圍第2項所述的記憶體結構的製造方法，其中所述開口圖案的形成方法更包括： 在形成所述第一圖案化光阻層之後，對所述第一圖案化光阻層進行透過化學收縮來輔助的解析度增強微影製程，以縮小所述第一開口的尺寸與所述第二開口的尺寸。
5. 如申請專利範圍第4項所述的記憶體結構的製造方法，其中所述透過化學收縮來輔助的解析度增強微影製程包括： 在所述第一圖案化光阻層上形成填入所述第一開口與所述第二開口的透過化學收縮來輔助的解析度增強微影材料層； 對所述透過化學收縮來輔助的解析度增強微影材料層進行加熱製程，使所述透過化學收縮來輔助的解析度增強微影材料層與所述第一圖案化光阻層進行反應，而加大所述第一圖案化光阻層的尺寸；以及 移除未反應的所述透過化學收縮來輔助的解析度增強微影材料層。
6. 如申請專利範圍第1項所述的記憶體結構的製造方法，其中所述光罩包括第一特徵圖案與第二特徵圖案，且所述第一開口的圖案與所述第二開口的圖案分別對應於所述第一特徵圖案與所述第二特徵圖案。
7. 如申請專利範圍第1項所述的記憶體結構的製造方法，其中所述第一開口的上視圖案與所述第二開口的上視圖案彼此相連而形成環狀。
8. 如申請專利範圍第1項所述的記憶體結構的製造方法，其中位在所述第一開口與所述第二開口之間的所述介電層的形態包括島狀。
9. 如申請專利範圍第1項所述的記憶體結構的製造方法，其中所述記憶體結構包括二電晶體靜態隨機存取記憶體。
10. 如申請專利範圍第1項所述的記憶體結構的製造方法，其中所述電容器包括金屬-絕緣體-金屬電容器。

Images