JP4777899B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4777899B2
JP4777899B2 JP2006542179A JP2006542179A JP4777899B2 JP 4777899 B2 JP4777899 B2 JP 4777899B2 JP 2006542179 A JP2006542179 A JP 2006542179A JP 2006542179 A JP2006542179 A JP 2006542179A JP 4777899 B2 JP4777899 B2 JP 4777899B2
Authority
JP
Japan
Prior art keywords
bonding pad
bonding
region
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006542179A
Other languages
English (en)
Other versions
JPWO2006046302A1 (ja
Inventor
清市 鈴木
Original Assignee
スパンション エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スパンション エルエルシー filed Critical スパンション エルエルシー
Publication of JPWO2006046302A1 publication Critical patent/JPWO2006046302A1/ja
Application granted granted Critical
Publication of JP4777899B2 publication Critical patent/JP4777899B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は半導体装置に関し、より詳細には、半導体装置のボンディングパッド部と配線部との間の電気的短絡を防止する技術に関する。
半導体基板上に設けられた接続パッド（ボンディングパッド）と電極とが配線により電気的に接続される構造の半導体装置においては、配線と保護膜との熱膨張係数の差によって熱応力が発生し、これにより配線あるいは保護膜にクラックが発生してしまうという問題が知られている。
特許文献１には、かかる問題を解決するために、半導体基板上に設けられた接続パッドおよびバンプ電極を囲むパターンを有して設けられた再配線にスリットを設け、バンプ電極を圧着させた時に生ずる応力をスリットで分散・緩和させることで配線の短絡や切断不良を抑制する技術が開示されている。
特開２００４−２２６５３号公報
しかしながら、近年の半導体製品は、設計ルールの微細化に伴って、ボンディングパッドのサイズは勿論のこと、ボンディングパッドとパッシベーション膜との重なり幅や隣接する金属配線同士の間隔など、ボンディングパッド周辺にレイアウトされる各要素に可能な限りの微細化が求められてくるようになると、従来は 設計ルールが緩いことから、発生はしなかった配線材料として用いられる金属原子（例えば、金原子やアルミニウム原子）の拡散に起因するクラックが発生し、電気的短絡も問題となることが明らかとなってきた。
すなわち、半導体装置の組立工程における金配線後の樹脂モールド熱処理や半導体装置の実使用中における熱履歴などにより、例えばチップ内のアルミ配線部へ金配線の金原子が拡散侵入などしてアルミ配線部が体積膨張してパッシベーション膜中にクラックを生じさせたり、さらには配線に用いた金属原子がこのクラックに侵入して隣接する配線に接触したりするなどの現象が生じてしまう。
図１は、このような問題を説明するための図で、図１（ａ）は互いに隣接してレイアウトされているボンディングパッド１１と配線層１２との位置関係を示す平面概念図である。また、図１（ｂ）および図１（ｃ）は図１（ａ）中のＣ−Ｃ´線に沿う断面概略図で、それぞれ、ボンディングパッド１１にボンディングワイヤ１６を接続する前（図１（ｂ））と後（図１（ｃ））を図示している。なお、図中の符号１３で示したものは表面保護のためのパッシベーション膜、１４は半導体基板１５上に形成した絶縁膜、１８はボンディングパッド１１に設けられたボンディング用開口、そして１７はパッシベーション膜１３中に発生したクラックである。
例えば、ｐ型の半導体基板１５の主面にＣＶＤ法で成膜された絶縁膜１４の上に、フォトリソグラフィ技術によりボンディングパッド１１と配線層１２を形成し、所定の部位をパッシベーション膜１３で被覆する。ここで、ボンディングパッド１１と配線層１２は何れも、アルミニウムで形成されているものとし、ボンディングパッド１１に設けられたボンディング用開口１８に接続されるボンディングワイヤ１６は金ワイヤであると仮定する。なお、このボンディングワイヤ１６は、チップの外側に設けられた不図示のリードフレ中に発生したクラックである。
ボンディングワイヤ１６の接続後には、モールド樹脂を用いてチップの封止を行うこととなるが、この封止に伴って加えられる熱や半導体装置の実使用環境温度などに応じて、ボンディングワイヤ１６とボンディングパッド１１との接続箇所（接触箇所）では、ボンディングワイヤ１６の金原子がアルミニウムからなるボンディングパッド１１へと拡散侵入する。アルミニウム中へ拡散侵入した金原子はボンディングパッド１１内を速やかに拡散してその濃度に応じた体積膨張を引き起こす。
このような体積膨張が進行してボンディングパッド１１と配線層１２の厚みの差が一定の水準を越えると、パッシベーション膜１３には図１（ｃ）に図示したようなクラック１７が発生する。また、このようなクラック１７内にボンディングパッド１１から体積膨張した金やアルミニウムが侵入してくるが、これが配線層１２にまで及ぶこととなると、ボンディングパッド１１と配線層１２とが電気的に短絡してしまう。さらに、クラック１７を介して雰囲気中の水分が浸入して配線層１２を腐食させてしまうという不都合も生じ得る。
ここで、上記クラックへの金属原子の侵入の程度（侵入量および侵入長）は加えられる温度や時間に依存するが、このような金属原子の拡散に起因する素子不良を回避するためには、ボンディングパッド１１へのボンディングワイヤ１６の接続箇所をボンディングパッド端部から離して設たり（例えば、Ｌ１を8μｍ以上とする）、或いはボンディングパッド１１と配線層１２との間隔を一定値以上とする（例えば、Ｌ２を１５μｍ以上とする）などのマージンを設ける必要があり、チップサイズが大きくならざるを得ないという問題がある。
本発明は、かかる問題に鑑みてなされたもので、その目的とするところは、半導体製品の設計ルールの微細化に適合しつつ、半導体装置のボンディングパッド部と配線部との間の電気的短絡を防止する技術を提供することにある。
本発明は、かかる課題を解決するために、半導体装置であって、隣接して設けられたボンディングパッド部と配線部とを備え、前記ボンディングパッドの前記配線部側の領域には、該ボンディングパッドの外周縁と実質的に同方向に延在する空隙領域が設けられている構成を有する。
この半導体装置において、前記ボンディングパッドの前記配線部側の領域には、前記空隙領域が少なくとも３つ設けられており、該空隙領域が複数列で配置されている構成とすることができる。また、前記配線部と前記ボンディングパッドの一部領域が単一の保護膜で被覆されており、前記一部領域に設けられた空隙領域には前記保護膜の一部が充填されている構成とすることができる。この場合、前記ボンディングパッドの内側領域にはボンディングワイヤ接続用の開口が設けられており、前記少なくとも３つの空隙領域の何れかが前記開口の形成領域に設けられている構成とすることができる。
前記保護膜は、相対的に軟性の第１の絶縁膜と相対的に硬性の第２の絶縁膜を順次積層させた多層膜であり、前記空隙領域への充填物は前記第１の絶縁膜の一部である構成とすることができる。また、前記第１の絶縁膜はＳＯＧ膜であり、前記第２の絶縁膜はシリコン窒化膜である構成とすることができる。更に、前記空隙領域を取り囲む前記ボンディングパッドの側壁にはサイドウォールが設けられている構成とすることができる。前記サイドウォールは、ＴｉまたはＴｉを含む合金で形成することができる。前記ボンディングパッド部と配線部とは、埋め込み配線パターンを被覆するように形成されたシリコン酸化膜上に設けられている構成とすることができる。
本発明はまた、絶縁層上に導電層を形成し、該導電層をボンディングパッド部と配線部とにパターニングし、前記ボンディングパッドのパターニングにより、前記ボンディングパッドの前記配線部側の領域には、前記ボンディングパッドの外周縁と実質的に同方向に延在する空隙領域を形成する半導体装置の製造方法を含む。この場合、前記ボンディングパッドの内側領域にボンディングワイヤ接続用の開口窓を形成する工程を有することができる。
更に、本発明は、絶縁層によって覆われる埋め込み配線パターンを形成し、前記絶縁層上に導電層を形成し、該導電層をボンディングパッド部と配線部とにパターニングし、前記ボンディングパッドのパターニングにより、前記ボンディングパッドの前記配線部側の領域には、前記ボンディングパッドの外周縁と実質的に同方向に延在する空隙領域を形成する半導体装置の製造方法を含む。
本発明では、ボンディングパッドの一部領域に空隙領域を設けることとしたので、半導体製品の設計ルールの微細化に適合しつつ、半導体装置のボンディングパッド部と配線部との間の電気的短絡を防止する技術を提供することが可能となる。
従来技術の問題を説明するための図で、（ａ）は互いに隣接してレイアウトされているボンディングパッドと配線層との位置関係を示す平面概念図であり、（ｂ）および（ｃ）は（ａ）中のＣ−Ｃ´線に沿う断面概略図で、それぞれ、ボンディングパッドにボンディングワイヤを接続する前（ｂ）と後（ｃ）を図示している。 本発明の半導体装置に設けられているボンディングパッドとこれに隣接する配線層のレイアウトを説明するための図で、（ａ）は互いに隣接してレイアウトされているボンディングパッドと配線層との位置関係を示す平面概念図、（ｂ）および（ｃ）は（ａ）中のＡ−Ａ´線に沿う断面概略図である。 加速試験後の半導体装置の断面ＳＥＭ像である（（ａ）：本発明の半導体装置、（ｂ）：従来レイアウトの半導体装置）。 ボンディング用開口窓内に空隙領域を設けた例を説明するための図である。 本発明の半導体装置に設けられているボンディングパッドとこれに隣接する配線層のレイアウトの他の例を説明するための図で、（ａ）は互いに隣接してレイアウトされているボンディングパッドと配線層との位置関係を示す平面概念図、（ｂ）は（ａ）中のＢ−Ｂ´線に沿う断面概略図である。
以下に、図面を参照して、本発明を実施するための形態について説明する。
図２は、本発明の半導体装置に設けられているボンディングパッドとこれに隣接する配線層のレイアウトの一例を説明するための図で、図２（ａ）は互いに隣接してレイアウトされているボンディングパッド１０１と配線層１０２との位置関係を示す平面概念図、図２（ｂ）は図２（ａ）中のＡ−Ａ´線に沿う断面概略図である。なお、図中の符号１０３で示したものは表面保護のためのパッシベーション膜、１０４は半導体基板１０５上に形成した絶縁膜、１０８はボンディングパッド１０１に設けられたボンディング用開口窓である。そして、符号１０６はこのボンディング用開口窓１０８に接続されたボンディングワイヤである。
本発明の半導体装置においては、ボンディング用開口窓１０８を取り囲むボンディングパッド１０１の各辺にスリット状の空隙領域１０７が設けられている。なお、ここで示した例では、ボンディングパッド１０１の上側と下側ならびに右側にも図示しない配線層が設けられているものと仮定しているので４つの辺の全てに空隙領域１０７を設けているが、一般的には、この空隙領域１０７は隣接して配線層が設けられている辺にのみ設けるようにすればよい。したがって、ボンディングパッド１０１に隣接してレイアウトされている配線層が１０２のみである場合には、空隙領域を１０７ａのみとするようにしてもよい。
このような空隙領域１０７が設けられたボンディングパッド１０１のＡ−Ａ´線に沿う断面をみると、図２（ｂ）に示すように、空隙領域１０７ａを境として、ボンディングパッド１０１のボンディング用開口１０８側領域１０１ａと、隣接して設けられている配線層１０２側領域１０１ｂとに分割されることとなる。この配線層１０２側領域１０１ｂは、ボンディング用開口１０８側領域１０１ａとは空隙領域１０７ａの幅だけ離間されており、且つ当該部分にはパッシベーション膜１０３の一部が埋め込まれた状態となっているから、ボンディングワイヤ−１０６の接続後に行われるモールド樹脂を用いた封止に伴って加えられる熱（例えば、２００℃、５時間）や半導体装置の実使用環境温度などに応じて生じるボンディングワイヤ１０6の金属分子の１０１ｂへの拡散は空隙領域１０７ａによって分断させられ、事実上発生しない。また体積膨張により発生するクラックは、空隙領域１０７ａには発生するがこのクラックの発生により体積膨張の応力が緩和され、配線層１０２へのクラックの発生はない。
このようなレイアウトは微細加工技術を用いて、以下のように実現することができる。すなわち、例えば、比抵抗率が２０Ω・ｃｍのｐ型の半導体基板１０５の主面にＣＶＤ法で成膜されたシリコン酸化膜（膜厚８００ｎｍ程度）の絶縁膜１０４の上に、フォトリソグラフィ技術によりボンディングパッド１０１と配線層１０２を形成する。ここで、ボンディングパッド１０１と配線層１０２は、例えば膜厚５００ｎｍ程度のＡｌＣｕ合金（Ｃｕ：０．５ｗｔ％）膜をＰＶＤ法で成膜し、これをフォトリソグラフィ技術によりパターニングすることで形成する。なお、このパターニングの過程で、ボンディングパッド１０１の所望の位置（例えば、ボンディング用開口１０８を取り囲む４つの辺の全て）の金属が除去されて空隙領域１０７が形成される。
これに続いて、膜厚１０００ｎｍ程度の窒化シリコン膜をＣＶＤ成長させて、所定の部位をパッシベーション膜１０３で被覆し、この膜の一部をエッチングで除去してボンディングパッド１０１の内側領域にボンディング用開口窓１０８を形成する。そして、ボンディングパッド１０１内側領域に設けたボンディング用開口窓１０８にボンディングワイヤ１０６を接続する。ボンディングパッド１０１には、直径３０ｎｍの金ワイヤがボンディングワイヤ１０６接続されている。
なお、図２に示した例では、ボンディング用開口窓１０８は一辺が概ね９０μｍの矩形とされ、ボンディングパッド１０１のボンディング用開口窓１０８側領域１０１ａの幅Ｗ１を２μｍ、空隙領域１０７ａの幅Ｗ２を１μｍ、そしてボンディングパッド１０１の配線層１０２側領域１０１ｂの幅Ｗ３を２μｍとしている。
また、所望により、図２（ｃ）に示したように、ボンディングパッド１０１のボンディング用開口窓１０８側領域１０１ａの側壁、およびボンディングパッド１０１の配線層１０２側領域１０１ｂの側壁に、ＴｉやＴｉを含む合金などによるサイドウォール１０９、１１０を形成するようにしてもよい。
このようなレイアウトの本発明の半導体装置について、加速試験（１５０℃、１０００時間）を行って従来レイアウトの半導体装置との信頼性比較を行った。
図３は、このような加速試験後の半導体装置の断面ＳＥＭ像をトリミングして示した図である（図３（ａ）：本発明の半導体装置、図３（ｂ）：従来レイアウトの半導体装置）。これらのＳＥＭ像から明らかなように、従来構成の半導体装置では、熱が加わることによりクラックが発生し、かつそのクラック部分にボンディングパッドから拡散侵入してきた金属が隣接する配線層にまで達して電気的な短絡を生じているのに対して、本発明の半導体装置においては、空隙領域１０７による応力の吸収・分散効果に加え、ボンディングパッド１０１の配線層１０２側領域１０１ｂに異種金属の接合を生じさせることで、従来原子レベルの拡散があったものを、この接合面が移動を物理的に制限し 結果として金属原子の拡散バリアとして作用せることができ、配線層１０２へのクラックそのものの発生が認められていない。
上述したような空隙領域は、ボンディングパッド１０１の内側領域に形成されるボンディング用開口窓１０８内に設けるようにしてもよい。
図４は、ボンディング用開口窓１０８内に空隙領域１０７を設けた例を説明するための図で、この図に示した例では、空隙領域１０７ａ〜ｄの幅が１μｍ、長さが２０μｍとされている。
図５は、本発明の半導体装置に設けられているボンディングパッドとこれに隣接する配線層とのレイアウトを示し、他の例を説明するための図である。図５（ａ）は互いに隣接してレイアウトされているボンディングパッド１０１と配線層１０２との位置関係を示す平面概念図、図５（ｂ）は図５（ａ）中のＢ−Ｂ´線に沿う断面概略図である。なお、この図において、符号１１１は熱酸化法により成長させたシリコン酸化膜、１１２はＣＶＤ法で成長させたシリコン酸化膜１０４上に形成された配線パターン、そして１１３はＣＶＤ法で成長させたシリコン酸化膜であり、その他の実施例１と同じ構成要素については同じ符号を付している。
図５（ａ）に図示されているとおり、本実施例の半導体装置においては、ボンディングパッド１０１の各辺にボンディング用開口窓１０８を取り囲むように 相互に所定間隔で設けられた一対のスリット状空隙領域（１０７ａ〜ｈ）が形成されており、さらにこれら一対の空隙領域１０７ａ〜ｈの離間領域に対応するボンディング用開口窓１０８内の位置にも各１個の空隙領域（１０７ｉ〜ｌ）が設けられている。すなわち、空隙領域（１０７ａ〜ｈ）と空隙領域（１０７ｉ〜ｌ）とが交互に千鳥配置される位置に設けられている。このような千鳥配置とすることにより、本件が問題として取り上げている金線のボンディングワイヤをボンディングパッド１０１に接続し、所定の熱履歴が掛かった場合に発生するボンディングワイヤからの金原子の拡散 およびそれに伴い発生するアルミニウム分子の拡散は、配線層１０２側に到達するために必要な実効的な拡散距離が長くなり、ボンディングパッド１０１と配線層１０２との間隔を狭く設計することができる。その結果、微細化の要求を満足させつつ、半導体装置のボンディングパッド部と配線層との間の電気的短絡を防止する技術を提供することが可能となる。
なお、ここで示した例では、ボンディングパッド１０１の上側と下側ならびに右側にも図示しない配線層が設けられているものと仮定しているので、ボンディングパッド１０１の４つの外縁近傍領域の全てに一対の空隙領域を設けているが、一般的には、この空隙領域の対は隣接して配線層が設けられている辺にのみ設けられていればよい。したがって、ボンディングパッド１０１に隣接してレイアウトされている配線層が１０２のみである場合には、一対の空隙領域を１０７ａと１０７ｂのみとし、これに対応して設けられるボンディング用開口窓１０８内の空隙領域を１０７ｉのみとするようにしてもよい。
このようなレイアウトも、微細加工技術を用いて以下のように実現することができる。すなわち、例えば、比抵抗率が２０Ω・ｃｍのｐ型の半導体基板１０５の主面に熱酸化でシリコン酸化膜１１１（膜厚３００ｎｍ程度）を成膜し、この上にＣＶＤ法で成膜されたシリコン酸化膜（膜厚７００ｎｍ程度）の絶縁膜１０４を設け、この絶縁膜１０４の上に所望の配線パターン１１２を形成する。この配線パターン１１２は、例えば膜厚５００ｎｍ程度のＡｌＣｕ合金（Ｃｕ：０．５ｗｔ％）膜をＰＶＤ法で成膜し、これをフォトリソグラフィ技術によりパターニングすることで形成する。
次に、ＣＶＤ法で配線パターン１１２を被覆するシリコン酸化膜１１３（膜厚９００ｎｍ程度）を成膜し、このシリコン酸化膜１１３上にフォトリソグラフィ技術によりボンディングパッド１０１と配線層１０２を形成する。ここで、ボンディングパッド１０１と配線層１０２は、例えば膜厚５００ｎｍ程度のＡｌＣｕ合金（Ｃｕ：０．５ｗｔ％）膜をＰＶＤ法で成膜し、これをフォトリソグラフィ技術によりパターニングすることで形成する。なお、このパターニングの過程で、ボンディングパッド１０１の空隙領域１０７ａ〜ｌが形成される。なお、図５に示した例では、各空隙領域は、幅２μｍ、長さ２０μｍのスリット状のものとされている。
これに続いて、パッシベーション膜１０３として、ＳＯＧ（spin on glass：膜厚５００ｎｍ程度）とシリコン窒化膜（膜厚７００ｎｍ程度）をこの順で成膜する。このＳＯＧ成膜過程で上記の空隙領域にはＳＯＧが充填されることになる。なお、パッシベーション膜１０３が２層構造とされているのは空隙領域に比較的柔らかなＳＯＧを充填するためであり、この後の工程で発生すると予想される体積膨張の応力をＳＯＧに効果的に吸収させてクラック発生を抑制するためである。そして、フォトリソグラフィ技術によりパッシベーション膜１０３の一部をエッチングで除去して、ボンディングパッド１０１の内側領域にボンディング用開口窓１０８を形成する。
ボンディング用開口窓１０８形成に伴うエッチング工程においては、ボンディングパッド１０１の配線層１０２側領域に形成されている空隙領域１０７ａ〜ｈはパッシベーション膜１０３で被覆されているためにその中に充填されたＳＯＧはエッチングされずに残存することとなるが、ボンディングパッド１０１のボンディング用開口窓１０８領域に形成されている空隙領域１０７ｉ〜ｌはパッシベーション膜１０３で被覆されていないため、その中に充填されたＳＯＧもエッチングで取り除かれることとなる。
そして最後に、ボンディングパッド１０１内側領域に設けたボンディング用開口窓１０８に不図示のボンディングワイヤを接続する。
このような空隙領域を設けると、ボンディングワイヤ接続後に行われるモールド樹脂を用いた封止に伴って加えられる熱（例えば、２００℃、５時間）や半導体装置の実使用環境温度などに応じて生じる体積膨張は空隙領域１０７ａ〜ｌによって吸収・分散されることとなるが、特に空隙領域１０７ｉ〜ｌはその内部にＳＯＧなどが充填されていない「空状態」であることと実質的な分子移動の発生地点となるボンディングワイヤとの接続部からの距離が近いことから、体積膨張分の多くはこれらの空隙領域１０７ｉ〜ｌで吸収される。また、ボンディング用開口窓１０８側領域から配線層１０２側領域への金属原子の拡散は大幅に抑制されることとなるためクラックの発生頻度も顕著に低下する。このため、ボンディングパッド１０１と配線層１０２が設けられている面の下方に配線パターン１１２を埋め込むようなデバイス構造としても、応力に起因するクラックが発生することがなくなる。
なお、これまでは空隙領域の形状をスリット状として説明してきたが、この形状に限定されるものではない。空隙領域はあくまでも体積膨張によって生じる応力を緩和・分散させ、且つボンディングパッド側から配線層側への金属原子の拡散バリアとして作用するものであればよいから、かかる空隙領域を設ける箇所に応じて、その形状や配列あるいは数を適宜変更することができることは明らかである。
以上説明したように、本発明によれば、半導体製品の設計ルールの微細化に適合しつつ、半導体装置のボンディングパッド部における電気的短絡を防止する技術を提供することができる。
以上本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

Claims (6)

  1. アルミニウムで形成されたボンディングパッドと、
    金で形成され、前記ボンディングパッドに接続されたボンディングワイヤと、
    前記ボンディングパッドに隣接して設けられた配線部とを備え、
    前記ボンディングパッドには、前記ボンディングパッドに接続されるボンディングワイヤの金属分子が前記ボンディングパッドの前記配線部側へ直線的に拡散することを妨げるように空隙領域が設けられており、
    前記空隙領域が前記ボンディングパッドと前記ボンディングワイヤとの間を横切るようにスリット状に延びており、
    前記配線部と前記ボンディングパッドの一部領域が保護膜で被覆されており、前記一部領域に設けられた空隙領域には前記保護膜の一部が充填されており、
    前記保護膜は、相対的に軟性の第１の絶縁膜と相対的に硬性の第２の絶縁膜を順次積層させた多層膜であり、前記空隙領域への充填物は前記第１の絶縁膜の一部である半導体装置。
  2. 前記ボンディングパッドの前記配線部側の領域には前記空隙領域が少なくとも３つ設けられており、該空隙領域が複数列で配置されている請求項１に記載の半導体装置。
  3. 前記ボンディングパッドの内側領域にはボンディングワイヤ接続用の開口が設けられており、前記少なくとも３つの空隙領域の何れかが前記開口の形成領域に設けられている請求項２に記載の半導体装置。
  4. 前記第１の絶縁膜はＳＯＧ膜であり、前記第２の絶縁膜はシリコン窒化膜である請求項１に記載の半導体装置。
  5. アルミニウムで形成されたボンディングパッドと、
    金で形成され、前記ボンディングパッドに接続されたボンディングワイヤと、
    前記ボンディングパッドに隣接して設けられた配線部とを備え、
    前記ボンディングパッドには、前記ボンディングパッドに接続されるボンディングワイヤの金属分子が前記ボンディングパッドの前記配線部側へ直線的に拡散することを妨げるように空隙領域が設けられており、
    前記空隙領域が前記ボンディングパッドと前記ボンディングワイヤとの間を横切るようにスリット状に延びており、
    前記空隙領域を取り囲む前記ボンディングパッドの側面に接触するようにサイドウォールが設けられており、
    前記サイドウォールは、ＴｉまたはＴｉを含む合金で形成されている半導体装置。
  6. 前記ボンディングパッド部と配線部とは、埋め込み配線パターンを被覆するように形成されたシリコン酸化膜上に設けられている請求項１乃至５の何れかに記載の半導体装置。
JP2006542179A 2004-10-29 2004-10-29 半導体装置 Expired - Fee Related JP4777899B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/016120 WO2006046302A1 (ja) 2004-10-29 2004-10-29 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2006046302A1 JPWO2006046302A1 (ja) 2008-05-22
JP4777899B2 true JP4777899B2 (ja) 2011-09-21

Family

ID=36227554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006542179A Expired - Fee Related JP4777899B2 (ja) 2004-10-29 2004-10-29 半導体装置

Country Status (7)

Country Link
US (1) US20060091537A1 (ja)
JP (1) JP4777899B2 (ja)
CN (1) CN100530577C (ja)
DE (1) DE112004003008T5 (ja)
GB (1) GB2434917B (ja)
TW (1) TWI405300B (ja)
WO (1) WO2006046302A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5192163B2 (ja) * 2007-03-23 2013-05-08 住友電工デバイス・イノベーション株式会社 半導体装置
JP5452064B2 (ja) * 2009-04-16 2014-03-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
EP2648212B1 (en) * 2010-11-29 2019-07-03 Toyota Jidosha Kabushiki Kaisha A bonding wire bonded to an upper surface electrode with a slit
JP5926988B2 (ja) * 2012-03-08 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置
US9331019B2 (en) 2012-11-29 2016-05-03 Infineon Technologies Ag Device comprising a ductile layer and method of making the same
JP2016092061A (ja) * 2014-10-30 2016-05-23 株式会社東芝 半導体装置および固体撮像装置
US9484307B2 (en) * 2015-01-26 2016-11-01 Advanced Semiconductor Engineering, Inc. Fan-out wafer level packaging structure
JP2020155659A (ja) * 2019-03-22 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
CN111638625B (zh) * 2020-06-04 2023-03-14 厦门通富微电子有限公司 一种掩膜版、制备半导体器件的方法和半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141330A (ja) * 1986-12-03 1988-06-13 Nec Corp 半導体集積回路装置
JP2000012604A (ja) * 1998-06-22 2000-01-14 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565378A (en) * 1992-02-17 1996-10-15 Mitsubishi Denki Kabushiki Kaisha Process of passivating a semiconductor device bonding pad by immersion in O2 or O3 solution
KR0170316B1 (ko) * 1995-07-13 1999-02-01 김광호 반도체 장치의 패드 설계 방법
US6165886A (en) * 1998-11-17 2000-12-26 Winbond Electronics Corp. Advanced IC bonding pad design for preventing stress induced passivation cracking and pad delimitation through stress bumper pattern and dielectric pin-on effect
JP3383236B2 (ja) * 1998-12-01 2003-03-04 株式会社日立製作所 エッチング終点判定方法及びエッチング終点判定装置
US6355576B1 (en) * 1999-04-26 2002-03-12 Vlsi Technology Inc. Method for cleaning integrated circuit bonding pads
US6803302B2 (en) * 1999-11-22 2004-10-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a mechanically robust pad interface

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63141330A (ja) * 1986-12-03 1988-06-13 Nec Corp 半導体集積回路装置
JP2000012604A (ja) * 1998-06-22 2000-01-14 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN100530577C (zh) 2009-08-19
GB2434917B (en) 2010-05-26
JPWO2006046302A1 (ja) 2008-05-22
US20060091537A1 (en) 2006-05-04
DE112004003008T5 (de) 2007-10-25
WO2006046302A1 (ja) 2006-05-04
GB2434917A (en) 2007-08-08
TW200620547A (en) 2006-06-16
TWI405300B (zh) 2013-08-11
CN101091240A (zh) 2007-12-19
GB0709053D0 (en) 2007-06-20

Similar Documents

Publication Publication Date Title
US8035197B2 (en) Electronic device and method for fabricating the same
JP5205066B2 (ja) 半導体装置およびその製造方法
JP5329068B2 (ja) 半導体装置
JP5235378B2 (ja) 半導体装置
KR100436001B1 (ko) 반도체 장치
JP3967199B2 (ja) 半導体装置及びその製造方法
KR100393140B1 (ko) 반도체 장치
TWI650844B (zh) 具有測試鍵結構的半導體晶圓
JP3510576B2 (ja) 半導体装置及びその製造方法
TWI405300B (zh) 半導體裝置及其製造方法
JP5919128B2 (ja) 半導体装置とその製造方法
JP2002368098A (ja) フリップチップ型半導体素子及びその製造方法
JP5537137B2 (ja) 半導体装置および半導体装置の製造方法
US8044482B2 (en) Semiconductor device
JP2011023516A (ja) 半導体装置
JP4675146B2 (ja) 半導体装置
JP2009176833A (ja) 半導体装置とその製造方法
JP4759229B2 (ja) 半導体装置
JP4675147B2 (ja) 半導体装置
JP4350321B2 (ja) 半導体素子のボンディングパッド構造体及びその製造方法
US20220013481A1 (en) Semiconductor device and method of manufacturing the same
JP5564557B2 (ja) 半導体装置
KR100903696B1 (ko) 반도체 장치 및 그 제조 방법
JP5553923B2 (ja) 半導体装置
JP2014179657A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100204

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100616

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100922

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110630

R150 Certificate of patent or registration of utility model

Ref document number: 4777899

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees