JP2016092061A - 半導体装置および固体撮像装置 - Google Patents

半導体装置および固体撮像装置 Download PDF

Info

Publication number
JP2016092061A
JP2016092061A JP2014221326A JP2014221326A JP2016092061A JP 2016092061 A JP2016092061 A JP 2016092061A JP 2014221326 A JP2014221326 A JP 2014221326A JP 2014221326 A JP2014221326 A JP 2014221326A JP 2016092061 A JP2016092061 A JP 2016092061A
Authority
JP
Japan
Prior art keywords
electrode pad
hole
semiconductor substrate
wiring
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014221326A
Other languages
English (en)
Inventor
広樹 井上
Hiroki Inoue
広樹 井上
飯塚　博
Hiroshi Iizuka
博 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014221326A priority Critical patent/JP2016092061A/ja
Priority to TW104128917A priority patent/TW201628392A/zh
Priority to CN201510553409.0A priority patent/CN105609512A/zh
Priority to US14/843,517 priority patent/US20160126268A1/en
Publication of JP2016092061A publication Critical patent/JP2016092061A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】歩留まりよく製造することができる固体撮像装置を提供すること。【解決手段】実施形態に係る固体撮像装置は、光を受光する受光部が表面に設けられ、一部に貫通孔を有する半導体基板と、前記半導体基板の表面に設けられ、前記受光部に電気的に接続される第１の配線と、前記貫通孔の直上を含む前記半導体基板の表面上に設けられ、前記第１の配線に接する電極パッドと、前記電極パッドのうち、前記貫通孔の直上の領域と前記第１の配線との間に設けられたスリットと、前記貫通孔の側面上および前記半導体基板の裏面上に絶縁膜を介して設けられ、前記電極パッドに接する第２の配線と、前記半導体基板の裏面上に設けられ、前記第２の配線に電気的に接続される外部電極と、を具備する。【選択図】図３

Description

本発明の実施形態は、半導体装置および固体撮像装置に関する。
携帯電話等の電子機器に搭載される小型のカメラモジュールの一例として、ＣＳＣＭ（Ｃｈｉｐ Ｓｃａｌｅ Ｃａｍｅｒａ Ｍｏｄｕｌｅ）型のカメラモジュール（以下、ＣＳＣＭと称する。）が知られている。ＣＳＣＭは、固体撮像装置上に、レンズ等を含むレンズホルダを固定したものである。
ＣＳＣＭに適用される固体撮像装置は、光を受光する受光部が表面に設けられた薄型の半導体基板上に、ガラス基板が、接着剤によって固定されることによって構成されている。ガラス基板は、受光部を含む薄型の半導体基板を形成するための支持基板として用いられる。
ＣＳＣＭに適用される固体撮像装置において、受光部周辺の半導体基板の表面上には、受光部に電気的に接続される電極パッドが設けられており、この電極パッド直下の半導体基板には、貫通孔が設けられている。そして、この貫通孔の側面から半導体基板の裏面に至る領域上には、絶縁膜を介して、電極パッドに電気的に接続されるように配線が形成されおり、半導体基板の裏面上の配線上には、外部電極としての半田ボールが形成されている。
このような固体撮像装置において、受光部において光を受光することにより発生した電気信号は、電極パッドおよび配線を介して半田ボールに伝搬され、半田ボールを介して固体撮像装置の外部に出力される。
特開２０１２−１８９９３号公報
近年、このような固体撮像装置からガラス基板を取り外し、より固体撮像装置の感度を向上させることが検討されている。ガラス基板を半導体基板から取り外すためには、半導体基板とガラス基板とを接着する接着剤を、可撓性の接着剤に変更して固体撮像装置を製造する必要がある。
しかしながら、このようにして固体撮像装置を製造すると貫通孔の周囲の半導体基板にクラックが発生する、という現象を本願発明者等は見出した。そして、そのクラックは、貫通孔直上の絶縁膜に伝わり、この絶縁膜にもクラックが発生する、という現象を見出した。このようなクラックの発生は、絶縁膜の形成工程であるＣＶＤ法等のような熱工程において発生する、と考えられる。このように、薄型かつ高感度の固体撮像装置を、歩留まりよく製造することは困難である。
なお、このような現象は、固体撮像装置以外であっても、半導体基板の表面に電極パッドを有するとともに、電極パッドの直下の半導体基板に貫通孔を有する半導体装置においても同様に発生するものと考えられ、このような半導体装置を歩留まりよく製造することは困難である、と考えられる。
本実施形態は、このような課題に鑑みてなされたものであり、歩留まりよく製造することができる半導体装置および固体撮像装置を提供することを目的とする。
実施形態に係る固体撮像装置は、光を受光する受光部が表面に設けられ、一部に貫通孔を有する半導体基板と、前記半導体基板の表面に設けられ、前記受光部に電気的に接続される第１の配線と、前記貫通孔の直上を含む前記半導体基板の表面上に設けられ、前記第１の配線に接する電極パッドと、前記電極パッドのうち、前記貫通孔の直上の領域と前記第１の配線との間に設けられたスリットと、前記貫通孔の側面上および前記半導体基板の裏面上に絶縁膜を介して設けられ、前記電極パッドに接する第２の配線と、前記半導体基板の裏面上に設けられ、前記第２の配線に電気的に接続される外部電極と、を具備する。
また、実施形態に係る半導体装置は、貫通孔を有する半導体基板の表面に設けられた第１の配線と、前記貫通孔の直上を含む前記半導体基板の表面上に設けられ、前記第１の配線に接する電極パッドと、前記電極パッドのうち、前記貫通孔の直上の領域と前記第１の配線との間に設けられたスリットと、前記貫通孔の側面上に絶縁膜を介して設けられ、前記電極パッドに接する第２の配線と、を具備する。
実施形態に係る固体撮像装置を模式的に示す垂直断面図である。 図１に示す固体撮像装置の点線Ｘで囲まれた要部を示す拡大図である。 第１の配線パターンの一部および電極パッドを拡大して示す上面図である。 実施形態に係る固体撮像装置の製造方法を説明するための図であって、図２に対応する要部拡大図である。 実施形態に係る固体撮像装置の製造方法を説明するための図であって、図２に対応する要部拡大図である。 実施形態に係る固体撮像装置の製造方法を説明するための図であって、図２に対応する要部拡大図である。 実施形態に係る固体撮像装置の製造方法を説明するための図であって、図２に対応する要部拡大図である。 実施形態に係る固体撮像装置の製造方法を説明するための図であって、図２に対応する要部拡大図である。 実施形態に係る固体撮像装置の製造方法を説明するための図であって、図２に対応する要部拡大図である。 実施形態に係る固体撮像装置の製造方法を説明するための図であって、図２に対応する要部拡大図である。 実施形態に係る固体撮像装置の製造方法を説明するための図であって、図２に対応する要部拡大図である。 実施形態に係る固体撮像装置の製造方法を説明するための図であって、図２に対応する要部拡大図である。 第１の比較例の電極パッドを示す、図３に対応する上面図である。 第２の比較例の電極パッドを示す、図３に対応する上面図である。 シミュレーションにおける測定位置を説明するための図である。 第１の比較例および第２の比較例の電極パッドを形成した場合において、各測定位置の直下の半導体基板にかかる応力の算出結果を示すグラフである。 第１の実施例の電極パッドを示す、図３に対応する上面図である。 第２の実施例の電極パッドを示す、図３に対応する上面図である。 第１の実施例、第２の実施例、第２の比較例の電極パッドを形成した場合において、各測定位置の直下の半導体基板にかかる応力の算出結果を示すグラフである。 第３の実施例の電極パッドを示す、図３に対応する上面図である。 第４の実施例の電極パッドを示す、図３に対応する上面図である。 第３の実施例、第４の実施例、第２の比較例の電極パッドを形成した場合において、各測定位置の直下の半導体基板にかかる応力の算出結果を示すグラフである。 実施形態の変形例に係る電極パッドを示す図３に対応する上面図である。
本実施形態は、第１の配線パターンおよびこの第１の配線パターンに接続される電極パッドが半導体基板の表面に第１の絶縁膜を介して設けられているとともに、電極パッドの直下の半導体基板に貫通孔が形成されており、貫通孔の側面上に、第２の絶縁膜を介して、電極パッドに接続されるように第２の配線パターンが設けられている半導体装置において、電極パッドにスリットを設けたものである。スリットを設けることにより、貫通孔の周囲の半導体基板にクラックが発生することを抑制することができ、半導体装置を歩留まりよく製造することができる。以下に、この実施形態に係る半導体装置の一例である固体撮像装置について、図面を参照して詳細に説明する。
図１は、実施形態に係る固体撮像装置を模式的に示す垂直断面図である。図１に示す固体撮像装置１０は、ＣＳＣＭ（Ｃｈｉｐ Ｓｃａｌｅ Ｃａｍｅｒａ Ｍｏｄｕｌｅ）型のカメラモジュールに適用される固体撮像装置からガラス基板を取り除いた構成である。
すなわち、図1に示す固体撮像装置１０において、例えばシリコンによって構成される薄型の半導体基板１１の表面には、光を受光しその受光量に応じた電気信号を出力する受光部としてのセンサチップ１２が設けられている。
半導体基板１１の裏面上には、外部電極としての半田ボール１３が搭載されている。半導体基板１１の裏面上の半田ボール１３は、半導体基板１１の表面に設けられたセンサチップ１２に、後に説明される所望の手段によって電気的に接続されている。したがって、光を受光することによってセンサチップ１２から発生する電気信号は、半田ボール１３を介して固体撮像装置１０の外部に出力される。
図２は、図１に示す固体撮像装置１０の点線Ｘで囲まれた要部を示す拡大図である。以下に、図２を参照して、センサチップ１２と半田ボール１３との電気的な接続構造について説明する。
半導体基板１１の表面上には、例えばＳｉＯ２によって構成される第１の絶縁膜１４が形成されており、センサチップ１２は、第１の絶縁膜１４の表面上に設けられている。
また、第１の絶縁膜１４の表面には、センサチップ１２に電気的に接続される第１の配線パターン１５（後述の図３）、および第１の配線パターン１５に接続される電極パッド１６が、例えばアルミニウムによって設けられている。なお、第１の配線パターン１５の表面上および電極パッド１６の表面上には、例えばＳｉＮによって構成される絶縁性の保護膜１７が設けられている。
電極パッド１６の直下の半導体基板１１には、貫通孔１８が設けられている。貫通孔１８は、電極パッド１６の直下の半導体基板１１および第１の絶縁膜１４をそれぞれ貫通するように設けられている。したがって、貫通孔１８からは、電極パッド１６の裏面が露出している。
貫通孔１８の側面上および半導体基板１１の裏面上には、例えばＳｉＯ２によって構成される第２の絶縁膜１９が形成されている。この第２の絶縁膜１９は、ＣＶＤ法によって形成されるＣＶＤ膜である。
半導体基板１１の裏面上および貫通孔１８の側面上に設けられる第２の絶縁膜１９の裏面上には、例えばアルミニウムによって形成される第２の配線パターン２０が形成されている。この第２の配線パターン２０は、貫通孔１８から露出する電極パッド１６の裏面に接するように設けられている。このように、第２の配線パターン２０は、電極パッド１６に電気的に接続される。
第２の配線パターン２０を含む第２の絶縁膜１９の裏面上には、保護膜としてのソルダーレジスト膜２１が形成されている。このソルダーレジスト膜２１は、貫通孔１８を埋めるように第２の絶縁膜１９の裏面上に設けられており、第２の配線パターン２０の一部を露出させる開口部を有している。
そして、ソルダーレジスト膜２１の開口部から露出する第２の配線パターン２０上には、これに接するように、外部電極としての半田ボール１３が形成されている。このように、半田ボール１３は、第２の配線パターン２０に電気的に接続される。
以上に説明した構造によって、センサチップ１２は、第１の配線パターン１５、電極パッド１６、および第２の配線パターン２０を介して、半田ボール１３に電気的に接続されている。
ここで、図３を参照して、第１の配線パターン１５および電極パッド１６について、さらに詳細に説明する。図３は、第１の配線パターン１５の一部および電極パッド１６を拡大して示す上面図である。図３に示すように、電極パッド１６は、第１の配線パターン１５の長手方向に対して垂直な方向に凸状に突出するように第１の配線パターン１５に接して設けられる略長方形状のパターンである。電極パッド１６は、貫通孔１８（図中の点線）の直上を含む半導体基板１１の表面上の所定領域に設けられている。
このような電極パッド１６の一部領域には、スリット２２が設けられている。スリット２２は、第２の絶縁膜１９の形成時の熱によって貫通孔１８の周囲の半導体基板１１にクラックが発生することを抑制するために設けられている。
なお、後に詳述するが、クラックは、特に貫通孔１８の周囲の半導体基板のうち、第１の配線パターン１５に近い領域ほど発生しやすい、ということが発明者等による検討によって明らかになっている。したがって、スリット２２は、クラックが発生しやすい領域の近傍、すなわち、電極パッド１６のうち、貫通孔１８の直上の領域である貫通孔対応領域と、第１の配線パターン１５と、の間に設けられている。
次に、このような固体撮像装置１０の製造方法について、図４〜図１２を参照して説明する。図４〜図１２はそれぞれ、実施形態に係る固体撮像装置１０の製造方法を説明するための図であって、図２に対応する要部拡大図である。
なお、図４〜図１２の各図は、図２に示される固体撮像装置１０の要部を上下反転して示している。したがって、以下の製造方法の説明において表面と称する場合、図中の下面を意味し、裏面と称した場合、図中の表面を意味する。
まず図４に示すように、半導体基板１１の表面上に第１の絶縁膜１４を介してセンサチップ１２を形成するとともに、第１の絶縁膜１４の表面に、第１の配線パターン１５（図示は省略）、およびスリット２２を有する電極パッド１６、を形成する。この後、第１の配線パターン１５および電極パッド１６を保護膜１７で覆う。
続いて、センサチップ１２の周囲の半導体基板１１の表面上に接着剤２３を塗布し、この接着剤２３を用いて、半導体基板１１の表面にガラス基板２４を張り合わせる。ガラス基板２４は、後に半導体基板１１を薄型化し、貫通孔１８を形成する際の支持基板である。
ここで、従来は、後にガラス基板を半導体基板から剥離することを前提としていないため、ガラス基板を半導体基板に固定する接着剤としては、可塑性が要求されなかった。しかし、本実施形態においては、後にガラス基板２４を半導体基板１１から剥離するため、接着剤２３としては、例えば熱可塑性や光可塑性の接着剤等のような、最終的にガラス基板２４を半導体基板１１から剥離することができる性能を有する接着剤が使用される。
次に、半導体基板１１を裏面側から研磨する等して半導体基板１１を薄型化し（図５）、電極パッド１６の直下（図面においては直上）の半導体基板１１を貫通するように貫通孔１８を形成する（図６）。この後、半導体基板１１の裏面上および貫通孔１８の側面上に、ＣＶＤ法により第２の絶縁膜１９を形成する（図７）。
次に、貫通孔１８内の第２の絶縁膜１９および第１の絶縁膜１４の一部をエッチングによって除去し、電極パッド１６の一部を露出させる（図８）。この後、半導体基板１１の裏面上および貫通孔１８内に形成された第２の絶縁膜１９の裏面上に、電極パッド１６に接触するように第２の配線パターン２０を形成する（図９）。
次に、第２の配線パターン２０を含む第２の絶縁膜１９の裏面上に、貫通孔１８を埋めるようにソルダーレジスト膜２１を形成する（図１０）。そして、ソルダーレジスト膜２１に、第２の配線パターン２０の一部を露出させる開口部を形成し、開口部から露出した第２の配線パターン２０に接触するように半田ボール１３を形成する（図１１）。
最後に、図１２に示すように、半導体基板１１とガラス基板２４との間に介在する接着剤２３を軟化させる等して半導体基板１１からガラス基板２４を剥離する。このようにして、図１、図２に示される固体撮像装置１０を製造することができる。
このように製造される固体撮像装置１０において、電極パッド１６には、図３に示されるように、スリット２２が設けられている。したがって、図７に示す第２の絶縁膜１９の形成工程（ＣＶＤ工程）において発生する熱によって貫通孔１８の周囲の半導体基板１１にかかる応力が緩和され、クラックの発生を抑制することができる。スリット２２によるこのような効果は、本願発明者等による以下の検討によって見出されたものである。以下に、本願発明者等によって行われたシミュレーションについて説明する。
本願発明者等は、例えば図７に示されるＣＶＤ工程等の熱工程によって貫通孔１８の周囲の半導体基板１１にかかる応力について、シミュレーションによる検討を行った。
まず、図１３〜図１５にそれぞれ示される形状の電極パッドが形成された場合について、シミュレーションを行った。図１３は、第１の比較例の電極パッドを示す図３に対応する上面図であり、図１４は、第２の比較例の電極パッドを示す図３に対応する上面図である。なお、図１３、図１４の各図において、本実施形態と同様の構成については同一符号を付している。
図１３に示す第１の比較例の電極パッド１１６は、配線幅Ｗｗ＝６０μｍのアルミニウム製の第１の配線パターン１５に接続される、アルミニウム製の電極パッドである。この電極パッド１１６は、第１の配線パターン１５の長手方向に対して垂直方向に延在する、パッド長さＬｐ＝１４０μｍ、パッド幅Ｗｐ＝１００μｍの長方形状の電極パッドである。なお、パッド長さとは、第１の配線パターン１５の長手方向に対して垂直な方向における電極パッド１１６の長さを意味し、パッド幅とは、第１の配線パターン１５の長手方向に対して平行な方向における電極パッド１１６の長さを意味する。以下同様である。
図１４に示す第２の比較例の電極パッド２１６は、第１の比較例の電極パッド１１６と同様に、アルミニウム製の電極パッドであるが、その形状は、第１の比較例の電極パッド１１６とは異なる。第２の比較例の電極パッド２１６は、第１の比較例の電極パッド１１６と同様の長方形のうち、第１の配線パターン１５に接続される付け根部分の２箇所にそれぞれ、長さＬｃ＝４０μｍ、幅Ｗｃ＝２０μｍの切欠き部２１６ｃを有する形状である。
このような形状の各種電極パッド１１６、２１６の直下に設けられる貫通孔１８は、Ｒ＝６０μｍの開口径を有している。ここで、電極パッド１１６、２１６のうち、このような貫通孔１８の直上の領域（図中最外周の点線の円内の領域）を貫通孔対応領域と称し、電極パッド１１６、２１６のうち、第１の配線パターン１５に接続される部分を接続端部と称したとき、貫通孔１８は、接続端部と貫通孔対応領域との距離Ｌｗｏ（貫通孔対応領域の電極パッド上における位置Ｌｗｏ）の最短距離Ｌｗｏ−ｍｉｎが６０μｍとなるように設けられている。
このように形成された電極パッド１１６、２１６および貫通孔１８を有する固体撮像装置について、熱工程によって貫通孔１８の周囲の半導体基板１１にかかる応力をシミュレーションによって算出した。なお、シミュレーションにおいては、図１５に示すように、貫通孔対応領域の周に沿った１２点の電極パッド１１６、２１６上のそれぞれの位置を“０”〜“１１”とし、これらの各測定位置の直下の半導体基板１１にかかる応力を算出した。
図１６は、第１の比較例および第２の比較例の電極パッドを形成した場合において、各測定位置の直下の半導体基板にかかる応力の算出結果を示すグラフである。図１６に示すように、第１の比較例の電極パッド１１６、および第２の比較例の電極パッド２１６を形成した場合において、貫通孔１８の周囲の半導体基板１１にかかる応力は、測定位置“６”（第１の配線パターン１５から最も離れた測定位置）において最低となり、測定位置“０”（第１の配線パターン１５から最も近い測定位置）に近づくにしたがって高くなる、という傾向を示した。
なお、図１３に示される第１の比較例の電極パッド１１６を形成した場合に比べて、図１４に示される第２の比較例の電極パッド２１６を形成した場合の方が、わずかではあるが、貫通孔１８の周囲の半導体基板１１にかかる応力を全体的に低下させることができている。そこで、次に、切欠き部２１６ｃを有する第２の比較例の電極パッド２１６を形成した場合と、実施形態に係る電極パッド１６のように、スリット２２を有する電極パッド１６を形成した場合と、について、貫通孔１８の周囲の半導体基板１１にかかるそれぞれの応力を比較した。
まず、図１７、図１８にそれぞれ示されるようなスリットを有する電極パッドが形成された場合ついて、シミュレーションを行った。図１７は、第１実施例の電極パッドを示す図３に対応する上面図であり、図１８は、第２実施例の電極パッドを示す図３に対応する上面図である。なお、図１７、図１８の各図において、本実施形態と同様の構成については同一符号を付している。
図１７に示す第１実施例の電極パッド３６は、第１の比較例の電極パッド１１６と同様の電極パッドにスリット３２が設けられた電極パッドである。スリット３２は、長さＬｓ１＝４０μｍ、幅Ｗｓ１＝１０μｍの長方形状であって、スリット３２と貫通孔対応領域（図中最外周の点線で示される貫通孔１８の直上の領域）との距離Ｌｓｏの最短距離Ｌｓｏ−ｍｉｎ１が２０μｍとなる位置に設けられている。
なお、スリット３２の長さＬｓ１とは、電極パッド３６の長さ方向に平行な方向におけるスリット３２の長さを意味し、スリット３２の幅Ｗｓ１とは、電極パッド３６の幅方向に平行な方向におけるスリット３２の長さを意味する。以下同様に、スリットの長さと称した場合、電極パッドの長さ方向に平行な方向におけるスリットの長さを意味し、スリットの幅と称した場合、電極パッドの幅方向に平行な方向におけるスリットの長さを意味する。
図１８に示す第２実施例の電極パッド４６は、第１の比較例の電極パッド１１６と同様の電極パッドにスリット４２が設けられた電極パッドである。スリット４２は、長さＬｓ１＝４０μｍ、幅Ｗｓ２＝４０μｍの正方形状であって、スリット４２と貫通孔対応領域（図中最外周の点線で示される貫通孔１８の直上の領域）との距離Ｌｓｏの最短距離Ｌｓｏ−ｍｉｎ１が２０μｍとなる位置に設けられている。
このように形成された電極パッド３６、４６および貫通孔１８を有する固体撮像装置について、熱工程によって貫通孔１８の周囲の半導体基板１１にかかる応力をシミュレーションによって算出した。
図１９は、第１の実施例、第２の実施例、および第２の比較例の電極パッド３６、４６、２１６を形成した場合において、各測定位置の直下の半導体基板１１にかかる応力の算出結果を示すグラフである。図１９に示すように、スリット３２、４２を有する第１、第２の実施例の電極パッド３６、４６を形成した場合であっても、スリットを有さない第２の比較例の電極パッド２１６を形成した場合と同様に、貫通孔１８の周囲の半導体基板１１にかかる応力は、測定位置“６”（第１の配線パターン１５から最も離れた測定位置）において最低となり、測定位置“０”（第１の配線パターン１５から最も近い測定位置）に近づくにしたがって高くなる、という傾向を示した。
しかしながら、第２の比較例の電極パッド２１６を形成した場合に比べて、第１、第２の実施例のようなスリット３２、４２を有する電極パッド３６、４６を形成した場合の方が、貫通孔１８の周囲の半導体基板１１にかかる応力を全体的に低下させることができる、という結果を示した。
この結果は、熱工程によって半導体基板１１にかかる正の応力を、スリット３２、４２を形成することによってスリット３２、４２の周囲の半導体基板１１にかかる負の応力によって打ち消しためである、と考えられる。
また、スリット３２、４２を設けることによって応力を低下させる効果は、貫通孔１８の周囲のうち、第１の配線パターン１５に近い側（測定位置“０”〜“３”および測定位置“９”〜“１１”）において良好に得られており、特に測定位置“２”においては、応力を７０％程度低下させることができている。
この結果から、スリット３２、４２を設けることによる応力低下の効果は、スリット３２、４２に近いほどより良好に得ることができる、と考えられる。シミュレーション結果から、スリット３２、４２の位置は、貫通孔対応領域に近いほど好ましい。具体的に、スリット３２、４２は、貫通孔対応領域とスリット３２、４２との距離Ｌｓｏの最短距離Ｌｓｏ−ｍｉｎ１が、貫通孔対応領域の位置Ｌｗｏ−ｍｉｎの１／２以下となるような位置に設けられることが好ましい。
また、第１の実施例と第２の実施例との比較から明らかなように、スリット３２、４２の幅が長い方が、より応力を低下させることができている。
これは、特に測定位置“１”、“２”、“１０”、“１１”においては、スリット３２、４２の幅が長いほど、これらの測定位置とスリット３２、４２との距離Ｌｓｏを短くすることができるためである、と考えられる。
シミュレーション結果および検討結果から、スリットの幅は長い方が好ましく、貫通孔１８の開口径Ｒ以上とすることがより好ましい。
続いて、図２０、図２１にそれぞれ示されるようなスリットを有する電極パッドが形成された場合ついて、シミュレーションを行った。図２０は、第３実施例の電極パッドを示す図３に対応する上面図であり、図２１は、第４実施例の電極パッドを示す図３に対応する上面図である。なお、図２０、図２１の各図において、本実施形態と同様の構成については同一符号を付している。
図２０に示す第３の実施例の電極パッド５６は、第１の比較例の電極パッド１１６にスリット５２が設けられた電極パッドである。スリット５２は、長さＬｓ３＝１０μｍ、幅Ｗｓ３＝２０μｍの長方形状であって、スリット５２と貫通孔対応領域（図中最外周の点線で示される貫通孔１８の直上の領域）との距離Ｌｓｏの最短距離Ｌｓｏ−ｍｉｎ３が３５μｍとなる位置に設けられている。
図２１に示す第４の実施例の電極パッド６６は、第１の比較例の電極パッド１１６にスリット６２が設けられた電極パッドである。スリット６２は、長さＬｓ３＝１０μｍ、幅Ｗｓ２＝４０μｍの長方形状であって、スリット６２と貫通孔対応領域（図中最外周の点線で示される貫通孔１８の直上の領域）との距離Ｌｓｏの最短距離Ｌｓｏ−ｍｉｎ３が３５μｍとなる位置に設けられている。
このように形成された電極パッド５６、６６および貫通孔１８を有する固体撮像装置について、熱工程によって貫通孔１８の周囲の半導体基板１１にかかる応力をシミュレーションによって算出した。
図２２は、第３の実施例、第４の実施例、および第２の比較例の電極パッドを形成した場合において、各測定位置の直下の半導体基板にかかる応力の算出結果を示すグラフである。図２２に示すように、スリット５２、６２を有する第３、第４の実施例の電極パッド５６、６６を形成した場合であっても、スリットを有さない第２の比較例の電極パッド２１６を形成した場合と同様に、貫通孔１８の周囲の半導体基板１１にかかる応力は、測定位置“６”（第１の配線パターン１５から最も離れた測定位置）において最低となり、測定位置“０”（第１の配線パターン１５から最も近い測定位置）に近づくにしたがって高くなる、という傾向を示した。
しかしながら、第２の比較例の電極パッド２１６を形成した場合に比べて、第３、第４の実施例のようなスリット５２、６２を有する電極パッド５６、６６を形成した場合の方が、貫通孔１８の周囲の半導体基板１１にかかる応力を全体的に低下させることができる、という結果を示した。
また、スリット５２、６２を設けることによって応力を低下させる効果は、貫通孔１８の周囲のうち、第１の配線パターン１５に近い側（測定位置“０”〜“３”および測定位置“９”〜“１１”）において良好に得られている。
このような傾向は、第１、第２の実施例のようなスリット３２、４２を有する電極パッド３６、４６を形成した場合と同様である。
しかしながら、図１９と図２２との比較から明らかなように、第３、第４の実施例のようなスリット５２、６２を有する電極パッド５６、６６を形成した場合において得られる応力低下の効果は、第１、第２の実施例のようなスリット３２、４２を有する電極パッド３６、４６を形成した場合において得られる応力低下の効果に比べて小さかった。
これは、第３、第４の実施例のような電極パッド５６、６６のスリット５２、６２は、第１、第２の実施例のような電極パッド３６、４６のスリット３２、４２と比較して、スリット５２、６２と貫通孔対応領域との最短距離Ｌｓｏ−ｍｉｎが長くなる位置に設けられているためである。すなわち、第３、第４の実施例のような電極パッド５６、６６のスリット５２、６２は、貫通孔対応領域から遠い位置に形成されるため、スリット５２、６２を設けることによって得られる、貫通孔１８の周囲の半導体基板１１にかかる応力を低下させる効果は、第１、第２の実施例の電極パッド３６、４６を形成した場合と比較して、得られ難くなっている。このような検討結果から、スリットは、貫通孔対応領域から近い位置に形成されることが好ましい、と言える。
以上に説明したシミュレーション結果から明らかなように、電極パッド１６、３６、４６、５６、６６にスリット２２、３２、４２、５２、６２を設けることによって、第２の絶縁膜１９の形成工程（ＣＶＤ工程）において発生する熱等の熱工程によって、貫通孔１８の周囲の半導体基板１１にかかる応力を緩和することができる。この結果、貫通孔１８の周囲の半導体基板１１にクラックが発生することを抑制することができ、この半導体基板１１の直上の第１の絶縁膜１４にクラックが発生することを抑制することができる。したがって、図１に示されるような薄型かつ高感度の固体撮像装置１０を、歩留まりよく製造することができる。
＜変形例＞
図２３は、実施形態の変形例に係る電極パッドを示す図３に対応する上面図である。なお、図２３において、実施形態と同様の構成については同一符号を付している。図２３に示すように、電極パッド７６が、半導体基板１１上に設けられた複数の第１の配線パターン７５ａ、７５ｂ間に、これらに接するように設けられている場合、第１の配線パターン７５ａと貫通孔対応領域との間にスリット７２ａを設け、第１の配線パターン７５ｂと貫通孔対応領域との間にスリット７２ｂを設けることにより、上述の実施形態と同様の効果を得ることができる。
また、図示しないが、本実施形態の各スリットは、長方形状および正方形状としたが、多角形状または円形状としても同様の効果を得ることができる。
以上に、本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の趣旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０・・・固体撮像装置
１１・・・半導体基板
１２・・・センサチップ
１３・・・半田ボール
１４・・・第１の絶縁膜
１５、７５ａ、７５ｂ・・・第１の配線パターン
１６、３６、４６、５６、６６、７６、１１６、２１６・・・電極パッド
１７・・・保護膜
１８・・・貫通孔
１９・・・第２の絶縁膜
２０・・・第２の配線パターン
２１・・・ソルダーレジスト膜
２２、３２、４２、５２、６２、７２ａ、７２ｂ・・・スリット
２３・・・接着剤
２４・・・ガラス基板
２１６ｃ・・・切欠き部

Claims (6)

  1. 光を受光する受光部が表面に設けられ、一部に貫通孔を有する半導体基板と、
    前記半導体基板の表面に設けられ、前記受光部に電気的に接続される第１の配線と、
    前記貫通孔の直上を含む前記半導体基板の表面上に設けられ、前記第１の配線に接する電極パッドと、
    前記電極パッドのうち、前記貫通孔の直上の領域と前記第１の配線との間に設けられたスリットと、
    前記貫通孔の側面上に絶縁膜を介して設けられ、前記電極パッドに接する第２の配線と、
    前記半導体基板の裏面上に設けられ、前記第２の配線に電気的に接続される外部電極と、
    を具備することを特徴とする固体撮像装置。
  2. 前記第１の配線を複数有するとともに前記スリットを複数有し、
    前記電極パッドは、前記複数の第１の配線の間に、これらの第１の配線に接するように設けられており、
    前記複数のスリットは、前記貫通孔の直上の領域と前記第１の配線との間にそれぞれ設けられていることを特徴とする請求項１に記載の固体撮像装置。
  3. 前記スリットの幅は、前記貫通孔の開口径以上であることを特徴とする請求項１または２に記載の固体撮像装置。
  4. 貫通孔を有する半導体基板の表面に設けられた第１の配線と、
    前記貫通孔の直上を含む前記半導体基板の表面上に設けられ、前記第１の配線に接する電極パッドと、
    前記電極パッドのうち、前記貫通孔の直上の領域と前記第１の配線との間に設けられたスリットと、
    前記貫通孔の側面上に絶縁膜を介して設けられ、前記電極パッドに接する第２の配線と、
    を具備することを特徴とする半導体装置。
  5. 前記第１の配線を複数有するとともに前記スリットを複数有し、
    前記電極パッドは、前記複数の第１の配線の間に、これらの第１の配線に接するように設けられており、
    前記複数のスリットは、前記貫通孔の直上の領域と前記第１の配線との間にそれぞれ設けられていることを特徴とする請求項４に記載の半導体装置。
  6. 前記スリットの幅は、前記貫通孔の開口径以上であることを特徴とする請求項４または５に記載の半導体装置。
JP2014221326A 2014-10-30 2014-10-30 半導体装置および固体撮像装置 Pending JP2016092061A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014221326A JP2016092061A (ja) 2014-10-30 2014-10-30 半導体装置および固体撮像装置
TW104128917A TW201628392A (zh) 2014-10-30 2015-09-02 半導體裝置、固體攝像裝置及相機模組
CN201510553409.0A CN105609512A (zh) 2014-10-30 2015-09-02 半导体装置、固体摄像装置以及相机模块
US14/843,517 US20160126268A1 (en) 2014-10-30 2015-09-02 Semiconductor device, solid-state imaging device and camera module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014221326A JP2016092061A (ja) 2014-10-30 2014-10-30 半導体装置および固体撮像装置

Publications (1)

Publication Number Publication Date
JP2016092061A true JP2016092061A (ja) 2016-05-23

Family

ID=55853546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014221326A Pending JP2016092061A (ja) 2014-10-30 2014-10-30 半導体装置および固体撮像装置

Country Status (4)

Country Link
US (1) US20160126268A1 (ja)
JP (1) JP2016092061A (ja)
CN (1) CN105609512A (ja)
TW (1) TW201628392A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102504834B1 (ko) 2019-03-11 2023-02-28 삼성전자 주식회사 집적회로 칩 및 그 제조 방법과 집적회로 칩을 포함하는 집적회로 패키지 및 디스플레이 장치

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022122A (ja) * 1988-06-14 1990-01-08 Fujitsu Ltd 半導体集積回路装置
JP2003086589A (ja) * 2001-09-07 2003-03-20 Fujitsu Ltd 半導体装置及びその製造方法
JP2004266012A (ja) * 2003-02-28 2004-09-24 Canon Inc 半導体装置
JP2005303258A (ja) * 2004-03-16 2005-10-27 Fujikura Ltd デバイス及びその製造方法
WO2006046302A1 (ja) * 2004-10-29 2006-05-04 Spansion Llc 半導体装置及びその製造方法
JP2010103433A (ja) * 2008-10-27 2010-05-06 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2010199589A (ja) * 2009-02-24 2010-09-09 Taiwan Semiconductor Manufacturing Co Ltd イメージセンサー装置および半導体イメージセンサー装置の製造方法
JP2010232288A (ja) * 2009-03-26 2010-10-14 Oki Semiconductor Co Ltd 半導体集積チップ
JP2011258942A (ja) * 2010-06-08 2011-12-22 Samsung Electronics Co Ltd 貫通電極を持つ半導体装置
JP2012186285A (ja) * 2011-03-04 2012-09-27 Fujikura Ltd 貫通孔基板、貫通配線基板、電子部品、基板の製造方法、及び貫通孔の検査方法
JP2013065870A (ja) * 2012-11-12 2013-04-11 Hitachi Ltd 半導体装置
JP2013105957A (ja) * 2011-11-15 2013-05-30 Rohm Co Ltd 半導体装置およびその製造方法、電子部品
US20140131841A1 (en) * 2012-11-15 2014-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad structure over tsv to reduce shorting of upper metal layer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101711A (ja) * 2003-09-22 2005-04-14 Renesas Technology Corp 固体撮像装置およびその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022122A (ja) * 1988-06-14 1990-01-08 Fujitsu Ltd 半導体集積回路装置
JP2003086589A (ja) * 2001-09-07 2003-03-20 Fujitsu Ltd 半導体装置及びその製造方法
JP2004266012A (ja) * 2003-02-28 2004-09-24 Canon Inc 半導体装置
JP2005303258A (ja) * 2004-03-16 2005-10-27 Fujikura Ltd デバイス及びその製造方法
WO2006046302A1 (ja) * 2004-10-29 2006-05-04 Spansion Llc 半導体装置及びその製造方法
JP2010103433A (ja) * 2008-10-27 2010-05-06 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2010199589A (ja) * 2009-02-24 2010-09-09 Taiwan Semiconductor Manufacturing Co Ltd イメージセンサー装置および半導体イメージセンサー装置の製造方法
JP2010232288A (ja) * 2009-03-26 2010-10-14 Oki Semiconductor Co Ltd 半導体集積チップ
JP2011258942A (ja) * 2010-06-08 2011-12-22 Samsung Electronics Co Ltd 貫通電極を持つ半導体装置
JP2012186285A (ja) * 2011-03-04 2012-09-27 Fujikura Ltd 貫通孔基板、貫通配線基板、電子部品、基板の製造方法、及び貫通孔の検査方法
JP2013105957A (ja) * 2011-11-15 2013-05-30 Rohm Co Ltd 半導体装置およびその製造方法、電子部品
JP2013065870A (ja) * 2012-11-12 2013-04-11 Hitachi Ltd 半導体装置
US20140131841A1 (en) * 2012-11-15 2014-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad structure over tsv to reduce shorting of upper metal layer

Also Published As

Publication number Publication date
US20160126268A1 (en) 2016-05-05
CN105609512A (zh) 2016-05-25
TW201628392A (zh) 2016-08-01

Similar Documents

Publication Publication Date Title
KR20190117444A (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
JP2012059832A5 (ja)
CN104377188A (zh) 玻璃基多芯片封装
JP2009081346A (ja) 光学デバイスおよびその製造方法
JP2008092417A (ja) 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
TWI533715B (zh) Packaging Method of Stacked Micro - Electromechanical Microphone
JP2011177262A (ja) 固体撮像装置
JP2010186947A (ja) 固体撮像装置
JP2013118230A (ja) 固体撮像装置
JP2010238833A (ja) 光半導体装置用パッケージおよび光半導体装置
TWI647804B (zh) 影像感測器封裝結構及其封裝方法
JP2010182958A (ja) 半導体装置および半導体装置の製造方法
WO2020183881A1 (ja) 半導体装置
US11353668B2 (en) Packaging with substrate and printed circuit board cutouts
JP2016092061A (ja) 半導体装置および固体撮像装置
JPWO2016166809A1 (ja) 撮像モジュール、および撮像モジュールの製造方法
US20140154463A1 (en) Substrate structure and manufacturing method thereof
TWI564610B (zh) 攝像模組及其製造方法
JP2013197501A (ja) 半導体パッケージ
JP2014138119A (ja) 半導体装置および半導体装置の製造方法
TWI532388B (zh) Microelectromechanical Microphone Packaging
JP2014170819A (ja) 撮像ユニットおよび撮像装置
JP2013012552A (ja) 半導体装置、及び半導体装置の製造方法
KR101210138B1 (ko) 멤스 센서의 웨이퍼 레벨 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170825

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170911

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180515