JP2014138119A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2014138119A
JP2014138119A JP2013006533A JP2013006533A JP2014138119A JP 2014138119 A JP2014138119 A JP 2014138119A JP 2013006533 A JP2013006533 A JP 2013006533A JP 2013006533 A JP2013006533 A JP 2013006533A JP 2014138119 A JP2014138119 A JP 2014138119A
Authority
JP
Japan
Prior art keywords
solid
integrated circuit
organic substrate
semiconductor device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013006533A
Other languages
English (en)
Inventor
Takeshi Watabe
剛 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013006533A priority Critical patent/JP2014138119A/ja
Priority to US14/151,028 priority patent/US9166070B2/en
Priority to CN201710753668.7A priority patent/CN107579086B/zh
Priority to CN201410012589.7A priority patent/CN103943613B/zh
Publication of JP2014138119A publication Critical patent/JP2014138119A/ja
Priority to US14/850,058 priority patent/US10388683B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】熱ノイズを低減できるようにする。
【解決手段】有機基板21上にフロントエンドIC23を配設した後、モールド成型部26を形成する。ここで、モールド成型部26は、放熱性の高い、例えば、エポキシ系熱硬化樹脂を使用すると共に、中央部26aよりも高い周縁部26bを設け、中央部26aに固体撮像素子24を収納可能なキャビティを構成する。さらに、中央部26aに固体撮像素子が配設された後、ガラス部25が、周縁部26bの上に接着される。本技術は、固体撮像装置に適用することができる。
【選択図】図1

Description

本技術は、半導体装置および半導体装置の製造方法に関し、特に、外形サイズを小さくし、厚さを薄くすると共に、放熱効率を高めて、固体撮像素子の温度上昇を抑制することで、熱ノイズによる影響を低減できるようにした半導体装置および半導体装置の製造方法に関する。
近年、スマートフォンやタブレット機器の小型化に伴い、これらの機器に組み込まれる半導体パッケージ又は半導体モジュール等の半導体装置の小型化が進行している。
これらの半導体装置について、基板上にフリップチップ実装されたICの上に固体撮像素子を樹脂で接着する構造で追加基板を必要としない表面実装可能な方式が提案されている(特許文献1参照)。
しかしながら、この方式では、ICの発熱が容易に固体撮像素子に伝わってしまうため、固体撮像装置の電気特性を悪化させる恐れがあった。
そこで、ICの上面にスペーサを貼り付け、その上に固体撮像素子を樹脂で接着する構造とすることにより、ICの発熱が固体撮像素子に伝わるのを抑制する方式が提案されている(特許文献2参照)。
しかしながら、この方式だとシート状の断熱性合成接着剤をあらかじめ準備する必要がある上、それを精度よく接着、硬化させる工程が必要となり、製造のための材料、および工程が増大する恐れがあった。
そこで、セラミック基板、または有機基板の両面にキャビティを設けて固体撮像素子、およびICを、それぞれ収納する方式が提案されている(特許文献3参照)。
米国特許公報US005696031A 特開2004−006564号公報 特開2012−009547号公報
しかしながら、特許文献3に記載の技術においては、固体撮像素子、およびIC間の層に、固体撮像素子、およびICのそれぞれを実装する際の強度確保が必要な上、固体撮像素子、およびICのための配線が集中するため、層を薄くすることが困難であり、その影響でパッケージ厚みを薄くすることができなかった。
また、パッケージ厚みを薄くするため、キャビティに段差を設けて最下面にICを実装後、その上の段に固体撮像素子を収納する方式も提案されているが、ICのサイズを固体撮像素子に比べ著しく小さくしないと実現が困難であり、実用的なサイズのICを実装できなかった。
本技術はこのような状況に鑑みてなされたものであり、特に、有機基板上に設けられるIC、およびチップ部品を封止する樹脂外形サイズおよび厚さを小さくすると共に、放熱効率を高めて、配設される固体撮像素子の温度上昇を抑制することで、熱ノイズによる画質の低減を抑制できるようにするものである。
本技術の一側面の半導体装置は、有機基板上に集積回路およびチップ部品を配設し、前記有機基板上の前記集積回路およびチップ部を封止し、前記有機基板上の前記集積回路が配設される中央部が底面部を形成し、前記有機基板上の周縁部が凸部を形成することで、全体として凹状のモールド成型部を形成し、前記モールド形成部の前記凸部を形成する前記周縁部の上端部よりも低位であって、前記集積回路の上部となる、前記モールド形成部の前記中央部に固体撮像素子を配設する。
前記モールド成型部は、前記集積回路により発生される熱が前記中央部から前記周縁部に伝達できるように接続されるようにすることができる。
前記モールド成型部は、前記集積回路により発生される熱が前記中央部から前記周縁部に伝達できるように、前記中央部と、前記周縁部とが、前記有機基板の中心位置に対して対称となる2カ所で接続されるようにすることができる。
前記モールド成型部は、前記集積回路により発生される熱が前記中央部から前記周縁部に伝達し易く、熱伝導性の高いモールド樹脂により構成されるようにすることができる。
前記モールド樹脂は、フィラ入りエポキシ系熱硬化樹脂、または液晶ポリマを含む構成とすることができる。
前記周縁部の上端部の全体が接着されるようにガラス部をさらに設けるようにさせることができ、前記凹状のモールド成型部、およびガラス部が、前記固体撮像素子を収納するキャビティ構造とすることができる。
前記モールド成型部は、前記底面部を構成する中央部と、前記中央部よりも高い上端部からなる前記周縁部に加えて、前記周縁部に沿って、前記中央部よりも高く、前記周縁部よりも低い段部を設けるようにさせることができ、前記固体撮像素子が、その周縁部が前記段部に接続され、その中央部において、前記モールド成型部と非接触に配設され、前記モールド成型部と、前記固体撮像素子との間に空気層を設けるようにさせることができる。
前記モールド成型部には、前記集積回路と、前記固体撮像素子との間に貫通する空気孔を設けるようにさせることができる。
前記モールド成型部は、前記周縁部の外周部に放熱フィンを設けるようにさせることができる。
前記集積回路は、CSP(Chip Size Package)とすることができ、前記有機基板と半田接続され、さらに、前記チップ部品と共に前記モールド成型部により封止されるようにすることができる。
本技術の一側面の半導体装置の製造方法は、有機基板上に集積回路およびチップ部品を配設する第1の工程と、前記有機基板上の前記集積回路およびチップ部を封止し、前記有機基板上の前記集積回路が配設される中央部が底面部を形成し、前記有機基板上の周縁部が凸部を形成することで、全体として凹状のモールド成型部を形成する第2の工程と、前記モールド形成部の前記凸部を形成する前記周縁部の上端部よりも低位であって、前記集積回路の上部となる、前記モールド形成部の前記中央部に固体撮像素子を配設する第3の工程とを含む。
本技術の一側面においては、集積回路およびチップ部品が、有機基板上に配設され、前記有機基板上の前記集積回路およびチップ部が封止され、前記有機基板上の前記集積回路が配設される中央部により底面部が形成され、前記有機基板上の周縁部により凸部が形成されることで、全体として凹状のモールド成型部が形成され、前記モールド形成部の前記凸部が形成される前記周縁部の上端部よりも低位であって、前記集積回路の上部となる、前記モールド形成部の前記中央部に固体撮像素子が配設される。
本技術の一側面によれば、有機基板上に設けられるIC、およびチップ部品を封止する樹脂外形サイズを小さく、かつ、厚さを薄くすると共に、放熱効率を高めて、配設される固体撮像素子の温度上昇を抑制することで、熱ノイズによる画質の低減を抑制することが可能となる。
本技術を適用した固体撮像装置の第1の実施の形態の外観構成例を示す図である。 図1の固体撮像装置の製造処理を説明するフローチャートである。 図1の固体撮像装置の製造処理を説明する図である。 モールド成型部を説明する図である。 図1の固体撮像装置の集合基板による製造処理を説明する図である。 本技術を適用した固体撮像装置の第1の変形例の外観構成例を示す図である。 本技術を適用した固体撮像装置の第2の変形例の外観構成例を示す図である。 本技術を適用した固体撮像装置の第3の変形例の外観構成例を示す図である。 本技術を適用した固体撮像装置の第4の変形例の外観構成例を示す図である。
以下、発明を実施するための形態(以下、実施の形態という)について説明する。なお、説明は以下の順序で行う。
1. 第1の実施の形態(中央部が凹部となるように周縁部をモールド成型する一例)
2. 第1の変形例(周縁部が2段構造となるようにモールド成型する一例)
3. 第2の変形例(固体撮像素子下に貫通空気孔を設ける一例)
4. 第3の変形例(周縁部に放熱フィンを設ける一例)
5. 第4の変形例(フロントエンドICをCSP化する一例)
<1.第1の実施の形態>
<固体撮像装置の構成例>
図1は、本技術を適用した固体撮像装置の外観構成例を示す図である。図1においては、図中左上部が固体撮像装置の上面図であり、図中左下部が図中左上部におけるAB断面図であり、図中右上部が図中左上部におけるCD断面図である。
図1の固体撮像装置は、一般にイメージセンサなどと呼ばれる、動画や静止画を撮像する撮像機器に組み込まれる部品であり、図示せぬ光学ブロックなどを介して入射する光により、画像を撮像し、撮像した画像を画像データとして出力するものである。
より詳細には、図1の固体撮像装置11は、有機基板21、チップ部品22、フロントエンドIC(Integrated Circuit)23、固体撮像素子24、およびガラス面25から構成されている。
尚、以降の説明においては、有機基板21を最下層とし、ガラス面25を最上層として説明を進めるものする。従って、上下関係は、図1の断面図を基準とするものとし、固体撮像装置11における有機基板21の設けられた方向が下方向であり、ガラス面25が設けられた方向が上方向であるものとする。このため、例えば、ガラス面25は、有機基板21の上に設けられたものであり、逆に、有機基板21は、ガラス面25の下に設けられている。
固体撮像装置11は、最下層に、その両面に微細な配線パターンが施された有機基板21を備えており、この有機基板21上に上述した各種の部位が構成されている。
具体的には、有機基板21上には、AB断面図における左右となる、有機基板21の外周部(周縁部)で示されるように、抵抗、コンデンサ、およびトランジスタを含むチップ部品22が配設されている。また、有機基板21上における中央部には、固体撮像素子24により撮像された画像信号を処理するフロントエンドIC23が配設されている。フロントエンドIC23は、有機基板21上に熱硬化接着剤により本体が接着されると共に、有機基板21上の配線パターンと金線などのワイヤボンディング部23aにより電気的に接続されている。
また、チップ部品22、およびフロントエンドIC23は、有機基板21上に接続された状態で、モールド樹脂により封止される。さらに、モールド樹脂によりモールド成型部26が構成される。このモールド成型部26は、主にフロントエンドIC23を封止している中央部26aと、有機基板21を囲むように、中央部26aより高い土手状の周縁部26bとからなる。より詳細には、モールド成型部26は、周縁部26bが、中央部26aに対して上方向に高く、かつ、有機基板21を囲むように構成されることから、全体として凹状に構成されている。このモールド成型部26の中央部26a上に、固体撮像素子24が配設される。図1の左上部、および右上部で示されるように、モールド成型部26には、固体撮像素子24と有機基板21とを電気的に接続するためのワイヤボンディング部24aを接続するための凹部27が設けられている。この凹部27は、図1の左上部で示されるように、左右方向に伸びる上下に設けられた窪地として形成されている。
さらに、モールド成型部26の周縁部26bの上端部の上には、周縁部26bの上端部外形形状とほぼ同一であり、かつ、周縁部26bの上端部の全体の面積よりもやや小さいサイズのガラス部25が設けられている。モールド成型部26における中央部26aは、中央部26aの上部に固体撮像素子24を配設した上で、ガラス部25を周縁部26bの上端部の上に配設しても、ガラス部25の底面部が、固体撮像素子24の上面部に接しない程度だけ、全体が周縁部26bよりも低い面となるように構成されている。
換言すれば、図1の固体撮像装置11は、有機基板21と、ガラス部25と、それらの間に設けられている、モールド成型部26における周縁部26bにより、モールド成型部26における中央部26aに封止されたフロントエンドIC23、および、そのモールド成型部26の中央部26a上に配設された固体撮像素子24が収納可能なキャビティ構造とされている。
このような構造により、固体撮像装置11が駆動する際に、フロントエンドIC23により発生される熱は、モールド成型部26を構成する放熱性の高い樹脂を介して放熱されることになるので、固体撮像素子24に対する熱ノイズを低減することが可能となる。ここで、モールド成型部26を構成する樹脂としては、例えば、フィラ入りエポキシ系熱硬化樹脂や、液晶ポリマなどの放熱効果の高い樹脂を使用すると共に、表面反射の少ない黒色とすることで、より効果的に放熱することが可能となる。
さらに、チップ部品22は、有機基板21上において、空間効率がよくなるように配置されることで、周縁部26bの外周を小さくすることが可能となり、結果として、固体撮像装置11の全体の大きさを小さくすることが可能となる。
特に、固体撮像素子24が、フロントエンドIC23よりも大きい場合には、チップ部品22をフロントエンドIC23の周辺に近付けるように配設するようにすることで、フロントエンドIC23とチップ部品22とが、全体として固体撮像素子24の下に配設されるようにでき、空間効率を高めることが可能となる。結果として、周縁部26bの外周をさらに小さくすることができ、固体撮像装置11の全体の大きさをさらに小さくすることが可能となる。
また、チップ部品22の中に、高さの高いものがある場合には、モールド成型部26における周縁部26b内に封止されるように、有機基板21上で配設するようにすることで、中央部26aを薄く構成することが可能となり、固体撮像装置11を全体として薄く構成することが可能となる。
<固体撮像装置の製造処理について>
次に、図2のフローチャートを参照して、図1の固体撮像装置11の製造処理について説明する。
ステップS11において、チップ部品22が、有機基板21上の所定の位置に配設される。すなわち、図3の状態Aで示される、両面に配線パターンが設けられた有機基板21上に、図3の状態Bで示されるように、所定のチップ部品22が配設される。尚、図3においては、上段から各処理工程における固体撮像装置11の状態が状態A乃至Gとして示されており、図3中の左部が図1におけるAB断面図であり、右部が図1におけるCD断面図である。また、図3において、状態A乃至Cについては、CD断面の表示が省略されている。
ステップS12において、フロントエンドIC23が、有機基板21上の略中央位置に配設される。すなわち、図3の状態Bで示される、チップ部品22が配設されている、有機基板21上の中央位置に、図3の状態Cで示されるように、フロントエンドIC23の本体が熱硬化接着剤により接着されて配設されると共に、有機基板21上の配線パターンと金線などからなるワイヤボンディング部23aにより電気的に接続される。
ステップS13において、図3の状態Dで示されるように、中央部26aおよび周縁部26bからなるモールド成型部26が成型される。モールド成型部26は、中央部26aが、図4の点線で示される有機基板21の中心位置から対称位置となる、接続部Xにより周縁部26bとして形成される方形の一方の対辺が接続され、他方の対辺については、有機基板21上にモールド樹脂が形成されず、有機基板21が露出する凹部27が設けられる。また、中央部26aは、固体撮像素子24を収納可能なキャビティ構造となる程度に、周縁部26bより低い位置に形成される。ここで、周縁部26bと中央部26aとの平面度は数μm以内となるように構成されている。
尚、以上の一連の処理は、図5で示されるように、複数の固体撮像装置11からなる集合基板において、各固体撮像装置11に対してなされる処理となる。すなわち、ステップS11の処理により、図5の状態A’で示される集合基板を構成する各有機基板21−1乃至21−3に対して、図5の状態B’で示されるように、チップ部品22−1乃至22−3、および22’−1乃至22’−3が配設される。次に、ステップS12の処理により、図5の状態B’で示されるチップ部品22−1乃至22−3、および22’−1乃至22’−3が配設された有機基板21−1乃至21−3上に、図5の状態C’で示されるように、各有機基板21−1乃至21−3のそれぞれの中央部にフロントエンドIC23−1乃至23−3が配設される。そして、ステップS13の処理により、図5の状態C’で示されるように、フロントエンドIC23−1乃至23−3が配設された有機基板21−1乃至21−3に対して、図5の状態D’で示されるように、モールド成型部26−1乃至26−3が形成される。尚、いずれの形状についても、図3で示される状態A乃至Dと同様であるので、その説明は省略するものとする。また、図5においては、3個の固体撮像装置11の製造処理の例について示されているが、それ以外の個数からなる集合基板であってもよいことはいうまでもない。さらに、図5においては、図1におけるAB断面図のみが、状態A’乃至E’として示されている。
ステップS14において、図5の状態D’で示される、集合基板からなる複数の固体撮像装置11が、例えば、ダイジングなどにより、図5の状態E’で示されるように分離される。このように分離されることで、図3の状態Dで示されるように、モールド成型部26が形成された状態で、かつ、個別に分割された状態となる。尚、以上においては、集合基板に対して処理がなされる場合について説明してきたが、当然のことながら、個別に製造するようにしてもよい。従って、個別に製造する場合、ステップS14の処理はスキップされることになる。
ステップS15において、図3の状態Dで示されるように、モールド成型部26が形成された中央部26a上に、図3の状態Eで示されるように、固体撮像素子24が熱硬化接着剤によりダイボンドされて配設される。
ステップS16において、図3の状態Fで示されるように、固体撮像素子24は、凹部27により露出した有機基板21上の配線パターンと、金線などによりワイヤボンディング部24aが構成されて、有機基板21と電気的に接続される。
ステップS17において、図3の状態Gで示されるように、ガラス部25が、モールド成型部26の周縁部26bの上端部に塗布された紫外線硬化樹脂、または熱硬化樹脂などにより位置決めされて接着された後、段階的に熱または紫外線を加えて、キュアすることにより硬化させて、ガラス部25をモールド成型部26の周縁部26bに接着させる。この処理により、固体撮像素子24が、モールド成型部26により構成された、キャビティ構造となった空間に収納された状態となる。
以上の処理により製造された固体撮像装置11においては、固体撮像装置11が駆動する際、熱源となるフロントエンドIC23により発生された熱が、熱伝導性の高いモールド樹脂からなるモールド成型部26の中央部26aから周縁部26bに効率よく伝達されることにより、放熱効率が向上する。結果として、固体撮像素子24の熱ノイズを低減させることが可能となる。
また、モールド成型部26により形成された部位の形状は、複雑な形状であったとしても、成形が容易であると共に、モールド樹脂そのものが安価であるため、安価で、かつ、容易に放熱効率の良い、熱ノイズにより影響が低減されている固体撮像装置を実現することが可能となる。
<2.変形例1>
以上においては、モールド成型部26の中央部26a上に直接ダイボンドすることで固体撮像素子24を配設する例について説明してきたが、図6で示されるように、中央部26aの周縁部が2段構造となるような段部41を設けるようにしてモールド成型部26を形成し、固体撮像素子24については、その段部41により形成される上端部のみにダイボンドすることにより、空気層42が構成されるような構造にしてもよい。
このような構造により、熱源であるフロントエンドIC23の上に設けられたモールド成型部26の中央部26aと、固体撮像素子24との接触部位を小さくすることができるので、フロントエンドIC23からの熱が固体撮像素子24に、伝わり難くなり、固体撮像素子24の熱ノイズをより低減させることが可能となる。
<3.変形例2>
また、図7で示されるように、モールド成型部26の中央部26aと周縁部26bとを貫通するように、空気孔51が構成されるような構造にしてもよい。
このような構造により、熱源であるフロントエンドIC23の上に設けられたモールド成型部26の中央部26aから伝わる熱が空気孔51の空気により冷却されることになるので、フロントエンドIC23からの熱が固体撮像素子24に、伝わり難くなり、固体撮像素子24の熱ノイズをより低減させることが可能となる。
<4.変形例3>
さらに、図8で示されるように、モールド成型部26の周縁部26bの側面部に、放熱用のフィン61が構成されるような構造にしてもよい。
このような構造により、フィン61によりモールド成型部26の表面積が実質的に大きくなるので、熱源であるフロントエンドIC23の上に設けられたモールド成型部26に伝達されるフロントエンドIC23からの熱が、効率よく放熱されるので、固体撮像素子24に、熱が伝わり難くなり、固体撮像素子24の熱ノイズをより低減させることが可能となる。
<5.変形例4>
また、図9で示されるように、通常のフロントエンドIC23に代えて、ウェハレベルCSP(Chip Size Package)からなるフロントエンドIC71を設け、フロントエンドIC71を有機基板21の配線パターンに直接半田接続する構成としても良い。
このような構造により、熱源であるフロントエンドIC71からの熱を効率よく有機基板21に放熱させることが可能となるので、固体撮像素子24に熱が伝わり難くなり、固体撮像素子24の熱ノイズをより低減させることが可能となる。
以上の如く、本技術によれば、いずれにおいても、熱源となるフロントエンドICにより発せられた熱を効率よく、放熱することが可能となるので、固体撮像素子24の熱ノイズを低減させることが可能となる。
尚、上述のフローチャートで説明した各ステップは、1つの装置で実行する他、複数の装置で分担して実行することができる。
さらに、1つのステップに複数の処理が含まれる場合には、その1つのステップに含まれる複数の処理は、1つの装置で実行する他、複数の装置で分担して実行することができる。
尚、本技術は、以下のような構成も取ることができる。
(1) 有機基板上に集積回路およびチップ部品を配設し、
前記有機基板上の前記集積回路およびチップ部を封止し、前記有機基板上の前記集積回路が配設される中央部が底面部を形成し、前記有機基板上の周縁部が凸部を形成することで、全体として凹状のモールド成型部を形成し、
前記モールド形成部の前記凸部を形成する前記周縁部の上端部よりも低位であって、前記集積回路の上部となる、前記モールド形成部の前記中央部に固体撮像素子を配設する
半導体装置。
(2) 前記モールド成型部は、前記集積回路により発生される熱が前記中央部から前記周縁部に伝達できるように接続される
(1)に記載の半導体装置。
(3) 前記モールド成型部は、前記集積回路により発生される熱が前記中央部から前記周縁部に伝達できるように、前記中央部と、前記周縁部とが、前記有機基板の中心位置に対して対称となる2カ所で接続されている
(2)に記載の半導体装置。
(4) 前記モールド成型部は、前記集積回路により発生される熱が前記中央部から前記周縁部に伝達し易く、熱伝導性の高いモールド樹脂により構成される
(1)に記載の半導体装置。
(5) 前記モールド樹脂は、フィラ入りエポキシ系熱硬化樹脂、または液晶ポリマを含む
(4)に記載の半導体装置。
(6) 前記周縁部の上端部の全体が接着されるようにガラス部をさらに備え、
前記凹状のモールド成型部、およびガラス部は、前記固体撮像素子を収納するキャビティ構造である
(1)に記載の半導体装置。
(7) 前記モールド成型部は、前記底面部を構成する中央部と、前記中央部よりも高い上端部からなる前記周縁部に加えて、前記周縁部に沿って、前記中央部よりも高く、前記周縁部よりも低い段部を備え、
前記固体撮像素子は、その周縁部が前記段部に接続され、その中央部において、前記モールド成型部と非接触に配設され、前記モールド成型部と、前記固体撮像素子との間に空気層を備える
(1)に記載の半導体装置。
(8) 前記モールド成型部は、前記集積回路と、前記固体撮像素子との間に貫通する空気孔を備える
(1)に記載の半導体装置。
(9) 前記モールド成型部は、前記周縁部の外周部に放熱フィンを備える
(1)に記載の半導体装置。
(10) 前記集積回路は、CSP(Chip Size Package)であり、前記有機基板と半田接続され、さらに、前記チップ部品と共に前記モールド成型部により封止される
(1)に記載の半導体装置。
(11) 有機基板上に集積回路およびチップ部品を配設する第1の工程と、
前記有機基板上の前記集積回路およびチップ部を封止し、前記有機基板上の前記集積回路が配設される中央部が底面部を形成し、前記有機基板上の周縁部が凸部を形成することで、全体として凹状のモールド成型部を形成する第2の工程と、
前記モールド形成部の前記凸部を形成する前記周縁部の上端部よりも低位であって、前記集積回路の上部となる、前記モールド形成部の前記中央部に固体撮像素子を配設する第3の工程と
を含む半導体装置の製造方法。
11 固体撮像装置, 21,21−1乃至21−3 有機基板, 22,22−1,22−3 チップ部品, 23 フロントエンドIC, 23a ワイヤボンディング, 24 固体撮像素子, 24a ワイヤボンディング, 25 ガラス部, 26 モールド成型部, 26a 中央部, 26b 周縁部, 27 凹部, 41 段部, 42 空気層, 51 空気孔, 61 フィン, 71 フロントエンドIC

Claims (11)

  1. 有機基板上に集積回路およびチップ部品を配設し、
    前記有機基板上の前記集積回路およびチップ部を封止し、前記有機基板上の前記集積回路が配設される中央部が底面部を形成し、前記有機基板上の周縁部が凸部を形成することで、全体として凹状のモールド成型部を形成し、
    前記モールド形成部の前記凸部を形成する前記周縁部の上端部よりも低位であって、前記集積回路の上部となる、前記モールド形成部の前記中央部に固体撮像素子を配設する
    半導体装置。
  2. 前記モールド成型部は、前記集積回路により発生される熱が前記中央部から前記周縁部に伝達できるように接続される
    請求項1に記載の半導体装置。
  3. 前記モールド成型部は、前記集積回路により発生される熱が前記中央部から前記周縁部に伝達できるように、前記中央部と、前記周縁部とが、前記有機基板の中心位置に対して対称となる2カ所で接続されている
    請求項2に記載の半導体装置。
  4. 前記モールド成型部は、前記集積回路により発生される熱が前記中央部から前記周縁部に伝達し易く、熱伝導性の高いモールド樹脂により構成される
    請求項1に記載の半導体装置。
  5. 前記モールド樹脂は、フィラ入りエポキシ系熱硬化樹脂、または液晶ポリマを含む
    請求項4に記載の半導体装置。
  6. 前記周縁部の上端部の全体が接着されるようにガラス部をさらに備え、
    前記凹状のモールド成型部、およびガラス部は、前記固体撮像素子を収納するキャビティ構造である
    請求項1に記載の半導体装置。
  7. 前記モールド成型部は、前記底面部を構成する中央部と、前記中央部よりも高い上端部からなる前記周縁部に加えて、前記周縁部に沿って、前記中央部よりも高く、前記周縁部よりも低い段部を備え、
    前記固体撮像素子は、その周縁部が前記段部に接続され、その中央部において、前記モールド成型部と非接触に配設され、前記モールド成型部と、前記固体撮像素子との間に空気層を備える
    請求項1に記載の半導体装置。
  8. 前記モールド成型部は、前記集積回路と、前記固体撮像素子との間に貫通する空気孔を備える
    請求項1に記載の半導体装置。
  9. 前記モールド成型部は、前記周縁部の外周部に放熱フィンを備える
    請求項1に記載の半導体装置。
  10. 前記集積回路は、CSP(Chip Size Package)であり、前記有機基板と半田接続され、さらに、前記チップ部品と共に前記モールド成型部により封止される
    請求項1に記載の半導体装置。
  11. 有機基板上に集積回路およびチップ部品を配設する第1の工程と、
    前記有機基板上の前記集積回路およびチップ部を封止し、前記有機基板上の前記集積回路が配設される中央部が底面部を形成し、前記有機基板上の周縁部が凸部を形成することで、全体として凹状のモールド成型部を形成する第2の工程と、
    前記モールド形成部の前記凸部を形成する前記周縁部の上端部よりも低位であって、前記集積回路の上部となる、前記モールド形成部の前記中央部に固体撮像素子を配設する第3の工程と
    を含む半導体装置の製造方法。
JP2013006533A 2013-01-17 2013-01-17 半導体装置および半導体装置の製造方法 Pending JP2014138119A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013006533A JP2014138119A (ja) 2013-01-17 2013-01-17 半導体装置および半導体装置の製造方法
US14/151,028 US9166070B2 (en) 2013-01-17 2014-01-09 Semiconductor device and method of manufacturing semiconductor device
CN201710753668.7A CN107579086B (zh) 2013-01-17 2014-01-10 半导体器件和半导体器件的制造方法
CN201410012589.7A CN103943613B (zh) 2013-01-17 2014-01-10 半导体器件和半导体器件的制造方法
US14/850,058 US10388683B2 (en) 2013-01-17 2015-09-10 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013006533A JP2014138119A (ja) 2013-01-17 2013-01-17 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014138119A true JP2014138119A (ja) 2014-07-28

Family

ID=51164545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013006533A Pending JP2014138119A (ja) 2013-01-17 2013-01-17 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (2) US9166070B2 (ja)
JP (1) JP2014138119A (ja)
CN (2) CN103943613B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203923A1 (ja) * 2015-06-18 2016-12-22 ソニー株式会社 モジュール、モジュールの製造方法、及び、電子機器
WO2017122449A1 (ja) * 2016-01-15 2017-07-20 ソニー株式会社 半導体装置および撮像装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021014731A1 (ja) * 2019-07-23 2021-01-28

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
US6521881B2 (en) * 2001-04-16 2003-02-18 Kingpak Technology Inc. Stacked structure of an image sensor and method for manufacturing the same
KR100877159B1 (ko) * 2001-11-30 2009-01-07 파나소닉 주식회사 고체 촬상 장치 및 그 제조 방법
JP4036694B2 (ja) 2002-03-28 2008-01-23 シャープ株式会社 積層型半導体装置
US6713857B1 (en) * 2002-12-05 2004-03-30 Ultra Tera Corporation Low profile stacked multi-chip semiconductor package with chip carrier having opening and fabrication method of the semiconductor package
KR100541650B1 (ko) * 2003-08-12 2006-01-10 삼성전자주식회사 고체 촬상용 반도체 장치 및 그 제조방법
JP4405208B2 (ja) * 2003-08-25 2010-01-27 株式会社ルネサステクノロジ 固体撮像装置の製造方法
US7872686B2 (en) * 2004-02-20 2011-01-18 Flextronics International Usa, Inc. Integrated lens and chip assembly for a digital camera
JP2006269784A (ja) * 2005-03-24 2006-10-05 Konica Minolta Opto Inc 撮像装置
JP2008092417A (ja) * 2006-10-04 2008-04-17 Matsushita Electric Ind Co Ltd 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
US20090045476A1 (en) * 2007-08-16 2009-02-19 Kingpak Technology Inc. Image sensor package and method for forming the same
JP2009239258A (ja) * 2008-03-05 2009-10-15 Panasonic Corp 光学デバイス及びその製造方法
US20090265028A1 (en) * 2008-04-21 2009-10-22 International Business Machines Corporation Organic Substrate with Asymmetric Thickness for Warp Mitigation
JP5487842B2 (ja) * 2009-06-23 2014-05-14 ソニー株式会社 固体撮像装置
JP5550380B2 (ja) * 2010-02-25 2014-07-16 キヤノン株式会社 固体撮像装置及び撮像装置
JP2012009547A (ja) * 2010-06-23 2012-01-12 Sony Corp 固体撮像装置、電子機器
CN102447035B (zh) * 2010-10-06 2015-03-25 赛恩倍吉科技顾问(深圳)有限公司 发光二极管、制造该发光二极管的模具及方法
US9153530B2 (en) * 2011-06-16 2015-10-06 Broadcom Corporation Thermal enhanced high density flip chip package

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203923A1 (ja) * 2015-06-18 2016-12-22 ソニー株式会社 モジュール、モジュールの製造方法、及び、電子機器
US11417693B2 (en) 2015-06-18 2022-08-16 Sony Corporation Module, method for manufacturing module, and electronic device
WO2017122449A1 (ja) * 2016-01-15 2017-07-20 ソニー株式会社 半導体装置および撮像装置
JPWO2017122449A1 (ja) * 2016-01-15 2018-11-08 ソニー株式会社 半導体装置および撮像装置
US11024757B2 (en) 2016-01-15 2021-06-01 Sony Corporation Semiconductor device and imaging apparatus
US11728447B2 (en) 2016-01-15 2023-08-15 Sony Group Corporation Semiconductor device and imaging apparatus

Also Published As

Publication number Publication date
CN103943613B (zh) 2017-09-29
US20140197506A1 (en) 2014-07-17
CN107579086B (zh) 2020-12-18
CN103943613A (zh) 2014-07-23
US10388683B2 (en) 2019-08-20
CN107579086A (zh) 2018-01-12
US9166070B2 (en) 2015-10-20
US20150380452A1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
JP5746919B2 (ja) 半導体パッケージ
TWI540709B (zh) 光電封裝體及其製造方法
US10312173B2 (en) Packaged semiconductor components having substantially rigid support members and methods of packaging semiconductor components
US9585287B2 (en) Electronic component, electronic apparatus, and method for manufacturing the electronic component
US20120273908A1 (en) Stacked sensor packaging structure and method
TWI764172B (zh) 封裝結構及其製造方法
US10566369B2 (en) Image sensor with processor package
KR20140028700A (ko) 반도체 패키지
JP6939561B2 (ja) 撮像素子パッケージ、撮像装置及び撮像素子パッケージの製造方法
JP2007317719A (ja) 撮像装置及びその製造方法
JP7449920B2 (ja) 半導体装置
JP2007165386A (ja) 固体撮像装置及びその製造方法、並びにカメラモジュール
JP2014138119A (ja) 半導体装置および半導体装置の製造方法
JP2011097294A (ja) 撮像装置および撮像装置の製造方法
TWI509756B (zh) 薄膜覆晶封裝結構
TWM470285U (zh) 影像擷取模組及其影像感測單元
JP2008047665A (ja) 固体撮像装置の製造方法、及び固体撮像装置
WO2017134972A1 (ja) 撮像素子パッケージ及び撮像装置
TWI564610B (zh) 攝像模組及其製造方法
JP4730135B2 (ja) 画像センサパッケージ
JP2008172092A (ja) 半導体装置
US20210175135A1 (en) Semiconductor package structures and methods of manufacturing the same
JP2009105459A (ja) 光デバイス、光モジュール及び電子機器
TWI462280B (zh) 晶圓級影像模組結構
TWI527176B (zh) 基板連接式模組結構