JPWO2017122449A1 - 半導体装置および撮像装置 - Google Patents

半導体装置および撮像装置 Download PDF

Info

Publication number
JPWO2017122449A1
JPWO2017122449A1 JP2017561538A JP2017561538A JPWO2017122449A1 JP WO2017122449 A1 JPWO2017122449 A1 JP WO2017122449A1 JP 2017561538 A JP2017561538 A JP 2017561538A JP 2017561538 A JP2017561538 A JP 2017561538A JP WO2017122449 A1 JPWO2017122449 A1 JP WO2017122449A1
Authority
JP
Japan
Prior art keywords
wiring
substrate
package
image sensor
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017561538A
Other languages
English (en)
Other versions
JP6939568B2 (ja
Inventor
村井　誠
誠 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2017122449A1 publication Critical patent/JPWO2017122449A1/ja
Application granted granted Critical
Publication of JP6939568B2 publication Critical patent/JP6939568B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

半導体チップが実装された半導体装置において、半導体チップへの熱伝導の影響を軽減しながら半導体装置を小型化する。半導体装置において、第１のパッケージは、信号を出力する半導体チップとこの半導体チップに電気的に接続される第１の配線とが配置される第１の基板を備える。第２のパッケージは、出力された信号を処理する処理回路とこの処理回路に電気的に接続される第２の配線と処理回路を封止する封止材とが配置される第２の基板を備えて半導体チップと封止材とが対向して非接触に配置される。接続部は、第１の配線および第２の配線を電気的に接続する。

Description

本技術は、半導体装置および撮像装置に関する。詳しくは、半導体チップが実装された半導体装置および撮像装置に関する。
従来、複数の半導体チップを接合して積層し、小型化を図った半導体装置が使用されている。具体的には、撮像装置において、光電変換素子を有する画素が２次元格子状に配置されて構成された撮像素子チップと、この撮像素子チップから出力された画像信号を処理する画像処理チップとが、ぞれぞれの製造プロセスに基づいて個別に製造される。その後、これらを接合して積層することにより、小型化された撮像装置が使用されている。例えば、これらの半導体チップ同士を接着剤により接合して積層するシステムが提案されている（例えば、特許文献１参照。）。
特開２０１０−２４５５０６号公報
上述の従来技術では、半導体チップ同士を接合するためこれらが熱的に結合し、半導体チップへの熱伝導の影響を受けやすいという問題がある。すなわち、発熱量の大きな半導体チップで発生した熱により、他方の半導体チップの温度が上昇し、性能の劣化を招くという問題がある。上述の撮像装置においては、高速に動作するとともに集積度が比較的高い画像処理チップは、発熱量が大きい。一方、光電変換素子を有する撮像素子チップは、温度の上昇に伴って熱雑音が増加するという性質がある。このように、上述の撮像装置においては、これらの半導体チップが接合されているため、画像処理チップからの熱伝導により撮像素子チップの温度が上昇し、熱雑音が増加して信号対ノイズ比（Ｓ／Ｎ比）が低下することとなる。
本技術はこのような状況に鑑みて生み出されたものであり、半導体チップが実装された半導体装置において、半導体チップへの熱伝導の影響を軽減しながら半導体装置を小型化することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、信号を出力する半導体チップと当該半導体チップに電気的に接続される第１の配線とが配置される第１の基板を備える第１のパッケージと、上記出力された信号を処理する処理回路と当該処理回路に電気的に接続される第２の配線と上記処理回路を封止する封止材とが配置される第２の基板を備えて上記半導体チップと上記封止材とが対向して非接触に配置される第２のパッケージと、上記第１の配線および上記第２の配線を電気的に接続する接続部とを具備する半導体装置である。これにより、半導体チップと封止材とが対向して非接触に配置されるという作用をもたらす。処理回路と半導体チップとの間における熱伝導の阻害が想定される。
また、この第１の側面において、上記接続部は、半田により構成されてもよい。これにより、第１の配線および第２の配線が半田により接続されるという作用をもたらす。
また、この第１の側面において、上記接続部は、上記第１の基板および上記第２の基板の間隔を規定するためのスペーサを備えてもよい。これにより、第１の基板および第２の基板の間隔が規定されるという作用をもたらす。
また、この第１の側面において、上記第２の配線と電気的に接続されて上記半田とは異なる温度により半田付けが行われる第２の半田により構成される第２の接続部をさらに具備してもよい。これにより、接続部および第２の接続部は、半田付け温度が異なる半田によりそれぞれ構成されるという作用をもたらす。
また、この第１の側面において、上記第２のパッケージは、上記第２の配線に電気的に接続される導電性部材が上記封止材に形成された開口部にさらに配置される上記第２の基板を備え、上記接続部は、上記導電性部材を介して上記第１の配線および上記第２の配線を電気的に接続してもよい。これにより、封止材の開口部に配置された導電性部材を介して第１の配線および第２の配線が接続されるという作用をもたらす。
また、本技術の第２の側面は、照射された光に応じた信号を出力する撮像素子と当該撮像素子に電気的に接続される第１の配線とが配置される第１の基板を備える第１のパッケージと、上記出力された信号を処理する処理回路と当該処理回路に電気的に接続される第２の配線と上記処理回路を封止する封止材とが配置される第２の基板を備えて上記撮像素子と上記封止材とが対向して非接触に配置される第２のパッケージと、上記第１の配線および上記第２の配線を電気的に接続する接続部とを具備する撮像装置である。これにより、撮像素子と封止材とが対向して非接触に配置されるという作用をもたらす。
また、この第２の側面において、上記第１のパッケージは、ガラスにより構成される上記第１の基板を備えてもよい。これにより、第１の基板がガラスにより構成されるという作用をもたらす。
また、この第２の側面において、上記第１のパッケージは、上記第１の基板を透過して照射された光に応じた信号を出力する上記撮像素子が配置される上記第１の基板を備えてもよい。これにより、第１の基板を介して撮像素子に光が照射されるという作用をもたらす。
また、この第２の側面において、上記第１の基板を介して光学画像を上記撮像素子に結像するレンズモジュールをさらに具備してもよい。これにより、レンズモジュールが撮像素子に配置されるという作用をもたらす。
本技術によれば、半導体チップが実装された半導体装置において、半導体チップへの熱伝導の影響を軽減しながら半導体装置を小型化するという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術の第１の実施の形態における撮像装置１０の構成例を示す図である。 本技術の第１の実施の形態における撮像素子パッケージ１００の製造工程の一例を示す図である。 本技術の第１の実施の形態における画像処理パッケージ２００の製造工程の一例を示す図である。 本技術の第１の実施の形態における画像処理パッケージ２００の製造工程の一例を示す図である。 本技術の第１の実施の形態における撮像装置１０の製造工程の一例を示す図である。 本技術の第２の実施の形態における撮像装置１０の構成例を示す図である。 本技術の第３の実施の形態における撮像装置１０の構成例を示す図である。 本技術の第４の実施の形態における撮像装置１０の構成例を示す図である。 本技術の第５の実施の形態における撮像装置１０の構成例を示す図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（ビアプラグを使用する場合の例）
２．第２の実施の形態（ビアプラグを省略した場合の例）
３．第３の実施の形態（スペーサを有する第１の接続部を使用する場合の例）
４．第４の実施の形態（撮像素子基板に設けた凹部に撮像素子を配置する場合の例）
５．第５の実施の形態（レンズモジュールを搭載した撮像装置の例）
＜１．第１の実施の形態＞
［半導体装置の構成］
図１は、本技術の第１の実施の形態における撮像装置１０の構成例を示す図である。同図は、カメラ等に使用する撮像装置の構成を表した断面図である。この撮像装置１０は、撮像素子パッケージ１００と、画像処理パッケージ２００と、第１の接続部３００と、第２の接続部４００とを備える。
撮像素子パッケージ１００は、撮像素子を有するパッケージである。この撮像素子パッケージ１００は、撮像素子基板１１０と、第１の配線１２０と、バンプ１３０と、撮像素子１４０と、接着剤１５０と、保護膜１６０とを備える。なお、撮像素子パッケージ１００は、請求の範囲に記載の第１のパッケージの一例である。
撮像素子１４０は、照射された光を電気信号に変換する光電変換素子を有する画素が２次元格子状に配置されて構成された半導体チップである。この撮像素子１４０は、照射された光に応じた信号である画像信号を出力する。また、同図の撮像素子１４０には、撮像素子基板１１０を介して光が照射される。このため、撮像素子１４０は画素が配置された面である受光面を撮像素子基板１１０に向けて配置され、撮像素子基板１１０には透過性を有する基板が使用される。
バンプ１３０は、撮像素子１４０および第１の配線１２０を電気的に接続するものである。このバンプ１３０は、例えば、撮像素子１４０上に柱状に形成された銅（Ｃｕ）等の金属や半田により構成することができる。具体的には、めっきにより形成された柱状の銅（Ｃｕ）およびニッケル（Ｎｉ）等の表面に半田の皮膜を形成したバンプまたは金ワイヤーにより形成されたスタッドバンプを使用することができる。
撮像素子基板１１０は、撮像素子１４０等が実装される基板である。この撮像素子基板１１０は、透明な基材、例えば、ガラスにより構成される。また、この撮像素子基板１１０として撮像素子１４０と熱膨張係数が略等しいガラス、例えば、パイレックス（登録商標）を使用することにより、温度変化に伴って発生する応力を軽減すことができる。なお、撮像素子基板１１０は、請求の範囲に記載の第１の基板の一例である。
第１の配線１２０は、撮像素子１４０と電気的に接続されて撮像素子１４０からの電気信号を伝達する配線である。同図における第１の配線１２０は、バンプ１３０を介して撮像素子１４０と電気的に接続される。この第１の配線１２０は、銅（Ｃｕ）等の金属の膜により構成することができる。また、第１の配線１２０には、後述する保護膜１６０の開口部に半田付け性の向上および半田付け面における過剰な合金層の形成の防止を目的とする皮膜を形成することができる。この皮膜は、例えば、順に積層されたニッケル（Ｎｉ）および金（Ａｕ）により構成することができる。なお、ストレス緩和層（不図示）を第１の配線１２０と撮像素子基板１１０との間に配置することもできる。第１の配線１２０および撮像素子基板１１０の熱膨張係数の違いに起因する第１の配線１２０の剥離や撮像素子基板１１０におけるクラックの発生を防止するためである。
接着剤１５０は、撮像素子１４０を撮像素子基板１１０に固着するものである。この接着剤１５０は、撮像素子１４０の周縁部に配置され、撮像素子１４０を固定することにより、バンプ１３０による撮像素子１４０および第１の配線１２０の接続を補強する。また、撮像素子基板１１０とともに撮像素子１４０の受光面を気密封止する。この接着剤１５０には、例えば、エポキシ接着剤を使用することができる。
保護膜１６０は、第１の配線１２０を保護する膜である。この保護膜１６０には、例えば、ソルダーレジストにより構成された膜を使用することができる。また、上述のストレス緩和層を配置する場合には、ストレス緩和層と同じ材料の保護膜１６０を使用する。両者の熱膨張係数の違いによる保護膜１６０等の剥離を防止するためである。なお、保護膜１６０には、後述する第１の接続部３００と第１の配線１２０とが接続される部分に開口部が形成される。
画像処理パッケージ２００は、撮像素子１４０から出力された画像信号を処理する処理回路を有するパッケージである。この画像処理パッケージ２００は、画像処理基板２１０と、第２の配線２２０と、バンプ２３０と、画像処理チップ２４０と、保護膜２６０と、封止材２７０と、ビアプラグ２８０とを備える。なお、画像処理パッケージ２００は、請求の範囲に記載の第２のパッケージの一例である。
画像処理チップ２４０は、撮像素子１４０が出力した画像信号を処理するものである。この画像処理チップ２４０は、撮像素子１４０を制御するための制御信号の出力と、撮像素子１４０から出力された画像信号の処理とを行う。画像信号の処理には、例えば、撮像素子１４０により出力されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換が該当する。なお、画像処理チップ２４０は、請求の範囲に記載の処理回路の一例である。
バンプ２３０は、画像処理チップ２４０および第２の配線２２０を電気的に接続するものである。このバンプ２３０は、バンプ１３０と同様の構成にすることができる。なお、同図の画像処理パッケージ２００は、画像処理チップ２４０をフリップチップ実装した場合の例を表したものであるが、画像処理チップ２４０をワイヤボンディングにより実装することもできる。この場合には、バンプ２３０の代わりにボンディングワイヤを使用して画像処理チップ２４０と第２の配線２２０とを接続する。
画像処理基板２１０は、撮像素子１４０を駆動するための画像処理チップ２４０等の電子回路が実装される基板である。この電子回路は、画像処理チップ２４０と抵抗およびキャパシタ等の受動部品（不図示）とにより構成される電子回路である。画像処理基板２１０は、例えば、ガラス含有エポキシ樹脂により形成された基板を使用することができる。この際、撮像素子基板１１０の熱膨張係数と略等しい熱膨張係数の基板を使用すると好適である。後述する第１の接続部３００への応力の集中を防止し、接続の信頼性を向上させることができるためである。また、この画像処理基板２１０として撮像素子基板１１０と同じ基材であるガラスを使用することもできる。なお、同図の画像処理基板２１０は、両面に第２の配線２２０が配置された構成であるが、これに限定されるものではなく、絶縁層と配線層が積層された多層板を使用することもできる。なお、画像処理基板２１０は、請求の範囲に記載の第２の基板の一例である。
第２の配線２２０は、画像処理チップ２４０と電気的に接続されて画像処理チップ２４０に電気信号を伝達する配線である。この第２の配線２２０には、第１の配線１２０と同様に銅（Ｃｕ）等の金属の膜により構成された配線を使用することができる。また、この第２の配線２２０は、画像処理基板２１０の両面に形成される。なお、画像処理基板２１０の表面および裏面に配置された第２の配線２２０は、スルーホール（不図示）等により相互に接続することができる。
保護膜２６０は、第２の配線２２０を保護する膜である。この保護膜２６０には、保護膜１６０と同様に、ソルダーレジストにより構成された膜を使用することができる。また、保護膜２６０は、画像処理基板２１０の両面に配置される。さらに、この保護膜２６０は、後述するビアプラグ２８０が配置される部分と第２の接続部４００が配置される部分とに開口部が形成されている。
封止材２７０は、画像処理チップ２４０等の画像処理基板２１０に実装された電子部品を封止するものである。この封止材２７０には、例えば、フィラーを含有するエポキシ樹脂をモールド成型することにより形成された封止材を使用することができる。また、封止材２７０には、後述するビアプラグ２８０が配置される部分に開口部が形成されている。
ビアプラグ２８０は、封止材２７０に形成された開口部に配置されて第２の配線２２０に電気的に接続されるものである。このビアプラグ２８０は、例えば、封止材２７０に形成された開口部に充填された半田により構成することができる。同図のビアプラグ２８０は、保護膜２６０および封止材２７０に形成された開口部に配置される。なお、ビアプラグ２８０は、請求の範囲に記載の導電性部材の一例である。
第１の接続部３００は、第１の配線１２０および第２の配線２２０を電気的に接続するものである。同図の第１の接続部３００は、ビアプラグ２８０を介して第１の配線１２０および第２の配線２２０を電気的に接続する。この第１の接続部３００により、撮像素子パッケージ１００が画像処理パッケージ２００に固定される。この際、撮像素子１４０と封止材２７０とが対向し、互いに非接触となるように配置されて、両者が固定される。第１の接続部３００として、例えば、球状に形成された半田を使用することができる。この第１の接続部３００は、撮像素子パッケージ１００および画像処理パッケージ２００の間に複数配置される。なお、第１の接続部３００は、請求の範囲に記載の接続部の一例である。
第２の接続部４００は、第２の配線２２０に電気的に接続されて撮像装置１０の外部の回路、例えば、カメラにおけるメイン基板に実装された電気回路との間で電気信号のやり取りを行うものである。この第２の接続部４００は、画像処理チップ２４０により処理された画像信号の外部回路への出力や撮像装置１０において消費される電源の外部回路からの供給等に使用される。第１の接続部３００と同様に、この第２の接続部４００として、球状に形成された半田を使用することができる。また、この第２の接続部４００は、保護膜２６０に形成された開口部において第２の配線２２０と接続される。
撮像素子１４０により出力された画像信号は、バンプ１３０、第１の配線１２０、第１の接続部３００、ビアプラグ２８０、第２の配線２２０およびバンプ２３０を順に経由して画像処理チップ２４０に入力される。また、画像処理チップ２４０により処理された画像信号は、バンプ２３０、第２の配線２２０および第２の接続部４００を順に経由して撮像装置１０の外部に出力される。
近年における４Ｋ画像等の高解像度化に伴い、撮像素子１４０が有する画素数が増加し、画像処理チップ２４０における処理時間の短縮が必要になっている。このため、高速に動作する画像処理チップ２４０を使用して、撮像装置１０における単位時間当たりの画像信号の処理能力の向上が図られている。このような画像処理チップ２４０は、消費電力が大きく、温度上昇も大きい。一方、撮像素子１４０の光電変換素子は、高温環境下において信号対ノイズ比（Ｓ／Ｎ比）が低下する等性能が劣化するという性質がある。画像処理チップ２４０において発生した熱の影響による撮像素子１４０の性能の低下を防止するため、熱の伝導を低減する必要がある。このため、同図の撮像装置１０では、撮像素子１４０と封止材２７０とを非接触に配置し、撮像素子１４０と封止材２７０との間に空隙６００を設ける。これにより、熱伝導の経路を第１の接続部３００のみに限定して撮像素子１４０と画像処理チップ２４０との間の熱の伝導を阻害する。また、空隙６００に発生する対流による撮像素子１４０等の冷却が可能となり、撮像素子１４０の温度の上昇を低減することができる。また、撮像素子基板１１０に熱伝導率が低いガラス基板を使用することにより、撮像素子１４０に伝導する熱をさらに低減することができる。これらにより、画像処理チップ２４０において発生した熱の影響による撮像素子１４０の性能の低下を防止することができる。
また、撮像素子１４０と画像処理チップ２４０とが対向する位置に近接して配置され、これらの近傍に配置された第１の接続部３００により信号の伝達が行われるため、撮像装置１０を小型化することができる。例えば、撮像素子１４０の厚みおよびバンプ１３０の高さをそれぞれ０．１２ｍｍおよび０．０３ｍｍと想定した場合、これらの合計は、０．１５ｍｍになる。これに対し、直径が０．２ｍｍの第１の接続部３００を配置することにより、撮像素子１４０および封止材２７０の間隔は、約０．０５ｍｍの幅にすることができる。この場合、第１の接続部３００の配置のピッチは、０．４ｍｍにすることができる。さらに、同図に表したように、第１の接続部３００を撮像素子１４０および画像処理チップ２４０の近傍に隣接して配置する。これらにより、撮像素子１４０および画像処理チップ２４０を平面に配置して１つのパッケージに実装する場合と比較して、撮像装置１０を小型化することができる。また、撮像素子１４０と画像処理チップ２４０との間における信号の伝達経路を短くすることができ、高い周波数の信号の伝達が可能になる。このため、画像処理チップの処理速度を向上させることができる。
また、同図の撮像装置１０は、撮像素子パッケージ１００および画像処理パッケージ２００を第１の接続部３００により接続する前に、これらのパッケージにおいて電気的および光学的な試験を行うことができる。これにより、撮像装置１０の歩留まりを向上させることができる。
撮像素子１４０および画像処理チップ２４０を異なるプロセスにより製造することが可能なため、それぞれの半導体チップに最適なプロセスを選択することができる。例えば、画像処理チップ２４０は、主にデジタル回路により構成され、回路規模が大きいとともに高速動作が要求される。このため、微細化されたＣＭＯＳ（Complementary Metal Oxide Semiconductor）技術が適用されて、製造される。一方、撮像素子１４０は、光電変換された電気信号を増幅して出力するアナログ回路が主体になるため、画像処理チップ２４０のような高速ＣＭＯＳ技術の必要はなく、低コストの技術により製造が可能である。このように、撮像素子１４０および画像処理チップ２４０をそれぞれ最適なプロセスにより製造することができる。このため、両者を１つの半導体チップに形成する場合と比較して、必要な性能を維持しながら全体の製造コストを低下させることができる。
なお、第１の接続部３００と第２の接続部４００とは、半田付け温度が異なる半田を使用すると好適である。具体的には、撮像装置１０の製造工程において第１の接続部３００および第２の接続部４００のうち先に半田付けが行われる接続部に比較的半田付け温度が高い半田を使用する。後述する撮像装置１０の製造工程においては、第１の接続部３００の方が第２の接続部４００より先に半田付けが行われるため、第１の接続部３００に比較的半田付け温度が高い半田、例えば、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）半田を使用することができる。また、第２の接続部４００には、比較的半田付け温度が低い半田、例えば、錫（Ｓｎ）−亜鉛（Ｚｎ）−ビスマス（Ｂｉ）半田を使用することができる。これにより、第２の接続部４００の半田付けを行う際の第１の接続部３００の再溶解を防止することができ、撮像素子パッケージ１００の位置ずれ等の不具合の発生を防止することができる。
［半導体装置の製造方法］
図２は、本技術の第１の実施の形態における撮像素子パッケージ１００の製造工程の一例を示す図である。まず、撮像素子基板１１０に第１の配線１２０および保護膜１６０を順に形成する（同図におけるａ）。次に、撮像素子１４０を実装する（同図におけるｂ）。これは、撮像素子１４０を第１の配線１２０上に位置合わせして搭載し、リフロー炉に投入して半田付けすることにより行うことができる。次に、撮像素子１４０の周縁部に接着剤１５０を塗布し、硬化させる（同図におけるｃ）。これにより、撮像素子パッケージ１００を製造することができる。その後、保護膜１６０の開口部に第１の接続部３００を配置して半田付けを行う（同図におけるｄ）。
図３は、本技術の第１の実施の形態における画像処理パッケージ２００の製造工程の一例を示す図である。まず、画像処理基板２１０に第２の配線２２０および保護膜２６０を順に形成する（同図におけるａ）。次に、画像処理チップ２４０を実装する（同図におけるｂ）。これは、撮像素子１４０の実装と同様に行うことができる。次に、封止材２７０をモールド成型により形成する（同図におけるｃ）。
図４は、本技術の第１の実施の形態における画像処理パッケージ２００の製造工程の一例を示す図である。封止材２７０が形成された画像処理パッケージ２００において、封止材２７０に開口部２７１を形成する（同図におけるｄ）。これは、例えば、封止材２７０に炭酸ガスレーザを照射してアブレーションを生じさせ、照射された部分の封止材２７０を除去することにより行うことができる。次に、開口部２７１にビアプラグ２８０を配置する（同図におけるｅ）。これは、例えば、球状に形成された半田およびフラックスを開口部２７１に配置し、リフロー炉によりこの半田を溶解させることにより形成すことができる。これにより、画像処理パッケージ２００を製造することができる。
図５は、本技術の第１の実施の形態における撮像装置１０の製造工程の一例を示す図である。まず、第１の接続部３００が配置された撮像素子パッケージ１００を画像処理パッケージ２００の上に配置する。この際、画像処理パッケージ２００のビアプラグ２８０と第１の接続部３００とを位置合わせして配置する。これにより、撮像素子パッケージ１００の撮像素子１４０と画像処理パッケージ２００の画像処理チップ２４０とが対向して配置される。この際、撮像素子１４０と封止材２７０とは非接触の状態に保持される。その後、リフロー炉により第１の接続部３００と第２の配線２２０との間の半田付けを行う（同図におけるａ）。次に、画像処理パッケージ２００の保護膜２６０の開口部に第２の接続部４００を配置する（同図におけるｂ）。これは、半田付けにより行うことができる。以上の工程により、撮像装置１０を製造することができる。
なお撮像装置１０の製造工程は、上述の例に限定されるものではない。例えば、カメラ等のメイン基板に第２の接続部４００を介して画像処理パッケージ２００を配置する。次に、第１の接続部３００を介して撮像素子パッケージ１００を画像処理パッケージ２００に配置する製造工程にすることもできる。この場合には、第１の接続部３００に比較的半田付け温度が低い半田を使用し、第２の接続部４００に比較的半田付け温度が高い半田を使用することができる。また、撮像装置１０を例に挙げて、本技術の実施の形態について説明したが、これ以外の半導体装置に対して本技術を適用することも可能である。
このように、本技術の第１の実施の形態では、撮像素子１４０と画像処理チップ２４０とが対向する位置に近接して配置されるとともに撮像素子１４０と画像処理チップ２４０の周囲の封止材２７０とが非接触に配置される。これにより、撮像素子１４０への熱伝導の影響を軽減しながら撮像装置１０を小型化することができる。
＜２．第２の実施の形態＞
上述の実施の形態では、封止材２７０に形成したビアプラグ２８０を介して第１の配線１２０および第２の配線２２０を電気的に接続していた。これに対し、本技術の第２の実施の形態では、第１の接続部３００が第１の配線１２０および第２の配線２２０の間を直接接続する。これにより、ビアプラグ２８０を省略し、撮像装置１０の構成を簡略化することができる。
［半導体装置の構成］
図６は、本技術の第２の実施の形態における撮像装置１０の構成例を示す図である。同図の撮像装置１０は、以下の点で図１において説明した撮像装置１０と異なる。まず、封止材２７０が画像処理チップ２４０の周辺部のみに限定して配置され、第１の接続部３００はビアプラグ２８０を介さず、直接第１の配線１２０および第２の配線２２０を接続する。このため、同図における撮像装置１０は、ビアプラグ２８０を備える必要がない。
これ以外の撮像装置１０の構成は図１において説明した撮像装置１０と同様であるため、説明を省略する。
このように、本技術の第２の実施の形態によれば、第１の接続部３００により第１の配線１２０および第２の配線２２０を直接接続することによりビアプラグ２８０を省略し、撮像装置１０の構成を簡略化することができる。
＜３．第３の実施の形態＞
上述の第２の実施の形態では、半田により構成された第１の接続部３００を使用していた。これに対し、本技術の第３の実施の形態では、スペーサを有する第１の接続部３００を使用して接続を行う。これにより、第１の基板１１０および第２の基板２１０の間隔を規定することができ、撮像素子１４０および封止材２７０の接触を防止することができる。
［半導体装置の構成］
図７は、本技術の第３の実施の形態における撮像装置１０の構成例を示す図である。同図の撮像装置１０は、第１の接続部３００の内部にスペーサ３１０を有する点で、図６において説明した撮像装置１０と異なる。
スペーサ３１０は、第１の基板１１０および第２の基板２１０の間隔を規定するものである。このスペーサ３１０として、球状のエポキシ樹脂を使用することができる。このように、本技術の第３の実施の形態における第１の接続部３００は、スペーサ３１０を内部に有する半田により構成される。
スペーサ３１０を使用することにより、第１の基板１１０および第２の基板２１０の間隔が規定される。これにより、第１の接続部３００による半田付けを行う際、撮像素子１４０および封止材２７０の接触を防止することができる。また、画像処理基板２１０に対する撮像素子基板１１０の傾きの精度を向上させることができる。
これ以外の撮像装置１０の構成は図６において説明した撮像装置１０と同様であるため、説明を省略する。
このように、本技術の第３の実施の形態によれば、第１の基板１１０および第２の基板２１０の間隔がスペーサ３１０により規定されるため、半田付けの際の撮像素子１４０および封止材２７０の接触を防止することができる。
＜４．第４の実施の形態＞
上述の第１の実施の形態では、平板の撮像素子基板１１０を使用していた。これに対し、本技術の第４の実施の形態では、凹部を有する撮像素子基板１１０を使用し、この凹部に撮像素子１４０を配置する。これにより、撮像素子１４０および封止材２７０の間隔を広くすることができ、撮像素子１４０の温度の上昇を低減することができる。
［半導体装置の構成］
図８は、本技術の第４の実施の形態における撮像装置１０の構成例を示す図である。同図の撮像装置１０は、凹部を有する撮像素子基板１１０を使用し、この凹部に撮像素子１４０を配置する点で、図１において説明した撮像装置１０と異なる。
同図に表したように、本技術の第４の実施の形態における撮像素子パッケージ１００は、撮像素子基板１１０に設けられた凹部に第１の配線１２０を延展し、撮像素子１４０をこの凹部に埋め込んで実装する。これにより、撮像素子１４０および封止材２７０の間隔を広くすることができ、撮像素子１４０の温度の上昇をより低減することができる。また、図１において説明した撮像装置１０と同等の間隔にする場合には、第１の接続部３００をより小型化して狭ピッチに配置することが可能となる。これにより、撮像素子パッケージ１００のサイズを小さくすることができる。
これ以外の撮像装置１０の構成は図１において説明した撮像装置１０と同様であるため、説明を省略する。
このように、本技術の第４の実施の形態によれば、撮像素子１４０および封止材２７０の間隔を広くすることができ、撮像素子１４０の温度の上昇を低減することができる。
＜５．第５の実施の形態＞
上述の実施の形態では、撮像素子パッケージ１００および画像処理パッケージ２００により構成された撮像装置を想定していた。これに対し、本技術の第５の実施の形態では、レンズモジュールを配置した撮像装置を想定する。これにより、レンズモジュールが配置された撮像装置において、撮像素子１４０への熱伝導の影響を軽減しながら撮像装置１０を小型化することができる。
［撮像装置の構成］
図９は、本技術の第５の実施の形態における撮像装置１０の構成例を示す図である。この撮像装置１０は、レンズモジュール５００をさらに備える点で、図１において説明した撮像装置１０と異なる。
レンズモジュール５００は、撮像素子１４０に対して光学画像を結像するものである。このレンズモジュール５００は、レンズ５１０と、レンズ保持部５２０とを備える。
レンズ５１０は、光を収束するものである。レンズ保持部５２０は、レンズ５１０を保持するものである。なお、レンズ保持部５２０には、レンズ５１０の位置を変更して焦点位置を調整するレンズ駆動機構を配置することもできる。
レンズモジュール５００は、撮像素子基板１１０上に配置される。このように、撮像素子基板１１０にレンズモジュール５００を配置すると、撮像素子基板１１０にたわみを生じて撮像素子１４０が変形し、撮像素子１４０の性能に影響を及ぼす場合がある。しかし、ガラスにより構成された撮像素子基板１１０を使用することにより、撮像素子基板１１０のたわみを削減することができ、撮像素子１４０への影響を軽減することができる。ガラスは高い剛性を有する基材であり、たわみを生じ難いためである。また、ガラスにより構成された撮像素子基板１１０に赤外光カットフィルタを配置することにより、レンズモジュール５００の赤外光カットフィルタを省略することができ、レンズモジュール５００を低コスト化することも可能である。
これ以外の撮像装置１０の構成は図１において説明した撮像装置１０と同様であるため、説明を省略する。
このように、本技術の第５の実施の形態によれば、レンズモジュール５００を備えた撮像装置１０において、撮像素子１４０への熱伝導の影響を軽減しながら撮像装置１０を小型化することができる。
以上説明したように、本技術の実施の形態によれば、撮像素子１４０と画像処理チップ２４０の周囲の封止材２７０とが非接触に配置されるため、撮像装置１０を小型化しながら撮像素子１４０への熱伝導の影響を軽減することができる。これにより、撮像素子１４０の性能の低下を防止することができる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
（１）信号を出力する半導体チップと当該半導体チップに電気的に接続される第１の配線とが配置される第１の基板を備える第１のパッケージと、
前記出力された信号を処理する処理回路と当該処理回路に電気的に接続される第２の配線と前記処理回路を封止する封止材とが配置される第２の基板を備えて前記半導体チップと前記封止材とが対向して非接触に配置される第２のパッケージと、
前記第１の配線および前記第２の配線を電気的に接続する接続部と
を具備する半導体装置。
（２）前記接続部は、半田により構成される前記（１）に記載の半導体装置。
（３）前記接続部は、前記第１の基板および前記第２の基板の間隔を規定するためのスペーサを備える前記（２）に記載の半導体装置。
（４）前記第２の配線と電気的に接続されて前記半田とは異なる温度により半田付けが行われる第２の半田により構成される第２の接続部をさらに具備する前記（２）または（３）に記載の半導体装置。
（５）前記第２のパッケージは、前記第２の配線に電気的に接続される導電性部材が前記封止材に形成された開口部にさらに配置される前記第２の基板を備え、
前記接続部は、前記導電性部材を介して前記第１の配線および前記第２の配線を電気的に接続する
前記（１）に記載の半導体装置。
（６）照射された光に応じた信号を出力する撮像素子と当該撮像素子に電気的に接続される第１の配線とが配置される第１の基板を備える第１のパッケージと、
前記出力された信号を処理する処理回路と当該処理回路に電気的に接続される第２の配線と前記処理回路を封止する封止材とが配置される第２の基板を備えて前記撮像素子と前記封止材とが対向して非接触に配置される第２のパッケージと、
前記第１の配線および前記第２の配線を電気的に接続する接続部と
を具備する撮像装置。
（７）前記第１のパッケージは、ガラスにより構成される前記第１の基板を備える前記（６）に記載の撮像装置。
（８）前記第１のパッケージは、前記第１の基板を透過して照射された光に応じた信号を出力する前記撮像素子が配置される前記第１の基板を備える前記（７）に記載の撮像装置。
（９）前記第１の基板を介して光学画像を前記撮像素子に結像するレンズモジュールをさらに具備する前記（８）に記載の撮像装置。
１０ 撮像装置
１００ 撮像素子パッケージ
１１０ 撮像素子基板
１２０ 第１の配線
１３０、２３０ バンプ
１４０ 撮像素子
１５０ 接着剤
１６０、２６０ 保護膜
２００ 画像処理パッケージ
２１０ 画像処理基板
２２０ 第２の配線
２４０ 画像処理チップ
２７０ 封止材
２７１ 開口部
２８０ ビアプラグ
３００ 第１の接続部
３１０ スペーサ
４００ 第２の接続部
５００ レンズモジュール
５１０ レンズ
５２０ レンズ保持部
６００ 空隙

Claims (9)

  1. 信号を出力する半導体チップと当該半導体チップに電気的に接続される第１の配線とが配置される第１の基板を備える第１のパッケージと、
    前記出力された信号を処理する処理回路と当該処理回路に電気的に接続される第２の配線と前記処理回路を封止する封止材とが配置される第２の基板を備えて前記半導体チップと前記封止材とが対向して非接触に配置される第２のパッケージと、
    前記第１の配線および前記第２の配線を電気的に接続する接続部と
    を具備する半導体装置。
  2. 前記接続部は、半田により構成される請求項１記載の半導体装置。
  3. 前記接続部は、前記第１の基板および前記第２の基板の間隔を規定するためのスペーサを備える請求項２記載の半導体装置。
  4. 前記第２の配線と電気的に接続されて前記半田とは異なる温度により半田付けが行われる第２の半田により構成される第２の接続部をさらに具備する請求項２記載の半導体装置。
  5. 前記第２のパッケージは、前記第２の配線に電気的に接続される導電性部材が前記封止材に形成された開口部にさらに配置される前記第２の基板を備え、
    前記接続部は、前記導電性部材を介して前記第１の配線および前記第２の配線を電気的に接続する
    請求項１記載の半導体装置。
  6. 照射された光に応じた信号を出力する撮像素子と当該撮像素子に電気的に接続される第１の配線とが配置される第１の基板を備える第１のパッケージと、
    前記出力された信号を処理する処理回路と当該処理回路に電気的に接続される第２の配線と前記処理回路を封止する封止材とが配置される第２の基板を備えて前記撮像素子と前記封止材とが対向して非接触に配置される第２のパッケージと、
    前記第１の配線および前記第２の配線を電気的に接続する接続部と
    を具備する撮像装置。
  7. 前記第１のパッケージは、ガラスにより構成される前記第１の基板を備える請求項６記載の撮像装置。
  8. 前記第１のパッケージは、前記第１の基板を透過して照射された光に応じた信号を出力する前記撮像素子が配置される前記第１の基板を備える請求項７記載の撮像装置。
  9. 前記第１の基板を介して光学画像を前記撮像素子に結像するレンズモジュールをさらに具備する請求項８記載の撮像装置。
JP2017561538A 2016-01-15 2016-11-30 半導体装置および撮像装置 Active JP6939568B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016006517 2016-01-15
JP2016006517 2016-01-15
PCT/JP2016/085576 WO2017122449A1 (ja) 2016-01-15 2016-11-30 半導体装置および撮像装置

Publications (2)

Publication Number Publication Date
JPWO2017122449A1 true JPWO2017122449A1 (ja) 2018-11-08
JP6939568B2 JP6939568B2 (ja) 2021-09-22

Family

ID=59311113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017561538A Active JP6939568B2 (ja) 2016-01-15 2016-11-30 半導体装置および撮像装置

Country Status (3)

Country Link
US (2) US11024757B2 (ja)
JP (1) JP6939568B2 (ja)
WO (1) WO2017122449A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024757B2 (en) * 2016-01-15 2021-06-01 Sony Corporation Semiconductor device and imaging apparatus
CN109936680B (zh) * 2017-12-15 2021-05-04 宁波舜宇光电信息有限公司 具有扩展布线层的系统化封装摄像模组及其感光组件、电子设备和制备方法
CN117253879A (zh) * 2017-12-29 2023-12-19 英特尔公司 微电子组件
EP3562285A1 (de) * 2018-04-25 2019-10-30 Siemens Aktiengesellschaft Verbinden elektrischer bauelemente
WO2020184027A1 (ja) * 2019-03-13 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 半導体装置、撮像装置および半導体装置の製造方法
CN110767754B (zh) * 2019-09-26 2021-10-12 武汉光迅科技股份有限公司 一种光电探测器
US11930258B2 (en) 2019-12-20 2024-03-12 Sony Semiconductor Solutions Corporation Camera module, spacer component, and method for producing camera module
CN117042333B (zh) * 2023-08-29 2024-03-29 安徽广晟德自动化设备有限公司 一种dip插装产线

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016182A (ja) * 2000-06-28 2002-01-18 Sharp Corp 配線基板、半導体装置およびパッケージスタック半導体装置
JP2004356138A (ja) * 2003-05-27 2004-12-16 Sharp Corp 配線基板の積層構造
JP2009070882A (ja) * 2007-09-11 2009-04-02 Kyushu Institute Of Technology 半導体チップパッケージ及びその製造方法
JP2014138119A (ja) * 2013-01-17 2014-07-28 Sony Corp 半導体装置および半導体装置の製造方法
WO2014175133A1 (ja) * 2013-04-23 2014-10-30 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889326A (en) * 1996-02-27 1999-03-30 Nec Corporation Structure for bonding semiconductor device to substrate
JP2943805B1 (ja) * 1998-09-17 1999-08-30 日本電気株式会社 半導体装置及びその製造方法
TW460991B (en) * 1999-02-04 2001-10-21 United Microelectronics Corp Structure of plug that connects the bonding pad
JP2001274324A (ja) 2000-03-24 2001-10-05 Hitachi Chem Co Ltd 積層型半導体装置用半導体搭載用基板、半導体装置及び積層型半導体装置
US6884313B2 (en) * 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6869825B2 (en) * 2002-12-31 2005-03-22 Intel Corporation Folded BGA package design with shortened communication paths and more electrical routing flexibility
US8269329B2 (en) * 2003-07-24 2012-09-18 Via Technologies, Inc. Multi-chip package
TWI313048B (en) * 2003-07-24 2009-08-01 Via Tech Inc Multi-chip package
US7473989B2 (en) * 2003-08-27 2009-01-06 Advanced Semiconductor Engineering, Inc. Flip-chip package
JP2005079408A (ja) 2003-09-01 2005-03-24 Olympus Corp 小型高密度実装モジュール及びその製造方法
JP4351012B2 (ja) * 2003-09-25 2009-10-28 浜松ホトニクス株式会社 半導体装置
TWI231606B (en) * 2003-11-10 2005-04-21 Shih-Hsien Tseng Image pickup device and a manufacturing method thereof
US7417293B2 (en) * 2004-04-27 2008-08-26 Industrial Technology Research Institute Image sensor packaging structure
US20060002290A1 (en) * 2004-07-01 2006-01-05 Heng-Chien Chen Method and apparatus of maintaining a pbx system
JP4551255B2 (ja) * 2005-03-31 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
JP4541253B2 (ja) * 2005-08-23 2010-09-08 新光電気工業株式会社 半導体パッケージ及びその製造方法
KR101131138B1 (ko) * 2006-01-04 2012-04-03 삼성전자주식회사 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지
JP5259059B2 (ja) * 2006-07-04 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
JP4938596B2 (ja) * 2006-08-31 2012-05-23 京セラ株式会社 流路デバイス
JP2008166440A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置
KR100809718B1 (ko) * 2007-01-15 2008-03-06 삼성전자주식회사 이종 칩들을 갖는 적층형 반도체 칩 패키지 및 그 제조방법
US7955955B2 (en) * 2007-05-10 2011-06-07 International Business Machines Corporation Using crack arrestor for inhibiting damage from dicing and chip packaging interaction failures in back end of line structures
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
JP5001903B2 (ja) * 2008-05-28 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2010123676A (ja) * 2008-11-18 2010-06-03 Nec Electronics Corp 半導体装置の製造方法、半導体装置
JP5985136B2 (ja) 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
US8049114B2 (en) * 2009-03-22 2011-11-01 Unimicron Technology Corp. Package substrate with a cavity, semiconductor package and fabrication method thereof
TWI515869B (zh) * 2009-07-30 2016-01-01 高通公司 系統級封裝
JP5425584B2 (ja) * 2009-10-15 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8461036B2 (en) * 2009-12-22 2013-06-11 Intel Corporation Multiple surface finishes for microelectronic package substrates
KR101678539B1 (ko) * 2010-07-21 2016-11-23 삼성전자 주식회사 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법
KR20120078390A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
US20120235969A1 (en) * 2011-03-15 2012-09-20 Qualcomm Mems Technologies, Inc. Thin film through-glass via and methods for forming same
KR20120110451A (ko) * 2011-03-29 2012-10-10 삼성전자주식회사 반도체 패키지
US9252094B2 (en) * 2011-04-30 2016-02-02 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure with conductive material recessed within conductive ring over surface of conductive pillar
KR20130007049A (ko) * 2011-06-28 2013-01-18 삼성전자주식회사 쓰루 실리콘 비아를 이용한 패키지 온 패키지
JP5851211B2 (ja) * 2011-11-11 2016-02-03 新光電気工業株式会社 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
KR101394203B1 (ko) * 2011-12-29 2014-05-14 주식회사 네패스 적층형 반도체 패키지 및 그 제조 방법
KR101797079B1 (ko) * 2011-12-30 2017-11-14 삼성전자 주식회사 Ｐｏｐ 구조의 반도체 패키지
KR101818507B1 (ko) * 2012-01-11 2018-01-15 삼성전자 주식회사 반도체 패키지
US20130221469A1 (en) * 2012-02-29 2013-08-29 Dongbu Hitek Co., Ltd. Semiconductor package and method of fabricating the same
US9425136B2 (en) * 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) * 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) * 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
KR101401988B1 (ko) * 2012-09-07 2014-05-30 주식회사 동부하이텍 반도체 패키지 및 반도체 패키지 형성 방법
US9478474B2 (en) * 2012-12-28 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for forming package-on-packages
KR20150131130A (ko) * 2013-03-18 2015-11-24 피에스4 뤽스코 에스.에이.알.엘. 반도체 장치 및 그 제조 방법
KR102104060B1 (ko) * 2013-04-29 2020-04-23 삼성전자 주식회사 Pop 구조의 반도체 패키지
JP6180801B2 (ja) * 2013-06-07 2017-08-16 ルネサスエレクトロニクス株式会社 半導体装置
KR102063794B1 (ko) * 2013-06-19 2020-01-08 삼성전자 주식회사 적층형 반도체 패키지
US9263370B2 (en) * 2013-09-27 2016-02-16 Qualcomm Mems Technologies, Inc. Semiconductor device with via bar
US9679839B2 (en) * 2013-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9373527B2 (en) * 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
KR20150054551A (ko) * 2013-11-12 2015-05-20 삼성전자주식회사 반도체 칩 및 반도체 칩을 구비하는 반도체 패키지
KR102165267B1 (ko) * 2013-11-18 2020-10-13 삼성전자 주식회사 Ｔｓｖ 구조를 포함하는 집적회로 소자 및 그 제조 방법
US9793242B2 (en) * 2013-12-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with die stack including exposed molding underfill
US20150287697A1 (en) * 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
JP6415365B2 (ja) * 2014-03-28 2018-10-31 株式会社ジェイデバイス 半導体パッケージ
JP2015195263A (ja) * 2014-03-31 2015-11-05 マイクロン テクノロジー， インク． 半導体装置及びその製造方法
US9502270B2 (en) * 2014-07-08 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
JP6438225B2 (ja) * 2014-07-24 2018-12-12 株式会社ジェイデバイス 半導体パッケージ
US9543170B2 (en) * 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
JP2016048756A (ja) * 2014-08-28 2016-04-07 マイクロン テクノロジー， インク． 半導体装置
US9570322B2 (en) * 2014-11-26 2017-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same
KR102178538B1 (ko) * 2014-12-16 2020-11-13 삼성전자주식회사 메모리 장치, 메모리 장치의 커맨드 신호/어드레스 신호의 로그 생성 방법 및 메모리 장치의 에러 분석 방법
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
KR20170011366A (ko) * 2015-07-22 2017-02-02 삼성전자주식회사 반도체 칩 및 이를 가지는 반도체 패키지
WO2017023060A1 (ko) * 2015-07-31 2017-02-09 송영희 에지에 사이드 패드를 포함하는 패키지 기판, 칩 스택, 반도체 패키지 및 이를 포함하는 메모리 모듈
JP2017045915A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
JP2017053742A (ja) * 2015-09-10 2017-03-16 セイコーエプソン株式会社 電子デバイスの製造方法、電子デバイス、電子機器、および移動体
KR101681028B1 (ko) * 2015-11-17 2016-12-01 주식회사 네패스 반도체 패키지 및 그 제조방법
US20180308890A1 (en) * 2015-12-29 2018-10-25 China Wafer Level Csp Co., Ltd. Image sensing chip packaging structure and packaging method therefor
US11024757B2 (en) * 2016-01-15 2021-06-01 Sony Corporation Semiconductor device and imaging apparatus
DE112017001519T5 (de) * 2016-03-24 2018-12-06 Sony Corporation Bildaufnahmevorrichtung und elektronische Einrichtung
CN109983313B (zh) * 2016-06-15 2021-12-31 斯维尔系统 集成光谱单元
JP6828286B2 (ja) * 2016-06-27 2021-02-10 セイコーエプソン株式会社 発振器、電子機器および移動体
US10381541B2 (en) * 2016-10-11 2019-08-13 Massachusetts Institute Of Technology Cryogenic electronic packages and methods for fabricating cryogenic electronic packages
JP6851773B2 (ja) * 2016-10-31 2021-03-31 キヤノン株式会社 半導体装置
US10170429B2 (en) * 2016-11-28 2019-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming package structure including intermetallic compound

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016182A (ja) * 2000-06-28 2002-01-18 Sharp Corp 配線基板、半導体装置およびパッケージスタック半導体装置
JP2004356138A (ja) * 2003-05-27 2004-12-16 Sharp Corp 配線基板の積層構造
JP2009070882A (ja) * 2007-09-11 2009-04-02 Kyushu Institute Of Technology 半導体チップパッケージ及びその製造方法
JP2014138119A (ja) * 2013-01-17 2014-07-28 Sony Corp 半導体装置および半導体装置の製造方法
WO2014175133A1 (ja) * 2013-04-23 2014-10-30 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP6939568B2 (ja) 2021-09-22
US20190013419A1 (en) 2019-01-10
WO2017122449A1 (ja) 2017-07-20
US11728447B2 (en) 2023-08-15
US20210280724A1 (en) 2021-09-09
US11024757B2 (en) 2021-06-01

Similar Documents

Publication Publication Date Title
JP6939568B2 (ja) 半導体装置および撮像装置
US11508776B2 (en) Image sensor semiconductor packages and related methods
JP4304163B2 (ja) 撮像モジュールおよびその製造方法
US9509890B2 (en) Solid image pickup apparatus
JP6021618B2 (ja) 撮像装置、内視鏡及び撮像装置の製造方法
JP2010199148A (ja) 半導体センサデバイス及びその製造方法、パッケージ及びその製造方法、モジュール及びその製造方法、並びに電子機器
WO2020184027A1 (ja) 半導体装置、撮像装置および半導体装置の製造方法
CN104811889B (zh) 一种mems麦克风封装器件的组装方法
JP4923712B2 (ja) 光モジュール及びその製造方法
US12034029B2 (en) Imaging device and method for producing imaging device
US9044135B2 (en) Endoscope apparatus and electronic apparatus
JP6409575B2 (ja) 積層型半導体装置
JP2011066093A (ja) 撮像ユニット
WO2023145389A1 (ja) 半導体装置及び電子機器
JP6184106B2 (ja) 固体撮像素子用中空パッケージ、固体撮像素子及び固体撮像装置
WO2022085326A1 (ja) 撮像装置、電子機器および撮像装置の製造方法
JP2006324304A (ja) 半導体パッケージ及びイメージセンサー型モジュール
JP2014199949A (ja) 撮像ユニット
JP2021005588A (ja) 半導体装置、半導体モジュール、電子機器および撮像装置
JP2010251566A (ja) 配線基板、半導体装置、半導体モジュールおよびその製造方法
US20160336370A1 (en) Focal plane arrays with backside contacts
JP2017084861A (ja) 固体撮像素子を搭載した撮像装置及びその製造方法
JP2011096952A (ja) 回路装置およびその製造方法
JP2011044535A (ja) 半導体素子の実装構造

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191007

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210803

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210816

R151 Written notification of patent or utility model registration

Ref document number: 6939568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151