JP2005079408A - 小型高密度実装モジュール及びその製造方法 - Google Patents

小型高密度実装モジュール及びその製造方法 Download PDF

Info

Publication number
JP2005079408A
JP2005079408A JP2003309343A JP2003309343A JP2005079408A JP 2005079408 A JP2005079408 A JP 2005079408A JP 2003309343 A JP2003309343 A JP 2003309343A JP 2003309343 A JP2003309343 A JP 2003309343A JP 2005079408 A JP2005079408 A JP 2005079408A
Authority
JP
Japan
Prior art keywords
density mounting
mounting module
circuit board
small high
circuit boards
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003309343A
Other languages
English (en)
Inventor
Takashi Nakayama
高志 中山
Hideo Yamamoto
秀男 山本
Ryoji Hiuga
良二 日向
Masaki Ogata
雅紀 緒方
Hiroshi Suzushima
浩 鈴島
Noriyuki Fujimori
紀幸 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2003309343A priority Critical patent/JP2005079408A/ja
Publication of JP2005079408A publication Critical patent/JP2005079408A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】スタック構造を構成する各回路基板の位置ずれを解消しモジュールの小型化を実現し生産性の効率化を図り製造コストの低減化に寄与する小型高密度実装モジュールを提供する。
【解決手段】半導体チップ１５あるいはチップ部品１６等の周辺回路部品を搭載しキャビティ１７を有する複数のシート状回路基板３１・３２・３３を積層させて接続し、これに対してダイシング加工を施して個片化する。
【選択図】図２

Description

この発明は、小型高密度実装モジュール、詳しくは内視鏡装置等に用いられる小型高密度実装モジュールに関するものである。
従来より、超小型電子機器等においては複数の半導体チップ等を高密度に実装した回路基板を複数積み重ねた形態で構成するスタック構造の小型高密度実装モジュールを適用するものが一般的に広く普及している。
従来の小型高密度実装モジュールにおいては、例えば実開昭６３−６１１５０号公報によって開示されているように、半導体チップ等を実装した回路基板同士を積み重ねてスタック構造とする場合において、回路基板の上面及び下面に接続電極を設け、この接続電極を半田等によって接続することで、基板間の電気的な接続を確保し得るように構成したスタック実装を行っているものがある。
実開昭６３−６１１５０号公報
ところが、上記実開昭６３−６１１５０号公報によって開示されている手段では、複数の回路基板を積み重ねた形態で（スタックさせて）基板間の電気的な接続を行う際に、その回路基板同士の位置ずれ等が生じることがある。このような位置ずれ等が発生すると、これにより生成される小型高密度実装モジュールの外形サイズが大きくなってしまったり、その全体としての形状が異形なものになってしまうという問題点がある。
また、従来の小型高密度実装モジュールを製造する過程においてスタック構造とする時の各回路基板の位置ずれの対策としては、例えば専用治具を用いたり、回路基板同士を接続する半田の自己調整（セルフ=アライメント）力に頼る等の各種の手段が用いられている。しかしながら、このような従来の手段を用いては、充分に高精度な位置調整等を行うのに限界がある。
その一方で、近年普及しつつある超小型電子機器等において適用される小型高密度実装モジュールでは、スタック構造を構成する各回路基板同士の位置合わせを高い精度でかつ確実に行うことが強く望まれている。
本発明は、上述した点に鑑みてなされたものであって、その目的とするところは、スタック構造による高密度実装を実現した小型高密度実装モジュールにおいて、スタック構造を構成する各回路基板の位置ずれを解消し得ると共に、モジュール自体の小型化を実現し、かつ生産性の効率化を図ると同時に製造コストの低減化に寄与し得る小型高密度実装モジュールを提供することである。
上記目的を達成するために、第１の発明による小型高密度実装モジュールは、半導体チップあるいはチップ部品等の周辺回路部品を搭載しキャビティを有する複数のシート状回路基板を積層させて接続し、これに対してダイシング加工を施して個片化することにより生成されることを特徴とする。
また、第２の発明は、上記第１の発明による小型高密度実装モジュールにおいて、個片化されて生成されたモジュールの端面には、側面パターンが形成されていることを特徴とする。
そして、第３の発明による小型高密度実装モジュールの製造方法は、半導体チップあるいはチップ部品等の周辺回路部品を搭載しキャビティを有する複数のシート状回路基板を積層させて接続し、これに対してダイシング加工を施して個片化することを特徴とする。
本発明によれば、複数の回路基板をシート状態で一括して接続した後、ダイシング加工を施して個片化（モジュール化）して生成することで、スタック構造を構成する各回路基板の位置ずれを解消し得ると共に、モジュール自体の小型化を実現し、かつ製造工程の簡略化によって生産性の効率化を図ると同時に製造コストの低減化に寄与し得る小型高密度実装モジュールを提供することができる。
以下、図示の実施の形態によって本発明を説明する。
まず、同一サイズの回路基板（１１・１２・１３）を用いたスタック構造からなる小型高密度実装モジュールについての例を、第１〜第３の実施形態によって示すと共に、その製造方法について以下に説明する（図１〜図４参照）。
図１は、本発明の第１の実施形態の小型高密度実装モジュールの構成を示す断面図である。また、図２は、本実施形態の小型高密度実装モジュールの製造方法を説明する図である。
本発明の第１の実施形態による小型高密度実装モジュール１は、図１に示すように複数の半導体チップ１５やチップ部品１６等の周辺回路部品を実装した複数の回路基板（１１・１２・１３）を積み重ねた形態で構成されるスタック構造からなるものである。
本実施形態の小型高密度実装モジュール１は、三枚の回路基板、即ち第１の回路基板１１と、第２の回路基板１２と、第３の回路基板１３とをスタック構造としている。
これら三枚の回路基板（第１・第２・第３の各回路基板１１・１２・１３）は、それぞれが同一の外形サイズに形成されており、各基板には、それぞれ所定の位置にキャビティ１７が形成されている。また、各基板の両端面には電極となる側面パターン２１が形成されている。
第１・第２・第３の各回路基板１１・１２・１３の実装面上及び各キャビティ１７には、複数の半導体チップ１５及びチップ部品１６等の周辺回路部品が実装されている。そして、各回路基板１１・１２・１３は、順次積み重ねた形態で配置されており、半田ボール１４を用いて相互に電気的に接続されている。
このように構成される図１に示す小型高密度実装モジュール１は、図２に示す複数のシート状回路基板、即ち第１のシート状回路基板３１・第２のシート状回路基板３２・第３のシート状回路基板３３を積層させて接続し一体化させた回路基板モジュール３０を、所定の位置（ダイシング部２８）においてダイシングし個片化することによって複数生成されるものである。
第１〜第３の各シート状回路基板３１・３２・３３のそれぞれは、例えばガラエポ・セラミック・ガラスセラミック・シリコンウエーハ等によって形成されているものである。
また、各シート状回路基板３１・３２・３３は、略同一の外形サイズとなるように形成されている。そして、各シート状回路基板３１・３２・３３には、複数のキャビティ１７と複数の電極１９がそれぞれ交互に所定の間隔を置いて略等間隔に形成されている。さらに、各シート状回路基板３１・３２・３３の実装面上及び各キャビティ１７内には、予め半導体チップ１５あるいはチップ部品１６等の周辺回路部品が実装されている。
ここで、本実施形態の小型高密度実装モジュール１を回路基板モジュール３０から製造する際の方法を、以下に簡単に示す。
まず、複数のシート状回路基板（第１〜第３の各シート状回路基板３１・３２・３３）のそれぞれを半田ボール１４を用いて順次接続する。この場合においては、第３のシート状回路基板３３を所定の作業用固定台（図２の符号１００参照）等に載置し固設した状態とした上で、この第３のシート状回路基板３３の所定の位置に対して第２のシート状回路基板３２を半田ボール１４にて接続する。次いで、同様に第２のシート状回路基板３２に対してその所定の位置に第１のシート状回路基板３１を半田ボール１４にて接続する。
このようにして、各シート状回路基板３１・３２・３３が一体化された形態の回路基板モジュール３０が生成される。
この図２に示す回路基板モジュール３０に対して、電極１９の形成されている部位、即ちダイシング部２８において、図２に示す矢印Ｙ方向からダイシング加工を施す。これにより、図１に示すような個片化された小型高密度実装モジュール１が複数生成される。この場合において、第１〜第３の回路基板１１・１２・１３の各端面の断面は略面一となるように形成される。
なお、上述の電極１９は、回路基板モジュール３０が個片化された際には、これにより生成される小型高密度実装モジュール１の側面パターン２１として機能するようになっている。
以上説明したように上記第１の実施形態によれば、複数のシート状回路基板（３１・３２・３３）をスタック構造に一体的に形成した回路基板モジュール３０に対して所定のダイシング部２８においてダイシング加工を施し個片化することで複数の小型高密度実装モジュール１を生成するようにしている。
これによって生成される複数の小型高密度実装モジュール１は、それぞれの外形サイズが略同一となり、各モジュールの外形形状は略均一に形成することができる。
したがって、これにより生成された小型高密度実装モジュール１を、例えば超小型電子機器等を構成するための超小型ケース等の内部に配設する場合においては、その外形形状が略均一に形成されているために、その挿入が容易になる。このことから、超小型電子機器等において適用するのに好適な形態の小型高密度実装モジュール１とすることができる。
一方、各シート状回路基板３１・３２・３３を半田ボール１４にて接続する工程においては、特に専用の治具等を必要とせず容易に電気的接続を行うことができるので、その製造工数を削減し効率的な製造作業とすることができ、よって量産性を向上させ製造コストの低減化に寄与することができる。
上述の第１の実施形態においては、複数のシート状回路基板３１・３２・３３（複数の回路基板１１・１２・１３）を電気的に接続する手段として半田ボール１４を利用しているが、これに限ることはなく、その他の接続手段を適用することは容易に可能である。以下に示す第２・第３の実施形態は、上述の第１の実施形態とは異なる基板接続手段を用いた例示である。
図３は、本発明の第２の実施形態の小型高密度実装モジュールの構成を示す断面図である。
この第２の実施形態の小型高密度実装モジュール１Ａの構成は、上述の第１の実施形態の小型高密度実装モジュール１と略同様であって、複数の回路基板１１・１２・１３を接続する手段としてソルダーペースト２２を用いている点が異なるのみである。その他の構成及びその製造方法は、上述の第１の実施形態と全く同様である。したがって、上述の第１の実施形態と同様の部材については同じ符号を附してその説明は省略する。
このように構成される本実施形態においても、上述の第１の実施形態と全く同様の効果を得ることができる。
図４は、本発明の第３の実施形態の小型高密度実装モジュールの構成を示す断面図である。
この第３の実施形態の小型高密度実装モジュール１Ｂの構成は、上述の第１の実施形態の小型高密度実装モジュール１と略同様であって、複数の回路基板１１・１２・１３を接続する手段として異方導電材料２３を用いている点が異なるのみである。
この異方導電材料２３は、具体的には例えば低温硬化性かつ短時間硬化性に優れた異方導電性フイルム（ＡＣＦ：Ａnisotropic Ｃonductive Ｆilm ）や異方導電性ペースト（ＡＣＰ：Ａnisotropic Ｃonductive Ｐaste）等である。
その他の構成及びその製造方法は、上述の第１の実施形態と全く同様である。したがって、上述の第１の実施形態と同様の部材については同じ符号を附してその説明は省略する。
このように構成される本実施形態においても、上述の第１の実施形態と全く同様の効果を得ることができる。さらに本実施形態では、複数の回路基板１１・１２・１３を接続する手段として異方導電材料２３を用いたので、低温接続かつ短時間接続を実現することができる。したがって製造工程における作業効率の向上に寄与することができる。
上述の第１〜第３の実施形態においては、個片化された各小型高密度実装モジュール１・１Ａ・１Ｂを構成する各回路基板１１・１２・１３の外形サイズが同一サイズとするようにダイシング加工によって生成するようにしているが、これに限ることはなく、例えば次に説明する第４〜第６の実施形態のような形態で構成することもできる。
次に説明する本発明の第４〜第６の実施形態（図５〜図７参照）においては、外形サイズを段階的に小さくした複数の回路基板（１１・１２・１３）によってスタック構造を形成する小型高密度実装モジュールについての例を示している。
図５は、本発明の第４の実施形態の小型高密度実装モジュールの構成を示す断面図である。また、図６・図７・図８は、本実施形態の小型高密度実装モジュールの製造方法を説明する図である。
この第４の実施形態の小型高密度実装モジュール１Ｃの基本的な構成は、上述の第１の実施形態の小型高密度実装モジュール１と略同様であって、図５に示すようにモジュール１Ｃの一部を構成する複数の回路基板、即ち積み重ねた形態で配置される複数の回路基板１１Ａ・１２Ａ・１３Ａの外形サイズを段階的に順次小さくなるように形成した点が異なる。
即ち、本実施形態の小型高密度実装モジュール１Ｃは、上述の第１〜第３の実施形態のものと同様に複数の半導体チップ１５やチップ部品１６等の周辺回路部品を高密度に実装し、外形サイズの異なる複数の回路基板を積み重ねた形態で構成されるスタック構造の回路基板モジュールである。
この小型高密度実装モジュール１Ｃにおける第１〜第３の各回路基板１１Ａ・１２Ａ・１３Ａは、上述したように外形サイズが段階的に順次小さくなるように形成されている。そして、各回路基板１１Ａ・１２Ａ・１３Ａは、上述の第１の実施形態と同様に半田ボール１４によって電気的に接続されている。
なお、本実施形態においては、各回路基板１１Ａ・１２Ａ・１３Ａの各端面に形成される側面パターンの図示は省略している。
このように形成される図５に示す小型高密度実装モジュール１Ｃは、上述の第１の実施形態のものと同様に複数のシート状回路基板、即ち図６に示す第１のシート状回路基板３１Ａ・第２のシート状回路基板３２Ａ・第３のシート状回路基板３３Ａを積層させて接続し一体化させた回路基板モジュール３０Ａを、所定の位置（ダイシング部２８）においてダイシング加工し個片化することによって複数生成されるものである。なお、本実施形態においては、一体化された回路基板モジュール３０Ａの電極１９はその図示を省略している。
本実施形態の小型高密度実装モジュール１Ｃを回路基板モジュール３０Ａから製造する際の方法を、以下に簡単に示す。
上述の第１の実施形態と同様の手段により図６に示すような形態、即ち各シート状回路基板３１Ａ・３２Ａ・３３Ａが半田ボール１４によって接続され一体化された形態の回路基板モジュール３０Ａを生成する。
そして、この回路基板モジュール３０Ａのダイシング部２８に対して異なる刃幅を有する複数のダイシング刃を用いて複数回のダイシング加工を施す。ここで、本実施形態の場合には、三枚の回路基板（１１Ａ・１２Ａ・１３Ａ）を積層させた形態としていることから、三種類の刃幅の異なるダイシング刃を使用することになる。
この場合において、まず回路基板モジュール３０Ａを第１の回路基板３１Ａの外面側を作業用固定台（図６に示す符号１００参照）等に載置し固設した状態とする。
ここで、回路基板３１Ａの当該面（外面側）を作業固定台に載置させ易いように、本実施形態においては、第１のシート状回路基板３１Ａ（第１の回路基板１１Ａ）の上面側に実装されるチップ部品１６は、上述の第１〜第３の実施形態のもの（ワイヤーボンディング）とは異なり、例えば貫通配線などによって実装するようにしている。また、この第１のシート状回路基板３１を表裏面ともキャビティ付き（図示せず）にすれば、チップ部品１６はワイヤボンドされる部材であってもよい。
この状態において、まず刃幅の最も広い第１のダイシング刃（図示せず）を用いダイシング部２８のダイシングを行う。ここで、第１のダイシング刃は図６に示す符号Ａと同等の刃幅を有する。この第１のダイシング刃を用いて図６に示す矢印Ｙ方向から第３のシート状回路基板３３Ａのみをダイシングする。これにより、図６に示す符号２８Ａで示す斜線部位が削除される。
次いで、第１のダイシング刃よりも刃幅が若干狭い第２のダイシング刃（図示せず）を用いて同ダイシング部２８のダイシングを行う。ここで第２のダイシング刃は図７に示す符号Ｂと同等の刃幅を有する。この第２のダイシング刃を用いて図７に示す矢印Ｙ方向から第２のシート状回路基板３２Ａのみをダイシングする。これにより、図７に示す符号２８Ｂで示す斜線部位が削除される。
続いて、刃幅の最も狭い第３のダイシング刃（図示せず）を用い同ダイシング部２８のダイシングを行う。ここで、第３のダイシング刃は図８に示す符号Ｃと同等の刃幅を有する。この第３のダイシング刃を用いて図６に示す矢印Ｙ方向からシート状回路基板３３Ａのみをダイシングする。これにより、図８に示す符号２８Ｃで示す斜線部位が削除される。
このようにして図５に示すような個片化された小型高密度実装モジュール１Ｃが複数生成される。そして、回路基板モジュール３０Ａが個片化されて複数の小型高密度実装モジュール１Ｃが生成された際には、各回路基板１１Ａ・１２Ａ・１３Ａの端面に側面パターンが生成されるようになっている。
以上説明したように上記第４の実施形態によれば、上述の第１の実施形態と略同様の効果を得ることができる。さらに、本実施形態においては、スタック構造を構成するのに用いる回路基板１１Ａ・１２Ａ・１３Ａの外形サイズを順次段階的に小さくなるように構成したので、例えば積層する回路基板間の接続時に多少の位置ずれが生じたとしても、ダイシング加工によって生成される最終形態の小型高密度実装モジュール１Ｃ自体の外形が大きくなってしまうようなことがなく、最外形サイズの均一なモジュールを複数生成することができる。したがって、製造時における工作精度としては、さほど厳しいものが要求されないので、効率的で容易にかつ多量に製造することができるという利点がある。
上述の第４の実施形態においては、複数のシート状回路基板３１Ａ・３２Ａ・３３Ａ（複数の回路基板１１Ａ・１２Ａ・１３Ａ）を電気的に接続する手段として半田ボール１４を利用しているが、これに限ることはなく、その他の接続手段を適用することは容易に可能である。以下に示す第５・第６の実施形態は、上述の第４の実施形態とは異なる基板接続手段を用いた例示である。
図９は、本発明の第５の実施形態の小型高密度実装モジュールの構成を示す断面図である。
この第５の実施形態の小型高密度実装モジュール１Ｄの構成は、上述の第４の実施形態の小型高密度実装モジュール１Ｃと略同様であって、複数の回路基板１１Ａ・１２Ａ・１３Ａを接続する手段としてソルダーペースト２２を用いている点が異なるのみである。その他の構成及びその製造方法は、上述の第４の実施形態と全く同様である。したがって、上述の第４の実施形態と同様の部材については同じ符号を附してその説明は省略する。
このように構成される本実施形態においても、上述の第４の実施形態と全く同様の効果を得ることができる。
図１０は、本発明の第６の実施形態の小型高密度実装モジュールの構成を示す断面図である。
この第６の実施形態の小型高密度実装モジュール１Ｅの構成は、上述の第４の実施形態の小型高密度実装モジュール１Ｃと略同様であって、複数の回路基板１１Ａ・１２Ａ・１３Ａを接続する手段として異方導電材料２３を用いている点が異なるのみである。その他の構成及びその製造方法は、上述の第４の実施形態と全く同様である。したがって、上述の第４の実施形態と同様の部材については同じ符号を附してその説明は省略する。
このように構成される本実施形態においても、上述の第４の実施形態と全く同様の効果を得ることができる。さらに本実施形態では、複数の回路基板１１Ａ・１２Ａ・１３Ａを接続する手段として異方導電材料２３を用いたので、低温接続かつ短時間接続を実現することができる。したがって製造工程における作業効率の向上に寄与することができる。
次に、本発明の第７の実施形態の小型高密度実装モジュールについて、以下に説明する。図１１は、本発明の第７の実施形態の小型高密度実装モジュールの構成を示す断面図である。なお、図１１においても各回路基板１１Ｂ・１２Ｂ・１３Ｂの各端面に形成される側面パターンの図示は省略している。
この第７の実施形態の小型高密度実装モジュール１Ｆの基本的な構成は、上述の第４の実施形態の小型高密度実装モジュール１Ｃと略同様であって、図１１に示すようにモジュール１Ｆの一部を構成する複数の回路基板、即ち積み重ねた形態で配置される複数の回路基板１１Ｂ・１２Ｂ・１３Ｂの配置が異なるのみである。
本実施形態の小型高密度実装モジュール１Ｆは、上述の第１の実施形態のものと同様に複数のシート状回路基板、即ち図６に示す第１のシート状回路基板３１Ａ・第２のシート状回路基板３２Ａ・第３のシート状回路基板３３Ａを積層させて接続し一体化させた回路基板モジュール３０Ａを、所定の位置（ダイシング部２８）においてダイシング加工し個片化することによって複数生成されるものである。そして、その場合のダイシング加工の方法が異なる。
即ち、本実施形態においては、回路基板モジュール３０Ａのダイシング加工を行って個片化する際に、所定のダイシング部２８においては、上述の第１の実施形態と同様の手段でダイシング加工を行う。これにより第１〜第３の回路基板１１Ｂ・１２Ｂ・１３Ｂの各端面の断面が略面一となるように形成される。この部位は、ダイシング加工により個片化されて生成される小型高密度実装モジュール１Ｆの一方の端面（図１１の符号Ｆ１で示す部位）となる。
また、他のダイシング部２８においては、上述の第４の実施形態と同様の手段で（刃幅の異なるダイシング刃を用いて複数回の）ダイシング加工を図１１に示す矢印Ｙ方向から行う。これにより第１〜第３の回路基板１１Ｂ・１２Ｂ・１３Ｂは、その外形サイズが段階的に順次小さくなるように、各回路基板１１Ｂ・１２Ｂ・１３Ｂの各端面の断面は略階段状となるように形成される。この部位は、ダイシング加工により個片化されて生成される小型高密度実装モジュール１Ｆの他方の端面（図１１の符号Ｆ２で示す部位）となる。
このように、シート状の回路基板モジュール３０Ａに対して異なる方法でのダイシング加工を交互に施すことで、図１１に示すような形態の小型高密度実装モジュール１Ｆを生成することができる。
以上のように構成される本実施形態の小型高密度実装モジュール１Ｆにおいては、上述の第１の実施形態と全く同様の効果を得ることができると共に、一方の端面Ｆ１と他方の端面Ｆ２とのように異なる端面を備えた小型高密度実装モジュール１Ｆを生成することができる。したがって、超小型電子機器の内部形状に適した外形形状の小型高密度実装モジュール１Ｆをダイシング加工の方法を変更するのみで容易に量産することができる
なお、上述の第７の実施形態において、第１〜第３の回路基板１１Ｂ・１２Ｂ・１３Ｂを電気的に接続する手段としては、上述の第１・第４の各実施形態と同様に半田ボール１４を利用してもよいし、第２・第３又は第５・第６の各実施形態と同様にソルダーペースト２２や異方導電材料２３等を用いてもよい。
次に、本発明の第８の実施形態の小型高密度実装モジュールについて、以下に説明する。図１２は、本発明の第８の実施形態の小型高密度実装モジュールの構成を示す断面図である。なお、図１２においても各回路基板１１Ｃ・１２Ｃ・１３Ｃの各端面に形成される側面パターンの図示は省略している。
この第８の実施形態の小型高密度実装モジュール１Ｇの基本的な構成は、上述の第４の実施形態の小型高密度実装モジュール１Ｃと略同様であって、図１２に示すようにモジュール１Ｇの一部を構成する複数の回路基板、即ち積み重ねた形態で配置される複数の回路基板１１Ｃ・１２Ｃ・１３Ｃの端面形状が異なるのみである。
本実施形態の小型高密度実装モジュール１Ｇは、上述の第１の実施形態のものと同様に複数のシート状回路基板、即ち第１のシート状回路基板３１Ａ・第２のシート状回路基板３２Ａ・第３のシート状回路基板３３Ａを積層させて接続し一体化させた回路基板モジュール３０Ａを、所定の位置（ダイシング部２８）において図１２に示す矢印Ｙ方向からダイシング加工し個片化することによって複数生成されるものである。そして、その場合におけるダイシング加工の方法が異なる。
本実施形態においては、回路基板モジュール３０Ａのダイシング加工を行って個片化する際に、ダイシング部２８において断面がテーパー形状を有するダイシング刃を用いて図１２に示す矢印Ｙ方向から第１〜第３の回路基板１１Ｃ・１２Ｃ・１３Ｃにわたるダイシング加工を行う。これにより第１〜第３の回路基板１１Ｃ・１２Ｃ・１３Ｃは、その外形サイズが順次小さくなるように形成され、かつこの場合の各回路基板１１Ｃ・１２Ｃ・１３Ｃの各端面はその断面が略テーパー形状に形成される。
なお、この端面のテーパー角度については、使用するダイシング刃を代えることによって所望の角度を設定することができる。したがって、これにより生成されるモジュール１Ｇの使用場所・目的等に応じて所望のダイシング刃を選択して加工を行なうことで、所望のテーパー角度を有する端面形状の小型高密度実装モジュール１Ｇを生成することができるのである。
以上のように構成される本実施形態の小型高密度実装モジュール１Ｇにおいては、上述の第１の実施形態と全く同様の効果を得ることができると共に、両端面をテーパー形状とした小型高密度実装モジュール１Ｇを生成することができる。この場合において、端面のテーパー角度は任意に設定可能であるので、超小型電子機器の内部形状に適した外形形状の小型高密度実装モジュール１Ｇをダイシング刃を交換するのみで容易に量産することができる
なお、上述の第８の実施形態においても、第１〜第３の回路基板１１Ｃ・１２Ｃ・１３Ｃを電気的に接続する手段としては、上述の第１・第４の各実施形態と同様に半田ボール１４を利用してもよいし、第２・第３又は第５・第６の各実施形態と同様にソルダーペースト２２や異方導電材料２３等を用いてもよい。
また、上記各実施の形態においては、第１の回路基板上にチップ部品を搭載した場合について説明したが、これには限定されず、固体撮像素子を含む半導体部品であってもよいことは勿論である。
ところで、上述の第１〜第８の実施形態の小型高密度実装モジュールは、例えば超小型電子機器等において適用されることは上述した通りである。そこで、その具体的な適用例を、以下に示す第９の実施形態によって説明する。
図１３・図１４は、本発明の第９の実施形態を示す図であって、図１３は上述の第１の実施形態の小型高密度実装モジュールを適用した超小型電子機器の一部を概略的に示す側面図である。また図１４は、図１３の矢印Ｘ方向から見た矢視図である。
本実施形態の超小型電子機器は、撮像素子を備えた撮像モジュール４０であって、この撮像モジュール４０は、上述の第１の実施形態の小型高密度実装モジュール１を具備して構成されている。
撮像モジュール４０は、例えばＣＣＤ等の固体撮像素子４２と、この固体撮像素子４２の前面側に設けられこれを保護するガラス部材４３と、導体パターン４１ａ及びベースフイルム４１ｂとからなるフレキシブルプリント基板４１と、小型高密度実装モジュール１等によって構成されている。
フレキシブルプリント基板４１は、ベースフイルム４１ｂと、このベースフイルム４１ｂ上に形成される導体パターン４１ａとによって形成されている。
フレキシブルプリント基板４１と固体撮像素子４２との間には、バンプ部材４４が介在している。また、フレキシブルプリント基板４１には、固体撮像素子４２と小型高密度実装モジュール１等とが半田付け等の手段によって電気的に接続されている。この場合において、両者は、その側面に設けられる側面パターンにがフレキシブルプリント基板４１の所定の部位に接触し実装されることで電気的な接続が確保されている。
本実施形態におけるフレキシブルプリント基板４１は、これを構成するベースフイルム４１ｂの一部に所定の大きさの開口部４１ｃが穿設されている。したがってこれにより、導体パターン４１ａの一部は、当該フレキシブルプリント基板４１の裏面側、即ちベースフイルム４１ｂの側から目視可能な状態で露出されている
小型高密度実装モジュール１は、超小型電子機器４０の内部に設けられるフレキシブルプリント基板４１の所定の位置において半田付け等の手段によって電気的に接続されている。
小型高密度実装モジュール１は、上述したようにシート状態の回路基板複数積み重ねた形態のスタック構造とした後、一括したダイシング処理を施すことで複数生成されるものである。こうして生成された小型高密度実装モジュール１の端面には上述の第１の実施形態において説明した通り側面パターン２１が設けられており、その端面はダイシング加工による処理の結果、その平坦性が確保されている。つまり、三枚の回路基板１１・１２・１３の端面はその断面が略面一となるように形成されている。
また、小型高密度実装モジュール１の各回路基板１１・１２・１３は、上述の第１の実施形態に説明した通りにキャビティ１７を有して形成されており、各回路基板１１・１２・１３は、例えば半導体チップやチップ部品等が実装されている。そして、各回路基板１１・１２・１３は半田ボール１４（又はソルダーペースト２２又は異方導電材料（ＡＣＰ又はＡＣＦ等）２３でもよい）等によってスタック構造にて接続されている。
一方、上述したようにフレキシブルプリント基板４１には、これを構成するベースフイルム４１ｂの一部を所定の大きさだけ除去した開口部４１ｃが穿設されており、この開口部４１ｃからは導体パターン４１ａの一部が露出している。
そして、この開口部４１ｃに対応する部位の導体パターン４１ａに対して、小型高密度実装モジュール１の側面パターン（図示せず。図１の符号２１参照）が図１３・図１４に示すように半田４３によって電気的に接続されている。
これにより、フレキシブルプリント基板４１の開口部４１ｃから露出する導体パターン４１ａに対して小型高密度実装モジュール１の側面パターン（２１）が電気的に接続されるようになっている。
そこで、本実施形態においては、フレキシブルプリント基板４１の開口部４１ｃの外面側（ベースフイルム４１ｂの側の面）から露出する導体パターン４１ａと小型高密度実装モジュール１の側面パターン（２１）との半田付け作業を実施することができるようになっている。
一般的な超小型電子機器等においては、機器内部には各種部材等が極めて過密に配設されるのが普通である。したがって、密に配設される部材間を縫って内側から半田付け作業によって小型高密度実装モジュール１の側面パターンとを接続する手段では、それを実施することは困難である場合が多い。
しかしながら、本実施形態によれば、上述したように開口部４１ｃの側（フレキシブルプリント基板４１のベースフイルム４１ｂの外面側）から半田付け作業等を行い得ることから、機器の製造時における作業性の効率化に寄与することができる。
また、本実施形態においては、フレキシブルプリント基板４１に開口部４１ｃを設けたことから、当該フレキシブルプリント基板４１とこれに接続するべき小型高密度実装モジュール１との位置関係を容易に把握することができる。したがって両者を接続する際において、部材配置上の位置合わせを容易に行うことができるので、この点においても製造工程の効率化に寄与することができる。
一方、本実施形態の超小型電子機器においては、上述の第１の実施形態の小型高密度実装モジュール１を適用しているのであるが、この小型高密度実装モジュール１は、端面が平坦に形成されており、その端面に側面パターン（２１）を形成している。そして、この側面パターン（２１）に対して平坦なフレキシブルプリント基板４１を接続するようにしている。したがって、両者を半田付け等によって接続する際には、良好な接続状態を確保するのが容易にできると共に、その半田付け作業の効率化に寄与し得ることになる。
以上説明したように上記第９の実施形態によれば、モジュール１の側面パターンとフレキシブルプリント基板４１の導体パターン４１ａとの接続部位に対応する部位のベースフイルム４１ｂを除去し、ここで半田付けを行うことで、超小型機器の製造を行うのに際して特に新たな設備等を導入することもなく、ベースフイルム４１ｂの側（フレキシブルプリント基板４１の外面側）から容易にモジュール１とフレキシブルプリント基板４１との電気的な接続を確保することができる。
また、開口部４１ｃからモジュール１とフレキシブルプリント基板４１との接続部位を容易に確認し得るので、モジュール１を所定の位置に配置するための位置調整を容易にかつ確実に行うことができる。これと同時に、半田付け等によって接続した後においても、当該箇所の検査及び修正等の作業が容易となる。
さらに、半田付けによる接続を行うことができるので、充分な強度でモジュール１とフレキシブルプリント基板４１との間の接続を確保することができ、よって、このように生成される超小型電子機器については、高い信頼性を確保することができる。
なお、上述の第９の実施形態においては、超小型電子機器において、上述の第１の実施形態の小型高密度実装モジュールを適用した例を示すものであるが、これに代えて上述の第２・第３・第７・第８の実施形態の小型高密度実装モジュール（１Ａ・１Ｂ・１Ｆ・１Ｇ）を全く同様に適用することも可能である。
また、上述の第９の実施形態においては、フレキシブルプリント基板４１に開口部４１ｃを設けることで、この開口部４１ｃの側から導体パターン４１ａと当該フレキシブルプリント基板４１に実装すべき小型高密度実装モジュール１との間の接続を確保すべき半田付け作業を行い得るように構成している。
この手段は、上述の例に限らず、例えば側面パターンを有する単独の回路基板をフレキシブルプリント基板に複数接続する際の手段としても利用し得る。次に説明する第１０の実施形態では、複数の単独の回路基板を上述の第９の実施形態と同様の手段によってフレキシブルプリント基板に接続する場合の例を示している。
図１５・図１６は、本発明の第１０の実施形態を示す図であって、図１５は超小型電子機器の一部を概略的に示す側面図である。また図１６は、図１５の矢印Ｘ１方向から見た矢視図である。
本実施形態の超小型電子機器は、上述の第９の実施形態と略同様の構成からなる撮像モジュール４０Ａであるが、小型高密度実装モジュール１に代えて二枚の回路基板（第１の回路基板１１Ｄ・第２の回路基板１２Ｄ）を具備して構成されている。
二枚の回路基板（１１Ｄ・１２Ｄ）は、それぞれの両面が電気部品を実装する実装面になっており、複数の電気部品１１Ｄａ・１２Ｄａ等が半田付け等によって実装されている。
また、二枚の回路基板（１１Ｄ・１２Ｄ）の端面には側面パターン（特に図示せず）が形成されていて、この側面パターンがフレキシブルプリント基板４１の導体パターン４１ａの所定の位置に半田付け等の接続手段により電気的に接続されている。
そして、第１の回路基板１１Ｄと第２の回路基板１２Ｄとの間には、絶縁部材４５が介在しており、これにより両者はスタック構造となっていると共に、両回路基板１１Ｄ・１２Ｄの間の絶縁性を確保している。その他の構成は、上述の第９の実施形態と全く同様である。したがって、上述の第９の実施形態と同様の部材については同じ符号を附してその説明を省略する。
このように構成される上記第１０の実施形態においても、上述の第９の実施形態と全く同様の効果を得ることができる。そして、第１の回路基板１１Ｄと第２の回路基板１２Ｄとの間に絶縁部材４５を介在させて構成したので、両回路基板１１Ｄ・１２Ｄ間を接近させて配置したとしても、両回路基板１１Ｄ・１２Ｄ間の絶縁性を確実に確保することができる。
［付記］
上記発明の実施形態により、以下のような構成の発明を得ることができる。
（１）半導体チップあるいはチップ部品等の周辺回路部品を搭載しキャビティを有する複数のシート状回路基板を積層させて接続し、これに対してダイシング加工を施して個片化することにより生成される小型高密度実装モジュール。
（２）付記（１）による小型高密度実装モジュールにおいて、
端面に側面パターンが形成されている小型高密度実装モジュール。
（３）付記（１）又は付記（２）のいずれか一方による小型高密度実装モジュールにおいて、
上記シート状回路基板の接続は半田ボールを用いて行われる小型高密度実装モジュール。
（４）付記（１）又は付記（２）のいずれか一方による小型高密度実装モジュールにおいて、
上記シート状回路基板の接続は、ソルダーペーストを用いて行われる小型高密度実装モジュール。
（５）付記（１）又は付記（２）のいずれか一方による小型高密度実装モジュールにおいて、
上記シート状回路基板の接続は、異方導電材料を用いて行われる小型高密度実装モジュール。
本発明の第１の実施形態の小型高密度実装モジュールの構成を示す断面図。 図１の小型高密度実装モジュールの製造方法を説明する図。 本発明の第２の実施形態の小型高密度実装モジュールの構成を示す断面図。 本発明の第３の実施形態の小型高密度実装モジュールの構成を示す断面図。 本発明の第４の実施形態の小型高密度実装モジュールの構成を示す断面図。 図５の小型高密度実装モジュールの製造方法を説明する図。 図５の小型高密度実装モジュールの製造方法を説明する図。 図５の小型高密度実装モジュールの製造方法を説明する図。 本発明の第５の実施形態の小型高密度実装モジュールの構成を示す断面図。 本発明の第６の実施形態の小型高密度実装モジュールの構成を示す断面図。 本発明の第７の実施形態の小型高密度実装モジュールの構成を示す断面図。 本発明の第８の実施形態の小型高密度実装モジュールの構成を示す断面図。 本発明の第９の実施形態を示し、上述の第１の実施形態の小型高密度実装モジュールを適用した超小型電子機器の一部を概略的に示す側面図。 図１３の矢印Ｘ方向から見た矢視図。 本発明の第１０の実施形態における超小型電子機器の一部を概略的に示す側面図。 図１５の矢印Ｘ１方向から見た矢視図。
符号の説明
１・１Ａ・１Ｂ・１Ｃ・１Ｄ・１Ｅ・１Ｆ・１Ｇ……小型高密度実装モジュール
１１・１１Ａ・１１Ｂ・１１Ｃ……第１の回路基板（モジュールの一部）
１１Ｄ……第１の回路基板（単独基板）
１２・１２Ａ・１２Ｂ・１２Ｃ……第２の回路基板（モジュールの一部）
１２Ｄ……第２の回路基板（単独基板）
１３・１３Ａ・１３Ｂ・１３Ｃ……第３の回路基板（モジュールの一部）
１４……半田ボール
１５……半導体チップ（周辺回路部品）
１６……チップ部品（周辺回路部品）
１７……キャビティ
２１……側面パターン
２２……ソルダーペースト
２３……異方導電材料
２８……ダイシング部
３０・３０Ａ……回路基板モジュール
３１・３１Ａ……第１のシート状回路基板
３２・３２Ａ……第２のシート状回路基板
３３・３３Ａ……第３のシート状回路基板
４０・４０Ａ……撮像モジュール（超小型電子機器）
４１……フレキシブルプリント基板
４１ａ……導体パターン（フレキシブルプリント基板）
４１ｂ点手ベースフイルム（フレキシブルプリント基板）
４１ｃ……開口部（フレキシブルプリント基板）
４２……固体撮像素子
４５……絶縁部材
代理人 弁理士 伊藤 進

Claims (3)

  1. 半導体チップあるいはチップ部品等の周辺回路部品を搭載しキャビティを有する複数のシート状回路基板を積層させて接続し、これに対してダイシング加工を施して個片化することにより生成されることを特徴とする小型高密度実装モジュール。
  2. 個片化されて生成されたモジュールの端面には、側面パターンが形成されていることを特徴とする請求項１に記載の小型高密度実装モジュール。
  3. 半導体チップあるいはチップ部品等の周辺回路部品を搭載しキャビティを有する複数のシート状回路基板を積層させて接続し、これに対してダイシング加工を施して個片化することを特徴とする小型高密度実装モジュールの製造方法。
JP2003309343A 2003-09-01 2003-09-01 小型高密度実装モジュール及びその製造方法 Withdrawn JP2005079408A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003309343A JP2005079408A (ja) 2003-09-01 2003-09-01 小型高密度実装モジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003309343A JP2005079408A (ja) 2003-09-01 2003-09-01 小型高密度実装モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005079408A true JP2005079408A (ja) 2005-03-24

Family

ID=34411537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003309343A Withdrawn JP2005079408A (ja) 2003-09-01 2003-09-01 小型高密度実装モジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005079408A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015516693A (ja) * 2012-05-17 2015-06-11 イーガントゥ リミテッド 電子集積のための３次元モジュール
US11024757B2 (en) 2016-01-15 2021-06-01 Sony Corporation Semiconductor device and imaging apparatus
EP3616397B1 (de) * 2017-04-27 2022-01-12 Allied Vision Technologies GmbH Vorrichtung zur erfassung von daten

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015516693A (ja) * 2012-05-17 2015-06-11 イーガントゥ リミテッド 電子集積のための３次元モジュール
US11024757B2 (en) 2016-01-15 2021-06-01 Sony Corporation Semiconductor device and imaging apparatus
US11728447B2 (en) 2016-01-15 2023-08-15 Sony Group Corporation Semiconductor device and imaging apparatus
EP3616397B1 (de) * 2017-04-27 2022-01-12 Allied Vision Technologies GmbH Vorrichtung zur erfassung von daten

Similar Documents

Publication Publication Date Title
US9123664B2 (en) Stackable molded microelectronic packages
KR100560009B1 (ko) 반도체 장치
JP3939429B2 (ja) 半導体装置
US7408257B2 (en) Packaging chip and packaging method thereof
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
JP2005203497A (ja) 半導体装置およびその製造方法
JP2007123595A (ja) 半導体装置及びその実装構造
KR20070009428A (ko) 반도체 장치 및 그 제조 방법
KR20130086347A (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
JP2010277829A (ja) 接続端子付き基板
CN109155288B (zh) 电子元件安装用基板和电子装置
JP2002198463A (ja) チップサイズパッケージおよびその製造方法
JP2003017649A (ja) 半導体装置及び半導体モジュール
JP2015170731A (ja) 半導体装置、半導体装置の製造方法、位置決め治具
TW202226515A (zh) 用於改善附接位置的遮罩設計
US10820416B2 (en) Substrate apparatus and method of manufacturing the same
KR20040014177A (ko) 집적회로와 부재간의 연결 방법 및 이에 의한 회로장치
KR100651465B1 (ko) 전자 회로 모듈 및 집적 회로 장치의 제작 방법과 그를이용한 전자 회로 모듈
JP2001110979A (ja) 半導体装置およびその製造方法
US9673123B2 (en) Electronic device module and method of manufacturing the same
JP2005079408A (ja) 小型高密度実装モジュール及びその製造方法
JP6380244B2 (ja) 半導体装置、電力変換装置
JP2011082221A (ja) 中継基板、プリント基板ユニット、および、中継基板の製造方法
JPH10256318A (ja) 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
JP2011018672A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061107