WO2020184027A1 - 半導体装置、撮像装置および半導体装置の製造方法 - Google Patents

半導体装置、撮像装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2020184027A1
WO2020184027A1 PCT/JP2020/005021 JP2020005021W WO2020184027A1 WO 2020184027 A1 WO2020184027 A1 WO 2020184027A1 JP 2020005021 W JP2020005021 W JP 2020005021W WO 2020184027 A1 WO2020184027 A1 WO 2020184027A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
wiring
sealing portion
image pickup
package
Prior art date
Application number
PCT/JP2020/005021
Other languages
English (en)
French (fr)
Inventor
裕史 西田
清久 酒井
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to CN202080019099.3A priority Critical patent/CN113544840A/zh
Priority to JP2021505604A priority patent/JP7444850B2/ja
Priority to US17/310,935 priority patent/US20220157865A1/en
Publication of WO2020184027A1 publication Critical patent/WO2020184027A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus

Definitions

  • the present disclosure relates to a semiconductor device, an imaging device, and a method for manufacturing the semiconductor device. More specifically, the present invention relates to a semiconductor device in which semiconductor chips are laminated, an image pickup device having the structure, and a method for manufacturing the semiconductor device.
  • a semiconductor device in which two semiconductor chips are laminated is used. By arranging a plurality of semiconductor chips in three dimensions, the semiconductor device can be miniaturized.
  • a semiconductor device for example, an image pickup device configured by stacking an image pickup device package configured by mounting an image pickup device on a substrate and an image processing package configured by mounting an image processing chip mounted on a substrate. It has been proposed (see, for example, Patent Document 1).
  • the image sensor is flip-chip mounted on the substrate, and in the image processing package, the image processing chip is flip-chip mounted on the substrate and further sealed by a sealing material.
  • the image sensor package and the image processing package are arranged at positions where the image sensor and the image processing chip face each other, and a spherical solder is arranged between the wirings arranged on the respective substrates to form the respective packages. Mechanically and electrically connected. At this time, a gap is formed between the image sensor and the image processing chip, and heat conduction is reduced.
  • the present disclosure has been made in view of the above-mentioned problems, and an object of the present disclosure is to reduce the height of a semiconductor device configured by stacking semiconductor chips.
  • the present disclosure has been made to solve the above-mentioned problems, and the first aspect thereof is to arrange a first semiconductor chip and a first wiring connected to the first semiconductor chip. At least a part of the surface is exposed, the first package including the substrate, the second semiconductor chip that exchanges signals with the first semiconductor chip and forms a pad for transmitting the signal on the surface.
  • the sealing portion that covers the second semiconductor chip, the insulating layer formed on the surface of the second semiconductor chip and the surface of the sealing portion adjacent to the surface of the second semiconductor chip, and the insulating layer.
  • a second package including a second wiring connected to the pad via an opening arranged in the pad and formed adjacent to the insulating layer to transmit the signal, and the substrate and the sealing portion. It is a semiconductor device which is arranged between the above and includes the first wiring and the connecting part which connects the second wiring.
  • the sealing portion may be provided with a recess in a region facing the first semiconductor chip.
  • the second semiconductor chip may be arranged between the recess and the insulating layer.
  • the second semiconductor chip may be arranged in the vicinity of the side surface of the recess.
  • the recess may be formed by arranging a second sealing portion having an opening corresponding to the recess adjacent to the sealing portion.
  • the second semiconductor chip is arranged on a support substrate on which a convex portion to be fitted to the recess is formed, and the sealing portion serves as the second semiconductor chip. It may be formed by removing the support substrate after being arranged in a covering shape.
  • the sealing portion may include a via plug penetrating itself.
  • the via plug may be connected to the second wiring, and the connection portion may connect the first wiring and the second wiring via the via plug.
  • the sealing portion may have a recess in a region facing the first semiconductor chip, and the via plug may be arranged in the recess.
  • a metal film may be further provided in a region adjacent to the via plug and facing the first semiconductor chip.
  • a second aspect of the present disclosure includes a first package including an image sensor that generates an image signal based on incident light and a substrate on which a first wiring connected to the image sensor is arranged, and the image pickup.
  • a second semiconductor chip in which a pad for exchanging a signal with an element and transmitting the signal is formed on the surface, a sealing portion for covering the second semiconductor chip while exposing at least a part of the surface, and the above. It is connected to the pad via an insulating layer formed on the surface of the second semiconductor chip and the surface of the sealing portion adjacent to the surface of the second semiconductor chip, and an opening arranged in the insulating layer.
  • a second package including a second wiring formed adjacent to the insulating layer and transmitting the signal, and the first wiring and the first wiring arranged between the substrate and the sealing portion. It is an image pickup apparatus including a connection part for connecting 2 wirings.
  • the substrate may be composed of a transparent member, and the image pickup device may generate the image signal based on the incident light transmitted through the substrate.
  • a third aspect of the present disclosure is the first semiconductor chip in a first package including a first semiconductor chip and a substrate on which a first wiring connected to the first semiconductor chip is arranged.
  • a sealing step of arranging a sealing portion that covers the second semiconductor chip while exposing at least a part of the surface of the second semiconductor chip on which a pad for transmitting the signal is formed while exchanging signals.
  • a second package manufacturing step including a second wiring forming step of connecting to the pad and forming adjacent to the insulating layer to form a second wiring for transmitting the signal, and the substrate and the sealing. This is a method of manufacturing a semiconductor device including a connection step of connecting the first wiring and the second wiring by a connecting portion arranged between the portions.
  • the insulating layer and the wiring layer are formed adjacent to the second semiconductor chip and the sealing portion in the second package, and the wiring of the pad of the second semiconductor chip is located in the region of the sealing portion. It has the effect of being rewired.
  • the substrate is omitted, and it is expected that the height will be reduced.
  • FIG. 1 is a diagram showing a configuration example of a semiconductor device according to the embodiment of the present disclosure.
  • the figure is a diagram showing a configuration example of the image pickup apparatus 1.
  • the semiconductor device according to the embodiment of the present disclosure will be described by taking the image pickup device 1 in the figure as an example.
  • the image pickup apparatus 1 in the figure includes a first package 100, a second package 200, and a connection portion 301.
  • the first package 100 is a package in which the image sensor 110 is mounted on the substrate 120.
  • the image sensor 110 is mounted on the surface of the substrate 120 (the back side of the paper surface in the figure).
  • the second package 200 is configured as a fan out wafer level package (FOWLP: Fan Out Wafer Level Package) having an imaging control chip 210 described later.
  • FOWLP Fan Out Wafer Level Package
  • the substrate is omitted, the imaging control chip 210 is embedded in the sealing portion (sealing portion 220), and the rewiring area for drawing out the wiring from the terminal (pad) formed on the surface of the imaging control chip 210 is provided.
  • It is a package extended to the area of the sealing portion around the image control chip 210.
  • CSP Chip Size Package
  • the wiring area can be widened, and a semiconductor chip having many terminals can be easily mounted.
  • the rewiring region can be formed by the wafer process, and miniaturization becomes possible.
  • the second package 200 in the figure shows an example in which two imaging control chips 210 are provided.
  • connection unit 301 electrically connects the first package 100 and the second package 200.
  • a solder ball having a spherical shape can be used for the connecting portion 301 .
  • the image pickup apparatus 1 in the figure shows an example in which a plurality of connection portions 301 are arranged in the first package 100 and the second package 200.
  • the image pickup device 1 is an example of the semiconductor device described in the claims.
  • FIG. 2 is a diagram showing a configuration example of an imaging device according to the first embodiment of the present disclosure.
  • FIG. 3 is a cross-sectional view showing a configuration example of the image pickup apparatus 1 described with reference to FIG.
  • the first package 100 includes an image sensor 110, a substrate 120, wiring 140, bumps 150, and an adhesive 160.
  • the image sensor 110 is a semiconductor chip composed of pixels having a photoelectric conversion unit that converts the irradiated light into an electric signal arranged in a two-dimensional lattice pattern.
  • the image sensor 110 generates an image signal, which is a signal based on the light from the irradiated subject, and performs image pickup.
  • the generated image signal is transmitted to the imaging control chip 210, which will be described later. Further, the image sensor 110 in the figure captures the incident light transmitted through the substrate 120.
  • the bump 150 electrically connects the image sensor 110 and the wiring 140.
  • the bump 150 can be made of, for example, a metal such as copper (Cu) formed in a columnar shape on a pad (not shown) of the image sensor 110.
  • a bump made of Cu formed in a columnar shape by a plating method, a bump made of solder formed by reflow, a stud bump made of gold (Au) wire, or the like can be used as the bump 150.
  • the substrate 120 is a substrate on which the image sensor 110 is mounted.
  • Wiring 140 is arranged on the surface of the substrate 120 in the figure, and the image sensor 110 is flip-chip mounted on the surface.
  • the substrate 120 in the figure is made of a transparent member such as glass. The incident light transmitted through the substrate 120 irradiates the light receiving surface, which is the surface on which the pixels are arranged, in the image sensor 110.
  • the wiring 140 is a wiring arranged on the surface of the substrate 120.
  • the wiring 140 is electrically connected to the image sensor 110 to transmit a signal.
  • the wiring 140 is connected to the image sensor 110 via the bump 150. This signal corresponds to an image signal output by the image sensor 110 and a control signal input to the image sensor 110.
  • the wiring 140 can be made of, for example, a metal such as Cu.
  • the adhesive 160 adheres the image sensor 110 to the substrate 120.
  • the adhesive 160 is arranged on the peripheral edge of the image sensor 110 and adheres the image sensor 110 to the substrate 120. Thereby, the connection between the image sensor 110 and the wiring 140 by the bump 150 described above can be protected. Further, the light receiving surface of the image sensor 110 can be hermetically sealed by the adhesive 160 and the substrate 120.
  • an epoxy resin can be used for the adhesive 160.
  • the image sensor 110 is an example of the first semiconductor chip described in the claims.
  • Wiring 140 is an example of the first wiring described in the claims.
  • the second package 200 includes an image pickup control chip 210, a sealing portion 220, an insulating layer 230, and a wiring layer 240.
  • the image pickup control chip 210 is a semiconductor chip that controls the image pickup in the image pickup element 110.
  • the image pickup control chip 210 controls image pickup by generating a control signal and outputting it to the image pickup device 110.
  • the image pickup control chip 210 can also process the image signal generated by the image pickup device 110.
  • the image pickup control chip 210 can also be configured by a memory for storing an image signal.
  • FIG. 1 shows an example in which a plurality of imaging control chips 210 are arranged, a configuration in which one imaging control chip 210 is arranged can also be adopted.
  • An insulating film 212 is arranged on the surface of the image pickup control chip 210.
  • the insulating film 212 is, for example, a film made of silicon nitride (SiN) to protect and insulate the surface of the image pickup control chip 210. Further, a pad 211 is formed on the surface of the image pickup control chip 210. The pad 211 is an electrode that transmits a signal or the like to the image pickup control chip 210, and is arranged in an opening formed in the insulating film 212.
  • the sealing portion 220 seals the image pickup control chip 210.
  • the sealing portion 220 is configured to cover the image pickup control chip 210 while exposing at least a part of the surface of the image pickup control chip 210. That is, the image pickup control chip 210 is arranged in a shape embedded in the sealing portion 220 while exposing at least a part of the surface of the image pickup control chip 210. In the figure, the sealing portion 220 is configured to expose the surface of the image pickup control chip 210 and cover the side surface of the image pickup control chip 210.
  • the sealing portion 220 can be made of, for example, an epoxy resin or a polyimide resin. Further, in order to improve the strength of the sealing portion 220, the filler can be dispersed in these resins.
  • a via plug 221 is arranged at the sealing portion 220 in the figure.
  • the via plug 221 is configured to penetrate the sealing portion 220 and is connected to the wiring layer 240 described later.
  • the via plug 221 can be made of, for example, a metal formed in a columnar shape.
  • the insulating layer 230 insulates the wiring layer 240, which will be described later.
  • the insulating layer 230 is formed on the surface of the image pickup control chip 210 and the surface of the sealing portion 220 adjacent to the surface of the image pickup control chip 210. Assuming that the surface of the sealing portion 220 adjacent to the surface of the imaging control chip 210 is the surface of the sealing portion 220, the insulating layer 230 is formed adjacent to the surfaces of the imaging control chip 210 and the sealing portion 220. .. In the insulating layer 230 in the figure, an opening is formed in a region adjacent to the pad 211 of the image pickup control chip 210.
  • the insulating layer 230 can be made of, for example, an epoxy resin, a polyimide resin, an acrylic resin, a phenol resin, or the like.
  • the wiring layer 240 is wiring that transmits signals exchanged with the image sensor 110.
  • the wiring layer 240 is connected to the pad 211 of the image pickup control chip 210 via an opening formed in the insulating layer 230 and is formed adjacent to the insulating layer 230.
  • the wiring layer 240 in the figure is connected to the via plug 221 and the pad 241 described later.
  • the wiring layer 240 and the insulating layer 230 may have a multi-layer structure. That is, a plurality of wiring layers 240 and an insulating layer 230 can be laminated to form a multilayer wiring.
  • the figure shows an example in which the wiring layer 240 and the insulating layer 230 are composed of two layers. Further, a pad 241 is arranged on the outermost insulating layer 230.
  • the pad 241 is connected to the wiring layer 240 arranged in the inner layer.
  • the image pickup apparatus 1 exchanges signals with an external circuit.
  • the pad 241 is an electrode that transmits a signal at that time.
  • the wiring layer 240 can be composed of, for example, Cu, gold (Au), nickel (Ni), chromium (Cr) and palladium (Pd).
  • the pad 211 arranged on the surface of the image pickup control chip 210 is connected to the via plug 221 and the pad 241 arranged in the area of the sealing portion 220 outside the image pickup control chip 210 by the wiring layer 240. Ru.
  • the wiring layer 240 for rearranging the pads arranged on the image pickup control chip 210 in this way is referred to as a rewiring layer.
  • a package configured by expanding the rewiring region to the region of the sealing portion 220 is referred to as FOWLP.
  • An imaging control chip 210 having a large number of pads 211 can be mounted in a package 200 having the same size as the CSP. Further, a pad 241 having a size larger than that of the pad 211 can be arranged.
  • the substrate 120 in the first package 100 can be omitted, so that the height can be reduced.
  • connection portion 500 is arranged on the pad 241.
  • a solder ball can be used for the connection portion 500.
  • the image pickup control chip 210 is an example of the second semiconductor chip described in the claims.
  • the wiring layer 240 is an example of the second wiring layer described in the claims.
  • the connection unit 301 connects the first package 100 and the second package 200. Specifically, the connection portion 301 connects the wiring 140 of the first package 100 and the via plug 221 of the second package 200. As described above, a solder ball can be used for the connection portion 301. Further, as shown in the figure, the first package 100 and the second package 200 are arranged at positions where the image sensor 110 and the image control chip 210 face each other, and are connected by the connecting portion 301. At this time, a gap 400 is formed between the image sensor 110 and the image control chip 210. The gap 400 can insulate the image sensor 110 and the image control chip 210.
  • the connection portion 301 needs to be configured to have a thickness (height) obtained by adding the gap 400 and the thickness of the image sensor 110 and the bump 150. This is to secure a space between the substrate 120 and the sealing portion 220.
  • FIG. 3 is a diagram showing an example of a method for manufacturing an image pickup apparatus according to the first embodiment of the present disclosure.
  • the figure is a diagram showing an example of the manufacturing process of the first package 100 in the manufacturing process of the image pickup apparatus 1.
  • the wiring 140 is formed on the substrate 120 (A in FIG. 3). It can be formed by a known method.
  • the image sensor 110 in which the bumps 150 are arranged is mounted on the substrate 120 (B in FIG. 3). This can be done by pressure welding on the bump 150 made of Au or the like, and can be done by melting the solder on the bump 150 made of solder or the like.
  • the adhesive 160 is placed (C in FIG. 3). This can be done by applying the adhesive 160 with a dispenser or the like and curing the applied adhesive 160. As a result, the first package 100 can be manufactured.
  • connection portion 301 is arranged on the wiring 140 (D in FIG. 3). This can be done, for example, by arranging the connecting portion 301 on the wiring 140 coated with the flux and melting the solder constituting the connecting portion 301.
  • FIG. 4 to 6 are diagrams showing an example of a method for manufacturing an image pickup apparatus according to the first embodiment of the present disclosure.
  • 4 to 6 are diagrams showing an example of the manufacturing process of the second package 200.
  • the imaging control chip 210 and the via plug 221 are arranged on the support substrate 601.
  • the support substrate 601 is a substrate that supports the imaging control chip 210 and the like in the manufacturing process of the second package 200.
  • An image pickup control chip 210 having a pad 211 formed on the support substrate 601 is arranged.
  • the image pickup control chip 210 is arranged so that the back surface, which is a surface different from the front surface on which the pad 211 is formed, is adjacent to the support substrate 601 (E in FIG. 4).
  • the sealing portion 220 is arranged around the imaging control chip 210 and the via plug 221 (F in FIG. 4). This can be done, for example, by arranging the liquid sealing portion 220 by a coating method or a screen printing method and curing the sealing portion 220. It can also be formed by a molding method using a mold. The process is an example of the sealing process described in the claims.
  • the insulating layer 230 is formed adjacent to the surface of the image pickup control chip 210, the surface of the sealing portion 220, and the surface of the via plug 221 (G in FIG. 4). It can be formed, for example, by a coating method.
  • an opening 602 is formed at a position where the pad 211 and the via plug 221 of the image pickup control chip 210 are arranged (H in FIG. 4). This can be formed by forming a resist by photolithography and etching using this resist as a mask. When the photosensitive resist is applied to the insulating layer 230, the opening 602 can be formed by performing exposure and development after forming the insulating layer 230.
  • the step is an example of the insulating layer forming step described in the claims.
  • the wiring layer 240 is formed adjacent to the insulating layer 230.
  • the wiring layer 240 is formed adjacent to the pad 211 via the opening 602 formed in the insulating layer 230 (I in FIG. 5). It can be formed by a plating method. Specifically, a barrier layer such as Ti and a seed layer such as Cu are laminated in order on the surface of the insulating layer 230 by a sputtering method or the like, a mask made of a resist formed by photolithography is placed, and a Cu layer is formed by plating. To do. Next, it can be formed by peeling off the resist and removing the barrier layer and the seed layer in the portion where the Cu layer was not formed by plating. This step is an example of the second wiring layer forming step described in the claims.
  • the insulation layer 230 and the wiring layer 240 are formed a plurality of times to form the multilayer wiring layer 240 and the pad 241 (J in FIG. 5).
  • the support substrate 601 is removed (K in FIG. 5).
  • the second package 200 can be formed.
  • the step is an example of a step of forming the second package according to the claims.
  • connection portion 500 is arranged on the pad 241 of the second package 200. This can be done in the same manner as the arrangement of the connection portion 301.
  • the first package 100 is placed on the second package 200. To place.
  • connection portion 301 connects the wiring 140 of the first package 100 and the via plug 221 of the second package 200. Specifically, the connecting portion 301 is melted again and joined to the via plug 221 coated with the flux.
  • the process is an example of the connection process described in the claims.
  • the first package 100 and the second package 200 manufactured respectively can be combined to manufacture the image pickup apparatus 1.
  • the image pickup apparatus 1 of the first embodiment of the present disclosure can be reduced in height by arranging the second package 200 configured by the fan-out wafer level package.
  • the surface of the second package 200 facing the first package 100 is formed as a flat surface.
  • the image pickup apparatus 1 of the second embodiment of the present disclosure is different from the above-described first embodiment in that a recess is provided on the surface of the second package 200 facing the first package 100. different.
  • FIG. 7 is a diagram showing a configuration example of the image pickup apparatus according to the second embodiment of the present disclosure.
  • FIG. 1 is a cross-sectional view showing a configuration example of the image pickup apparatus 1 as in FIG.
  • the imaging apparatus described with reference to FIG. 1 in that a recess 270 is arranged on a surface of the second package 200 facing the imaging control chip 210, and the first package 100 and the second package 200 are connected by a connecting portion 302. Different from 1.
  • the recess 270 is arranged in the second package 200.
  • the recess 270 can be formed by arranging the second sealing portion 222 on the surface of the sealing portion 220 of the second package 200 facing the first package 100.
  • the second sealing portion 222 can be made of a frame-shaped resin. Specifically, the second sealing portion 222 can be made of a rectangular resin having an opening formed at a position corresponding to the recess 270.
  • a via plug 223 is arranged in the second sealing portion 222.
  • the via plug 223 penetrates the second sealing portion 222 and is coupled to the via plug 221.
  • the via plug 223 can be made of a metal such as Cu, like the via plug 221.
  • the image pickup control chip 210 is arranged adjacent to the bottom surface of the recess 270.
  • the image pickup control chip 210 will be arranged in the region of the sealing portion 222 between the recess 270 and the insulating layer 230.
  • the image sensor 110 of the first package 100 can be housed in the recess 270 formed in this way. This makes it possible to further reduce the height of the image pickup device 1 while ensuring the gap 400 between the image pickup device 110 and the image pickup control chip 210.
  • a thin anisotropic conductive film (ACF: Anisotropic Conductive Film) can be used for the connection portion 302 instead of the solder balls. This is because the image sensor 110 is housed in the recess 270, and the distance between the substrate 120 and the second sealing portion 222 can be narrowed.
  • a bump similar to the bump 150 in the figure can be formed and used as the connecting portion 302.
  • An adhesive 260 is further arranged in the image pickup device 1 in the figure.
  • the adhesive 260 is arranged between the substrate 120 and the second sealing portion 222 to adhere the substrate 120 and the second sealing portion 222.
  • the image sensor 110 can be hermetically sealed.
  • the adhesive 260 is arranged so as to cover the connecting portion 302 and protects the joint by the connecting portion 302.
  • FIG. 8 is a diagram showing an example of a method for manufacturing an image pickup apparatus according to a second embodiment of the present disclosure.
  • FIG. 6 is a diagram showing an example of a manufacturing process of the second package 200, and is a process executed between the processes of K in FIG. 5 and the process of L in FIG.
  • the second sealing portion 222 is arranged in the sealing portion 220 of the second package 200. This can be done by adhering the second sealing portion 222 to the sealing portion 220 with an adhesive (not shown). Next, an opening 603 is formed at a position adjacent to the via plug 221 of the second sealing portion 222. This can be done by etching the second sealing portion 222 (A in the figure).
  • the via plug 223 is placed in the opening 603 (B in the figure). This can be done, for example, by embedding a columnar metal such as Cu using a plating method or the like. After that, the image pickup apparatus 1 can be manufactured by arranging and joining the connecting portion 302 between the wiring 140 and the via plug 223 instead of the connecting portion 301.
  • the configuration of the imaging device 1 other than this is the same as the configuration of the imaging device 1 described in the first embodiment of the present disclosure, the description thereof will be omitted.
  • the recess 270 is arranged in the sealing portion 220 of the second package 200, and the recess 270 is the imaging element of the first package 100. Stores 110. As a result, the image pickup apparatus 1 can be made lower in height.
  • the second sealing portion 222 is arranged on the surface of the sealing portion 220 formed flat to form the recess 270.
  • the image pickup apparatus 1 of the third embodiment of the present disclosure is different from the above-described second embodiment in that a recess is formed in the sealing portion itself.
  • FIG. 9 is a diagram showing a configuration example of an image pickup apparatus according to a third embodiment of the present disclosure.
  • FIG. 7 is a cross-sectional view showing a configuration example of the image pickup apparatus 1 as in FIG. 7.
  • the imaging device 1 in the figure is different from the imaging device 1 described in FIG. 7 in that the second sealing portion 222 is omitted and the sealing portion 224 is arranged instead of the sealing portion 220.
  • the sealing portion 224 seals the image pickup control chip 210 in the same manner as the sealing portion 220.
  • the sealing portion 224 is thicker than the sealing portion 220, and a recess 270 is formed.
  • the image sensor 110 is housed in the recess 270.
  • a via plug 225 is arranged in the sealing portion 224 instead of the via plug 223.
  • the via plug 225 is a via plug having a thickness (height) larger than that of the via plug 223.
  • FIG. 10 is a diagram showing an example of a method for manufacturing an image pickup apparatus according to a third embodiment of the present disclosure.
  • FIG. 6 is a diagram showing an example of a manufacturing process of the second package 200, and is a process to be executed instead of E and F in FIG.
  • the support substrate 604 is used instead of the support substrate 601, and the imaging control chip 210 and the via plug 225 are arranged.
  • the support substrate 604 is a support substrate in which a convex portion 606 is arranged in the central portion by forming a step 605 around the support substrate 604.
  • the convex portion 606 is configured to fit with the concave portion 270.
  • the image pickup control chip 210 is arranged on the convex portion 606, and the via plug 225 is arranged on the step 605 (A in the figure).
  • the sealing portion 224 is arranged in the same manner as F in FIG. 4 (B in the figure). After that, by removing the support substrate 604, a concave portion 270 having a depth corresponding to the height of the convex portion 606 is formed in the sealing portion 224.
  • the steps such as joining the second sealing portion 222 can be omitted, and the manufacturing process of the image pickup apparatus 1 can be simplified.
  • the configuration of the imaging device 1 other than this is the same as the configuration of the imaging device 1 described in the second embodiment of the present disclosure, the description thereof will be omitted.
  • the manufacturing process of the image pickup apparatus 1 can be simplified by arranging the sealing portion 224 in which the recess 270 is formed. ..
  • the image pickup device 1 of the second embodiment described above the image pickup device 110 and the second package 200 are arranged so as to face each other with the gap 400 interposed therebetween.
  • the image pickup device 1 of the fourth embodiment of the present disclosure further arranges a metal film on the surface of the second package 200 facing the image pickup device 110, and the second embodiment described above. Different from.
  • FIG. 11 is a diagram showing a configuration example of an image pickup apparatus according to a fourth embodiment of the present disclosure.
  • FIG. 7 is a cross-sectional view showing a configuration example of the image pickup apparatus 1 as in FIG. 7.
  • the imaging device 1 in the figure is different from the imaging device 1 described in FIG. 7 in that it further includes a metal film 280 and a via plug 226.
  • the metal film 280 is a metal film arranged on the surface of the second package 200 facing the image sensor 110 of the first package 100.
  • the metal film 280 in the figure is arranged on the bottom surface of the recess 270 of the second package 200.
  • the metal film 280 dissipates heat from the image sensor 110 by transferring heat radiated from the image sensor 110.
  • the metal film 280 can be made of Cu or the like.
  • the via plug 226 is a via plug that constitutes a heat transfer path from the surface of the sealing portion 220 facing the first package 100 to the regions of the insulating layer 230 and the wiring layer 240.
  • the via plug arranged to improve heat dissipation in this way is called a thermal via.
  • the via plug 226 in the figure is arranged in the recess 270. Further, the via plug 226 in the figure is arranged adjacent to the metal film 280.
  • the via plug 226 and the metal film 280 can dissipate the radiant heat from the image pickup device 110 to the side where the insulating layer 230 and the wiring layer 240 are arranged. The temperature rise of the image sensor 110 can be reduced.
  • the configuration of the imaging device 1 other than this is the same as the configuration of the imaging device 1 described in the second embodiment of the present disclosure, the description thereof will be omitted.
  • the heat dissipation path of the image pickup element 110 can be configured by arranging the metal film 280 and the via plug 226, and the image pickup device 110 can be configured.
  • the temperature rise can be reduced.
  • the image pickup control chip 210 is arranged between the recess 270 and the insulating layer 230.
  • the image pickup apparatus 1 of the fifth embodiment of the present disclosure is different from the above-described third embodiment in that the image pickup control chip 210 is arranged in the vicinity of the side surface of the recess 270.
  • FIG. 12 is a diagram showing a configuration example of an imaging device according to a fifth embodiment of the present disclosure.
  • FIG. 9 is a cross-sectional view showing a configuration example of the image pickup apparatus 1 as in FIG. It differs from the image pickup apparatus 1 described with reference to FIG. 9 in that a sealing portion 227 is provided instead of the sealing portion 224 of the second package 200, and the imaging control chip 210 is arranged near the side surface of the recess 270.
  • the sealing portion 227 in the figure seals the imaging control chip 210 in the same manner as the sealing portion 224. Similar to the sealing portion 224, the recess 270 is arranged in the sealing portion 227.
  • the image pickup control chip 210 in the figure is arranged near the side surface of the recess 270. Here, the side surface of the recess 270 is a surface adjacent to the bottom surface of the recess 270.
  • the two imaging control chips 210 in the figure are arranged in the vicinity of the opposite side surfaces of the recess 270.
  • the sealing portion 227 is extended to the outer region of the first package 100, and the imaging control chip 210 is arranged in the region.
  • the sealing portion 227 can be formed to have a larger area and a thinner film thickness than the sealing portion 224 of FIG.
  • the second package 200 is configured to have a larger size and a lower profile than the first package 100.
  • a via plug 228 is arranged in the sealing portion 227 instead of the via plug 225.
  • the via plug 228 is a via plug configured to have the same thickness (height) as the thickness of the imaging control chip 210.
  • a signal is transmitted between the image sensor 110 and the image control chip 210 via the via plug 228 and the wiring layer 240.
  • the image pickup control chip 210 is arranged close to the connection portion 302, the signal transmission path is shortened as compared with the second package 200 of FIG. This enables high-speed signal transmission.
  • the image pickup control chip 210 is arranged so as to be separated from the image pickup element 110, the radiation of noise from the image pickup control chip 210 to the image pickup element 110 is reduced. It is possible to reduce the noise of the image signal.
  • the influence of radiant heat from the image pickup control chip 210 is reduced. The temperature rise of the image sensor 110 can be reduced.
  • the configuration of the image pickup apparatus 1 is not limited to this example.
  • a through hole formed by drilling the sealing portion 227 and the insulating layer 230 on the bottom surface of the recess 270 can be arranged.
  • By arranging the through holes it is possible to prevent the atmosphere of the voids 400 from expanding due to heating during reflow soldering. Thereby, the deformation of the image pickup apparatus 1 at the time of reflow soldering can be reduced.
  • FIG. 13 is a diagram showing an example of a method for manufacturing an image pickup apparatus according to a fifth embodiment of the present disclosure.
  • FIG. 6 is a diagram showing an example of a manufacturing process of the second package 200, and is a process to be executed instead of E and F in FIG.
  • the support board 607 is used instead of the support board 601 in FIG. 4, and the image pickup control chip 210 and the via plug 228 are arranged.
  • a step 608 is formed on the peripheral edge of the support substrate 607, and a convex portion 606 described with reference to FIG. 10 is formed on the central portion.
  • the image pickup control chip 210 and the via plug 228 are arranged on the step 608 (A in the figure).
  • the sealing portion 227 is arranged (B in the figure). After that, by forming the insulating layer 230 and the wiring layer 240 and removing the support substrate 607, a concave portion 270 having a depth corresponding to the height of the convex portion 606 is formed in the sealing portion 227.
  • the imaging control chip 210 and the via plug 228 can be arranged in the vicinity of the side surface of the recess 270.
  • the configuration of the imaging device 1 other than this is the same as the configuration of the imaging device 1 described in the third embodiment of the present disclosure, the description thereof will be omitted.
  • the thickness of the sealing portion 227 is increased by arranging the imaging control chip 210 in the vicinity of the side surface of the recess 270 of the sealing portion 227. Can be thinned.
  • the height of the second package 200 can be reduced, and the height of the image pickup apparatus 1 can be reduced.
  • the image pickup control chip 210 is arranged in the second package 200.
  • the image pickup apparatus 1 of the sixth embodiment of the present disclosure differs from the fifth embodiment described above in that a plurality of semiconductor chips having different thicknesses are arranged in the second package 200. ..
  • FIG. 14 is a diagram showing a configuration example of an image pickup apparatus according to a sixth embodiment of the present disclosure.
  • FIG. 12 is a cross-sectional view showing a configuration example of the image pickup apparatus 1 as in FIG.
  • the second package 200 is different from the image pickup apparatus 1 described with reference to FIG. 12 in that the image pickup control chip 250 is provided instead of the image pickup control chip 210 and the memory chip 254 is further provided.
  • the memory chip 254 is a memory that stores an image signal generated by the image sensor 110.
  • the memory chip 254 includes an insulating film 256 and a pad 255 arranged in the opening of the insulating film 256.
  • the image pickup control chip 250 is an image pickup control chip configured to be taller than the memory chip 254. Further, the image pickup control chip 250 is a semiconductor chip having a relatively narrow width.
  • the image pickup control chip 250 includes an insulating film 252 and a pad 251 arranged in the opening of the insulating film 252. The pads 251 and 255 are connected to the wiring layer 240 described above.
  • the sealing portion 227 in the figure seals the image pickup control chip 250 and the memory chip 254.
  • the memory chip 254 is arranged between the recess 270 and the insulating layer 230, and the imaging control chip 250 is arranged near the side surface of the recess 270.
  • the relatively thick imaging control chip 250 near the side surface of the recess 270
  • the relatively thin memory chip 254 can be arranged near the bottom surface of the recess 270.
  • the thickness of the sealing portion 227 can be reduced.
  • the imaging control chip 250 is arranged on the step 608 of the support substrate 607 of A in FIG. 13, and the memory chip 254 is arranged on the convex portion 606 of the support substrate 607 to form a sealing portion. It can be manufactured by forming 227.
  • the configuration of the image pickup apparatus 1 is not limited to this example.
  • a semiconductor chip having other functions can be arranged in place of the image control chip 250 and the memory chip 254.
  • the configuration of the imaging device 1 other than this is the same as the configuration of the imaging device 1 described in the fifth embodiment of the present disclosure, the description thereof will be omitted.
  • the image pickup control chip 250 is arranged near the side surface of the recess 270 of the sealing portion 227, and the memory chip 254 is placed in the vicinity of the side surface of the sealing portion 227. It is arranged near the bottom surface of the recess 270.
  • the semiconductor chip having the thinnest thickness is arranged near the bottom surface of the recess 270 of the sealing portion 227. As a result, the image pickup device 1 can be made low in height.
  • the configuration of the image pickup apparatus 1 of the fourth embodiment of the present disclosure can be applied to other embodiments. Specifically, the metal film 280 and the via plug 226 described in FIG. 11 can be applied to the image pickup apparatus 1 of FIGS. 9, 12 and 13.
  • Configuration example of imaging device> A configuration example of an imaging device, which is an example of the semiconductor device of the present disclosure, will be described.
  • FIG. 15 is a block diagram showing a configuration example of the imaging device according to the embodiment of the present disclosure.
  • the image pickup apparatus 1 in the figure includes a pixel array unit 10, a vertical drive unit 20, a column signal processing unit 30, and a control unit 40.
  • the pixel array unit 10 is configured by arranging pixels 19 in a two-dimensional grid pattern.
  • the pixel 19 generates an image signal according to the irradiated light.
  • the pixel 19 has a photoelectric conversion unit that generates an electric charge according to the irradiated light.
  • the pixel 19 further has a pixel circuit. This pixel circuit generates an image signal based on the electric charge generated by the photoelectric conversion unit. The generation of the image signal is controlled by the control signal generated by the vertical drive unit 20 described later.
  • the signal lines 11 and 12 are arranged in the pixel array unit 10 in an XY matrix.
  • the signal line 11 is a signal line that transmits a control signal of the pixel circuit in the pixel 19, is arranged for each line of the pixel array unit 10, and is commonly wired to the pixel 19 arranged in each line.
  • the signal line 12 is a signal line that transmits an image signal generated by the pixel circuit of the pixel 19, is arranged for each row of the pixel array unit 10, and is commonly wired to the pixel 19 arranged in each row. To. These photoelectric conversion units and pixel circuits are formed on a semiconductor substrate.
  • the vertical drive unit 20 generates a control signal for the pixel circuit of the pixel 19.
  • the vertical drive unit 20 transmits the generated control signal to the pixel 19 via the signal line 11 in the figure.
  • the column signal processing unit 30 processes the image signal generated by the pixel 19.
  • the column signal processing unit 30 processes the image signal transmitted from the pixel 19 via the signal line 12 in the figure.
  • the processing in the column signal processing unit 30 corresponds to, for example, analog-to-digital conversion that converts an analog image signal generated in pixel 19 into a digital image signal.
  • the image signal processed by the column signal processing unit 30 is output as an image signal of the image pickup apparatus 1.
  • the control unit 40 controls the entire image pickup apparatus 1.
  • the control unit 40 controls the image pickup apparatus 1 by generating and outputting a control signal for controlling the vertical drive unit 20 and the column signal processing unit 30.
  • the control signal generated by the control unit 40 is transmitted to the vertical drive unit 20 and the column signal processing unit 30 by the signal lines 41 and 42, respectively.
  • the pixel array unit 10 of the image pickup device 1 in the figure can be applied to the image pickup device 110 described in FIG. Further, the vertical drive unit 20, the column signal processing unit 30, and the control unit 40 of the image pickup device 1 in the figure can be applied to the image pickup control chip 210 described in FIG.
  • the pixel 19 arranged in the pixel array unit 10 is composed of a circuit that handles analog signals, such as a photoelectric conversion unit and a pixel circuit. It is composed of a relatively low speed circuit, and a relatively high power supply voltage is applied.
  • the vertical drive unit 20 and the column signal processing unit 30 generate a control signal and process an analog-digitally converted digital image signal, and are mainly composed of a logic circuit. It is composed of a high-speed circuit and a relatively low power supply voltage is applied.
  • the pixel array unit 10, the vertical drive unit 20, the column signal processing unit 30, and the control unit 40 are configured by circuits having different characteristics. Therefore, the performance of the image pickup apparatus 1 can be improved by dividing these into an image pickup element 110 and an image pickup control chip 210, which are different semiconductor chips, and forming each of them by an optimum process for these circuits.
  • the pixel array unit 10 in the figure is arranged in the first package 100, and the vertical drive unit 20, the column signal processing unit 30, and the control unit 40 in the figure are arranged in the second package 200. By stacking and arranging the first package 100 and the second package 200 and connecting them by the connection unit 301, a wiring path between the pixel array unit 10 and the vertical drive unit 20 and the column signal processing unit 30 can be established. Can be shortened.
  • the configuration of the image pickup apparatus 1 is not limited to this example.
  • the pixel array unit 10 and the vertical drive unit 20 can be applied to the image pickup device 110 in FIG. 2, and the column signal processing unit 30 and the control unit 40 can be applied to the image pickup control chip 210 in FIG.
  • the technology according to the present disclosure can be applied to various products.
  • the present technology may be realized as an image pickup device mounted on an image pickup device such as a camera.
  • FIG. 16 is a block diagram showing a schematic configuration example of a camera which is an example of an imaging device to which the present technology can be applied.
  • the camera 1000 in the figure includes a lens 1001, an image pickup element 1002, an image pickup control unit 1003, a lens drive unit 1004, an image processing unit 1005, an operation input unit 1006, a frame memory 1007, a display unit 1008, and the like. It is provided with a recording unit 1009.
  • the lens 1001 is a photographing lens of the camera 1000.
  • the lens 1001 collects light from the subject and causes the light to be incident on the image sensor 1002 described later to form an image of the subject.
  • the image pickup device 1002 is a semiconductor device that captures the light from the subject focused by the lens 1001.
  • the image sensor 1002 generates an analog image signal corresponding to the irradiated light, converts it into a digital image signal, and outputs the signal.
  • the image pickup control unit 1003 controls the image pickup in the image pickup device 1002.
  • the image pickup control unit 1003 controls the image pickup device 1002 by generating a control signal and outputting the control signal to the image pickup device 1002. Further, the image pickup control unit 1003 can perform autofocus on the camera 1000 based on the image signal output from the image pickup device 1002.
  • the autofocus is a system that detects the focal position of the lens 1001 and automatically adjusts it.
  • a method (image plane phase difference autofocus) in which the image plane phase difference is detected by the phase difference pixels arranged in the image sensor 1002 to detect the focal position can be used. It is also possible to apply a method (contrast autofocus) of detecting the position where the contrast of the image is highest as the focal position.
  • the image pickup control unit 1003 adjusts the position of the lens 1001 via the lens drive unit 1004 based on the detected focus position, and performs autofocus.
  • the image pickup control unit 1003 can be configured by, for example, a DSP (Digital Signal Processor) equipped with firmware.
  • DSP Digital Signal Processor
  • the lens driving unit 1004 drives the lens 1001 based on the control of the imaging control unit 1003.
  • the lens driving unit 1004 can drive the lens 1001 by changing the position of the lens 1001 using a built-in motor.
  • the image processing unit 1005 processes the image signal generated by the image sensor 1002. This processing includes, for example, demosaic to generate an image signal of a color that is insufficient among the image signals corresponding to red, green, and blue for each pixel, noise reduction to remove noise of the image signal, and coding of the image signal. Applicable.
  • the image processing unit 1005 can be configured by, for example, a microcomputer equipped with firmware.
  • the operation input unit 1006 receives the operation input from the user of the camera 1000.
  • a push button or a touch panel can be used for the operation input unit 1006.
  • the operation input received by the operation input unit 1006 is transmitted to the image pickup control unit 1003 and the image processing unit 1005. After that, processing according to the operation input, for example, processing such as imaging of the subject is activated.
  • the frame memory 1007 is a memory that stores a frame that is an image signal for one screen.
  • the frame memory 1007 is controlled by the image processing unit 1005 to hold the frame in the process of image processing.
  • the display unit 1008 displays the image processed by the image processing unit 1005.
  • a liquid crystal panel can be used for the display unit 1008, for example.
  • the recording unit 1009 records the image processed by the image processing unit 1005.
  • a memory card or a hard disk can be used for the recording unit 1009.
  • the cameras to which this disclosure can be applied have been described above.
  • the present technology can be applied to the image pickup device 1002 among the configurations described above.
  • the image pickup device 1 described with reference to FIG. 1 can be applied to the image pickup device 1002.
  • the height of the image sensor 1002 can be reduced, and the camera 1000 can be miniaturized.
  • the technology according to the present disclosure may be applied to other devices such as a monitoring device.
  • the present technology can have the following configurations.
  • a first package including a first semiconductor chip and a substrate on which a first wiring connected to the first semiconductor chip is arranged, and A second semiconductor chip in which a pad for exchanging a signal with the first semiconductor chip and transmitting the signal is formed on the surface, and a seal covering the second semiconductor chip while exposing at least a part of the surface.
  • a second package with a second wiring connected to the pad and formed adjacent to the insulating layer to transmit the signal.
  • a semiconductor device including a connecting portion arranged between the substrate and the sealing portion and connecting the first wiring and the second wiring.
  • the sealing portion is provided with a recess in a region facing the first semiconductor chip.
  • the second semiconductor chip is arranged between the recess and the insulating layer.
  • the second semiconductor chip is arranged in the vicinity of the side surface of the recess.
  • the recess according to (2) or (3) above, wherein the recess is formed by arranging a second sealing portion having an opening corresponding to the recess adjacent to the sealing portion.
  • the recess is arranged so that the second semiconductor chip is arranged on a support substrate on which a convex portion to be fitted to the recess is formed, and the sealing portion covers the second semiconductor chip.
  • the sealing portion includes a via plug penetrating itself.
  • the via plug is connected to the second wiring and is connected to the second wiring.
  • the semiconductor device according to (7), wherein the connection portion connects the first wiring and the second wiring via the via plug.
  • the sealing portion is provided with a recess in a region facing the first semiconductor chip.
  • a first package including an image sensor that generates an image signal based on incident light and a substrate on which a first wiring connected to the image sensor is arranged.
  • a second semiconductor chip in which a pad for exchanging a signal with the image sensor and transmitting the signal is formed on the surface, and a sealing portion for covering the second semiconductor chip while exposing at least a part of the surface.
  • the pad is provided with an insulating layer formed on the surface of the second semiconductor chip and the surface of the sealing portion adjacent to the surface of the second semiconductor chip, and an opening arranged in the insulating layer.
  • a second package that is connected and is formed adjacent to the insulating layer and includes a second wiring that transmits the signal.
  • An imaging device including a connection portion arranged between the substrate and the sealing portion and connecting the first wiring and the second wiring. (12)
  • the substrate is made of a transparent member.
  • the image pickup device according to (11), wherein the image pickup device generates the image signal based on the incident light transmitted through the substrate.
  • a signal is exchanged with the first semiconductor chip in a first package including a first semiconductor chip and a substrate on which a first wiring connected to the first semiconductor chip is arranged, and a signal is exchanged on the surface.
  • a sealing step of arranging a sealing portion that covers the second semiconductor chip while exposing at least a part of the surface of the second semiconductor chip on which the pad for transmitting the signal is formed, the second semiconductor chip.
  • the insulation is connected to the pad via an insulating layer forming step of forming an insulating layer on the surface and the surface of the sealing portion adjacent to the surface of the second semiconductor chip and an opening formed in the insulating layer.
  • a second package manufacturing step comprising a second wire forming step of forming a second wire formed adjacent to the layer and transmitting the signal.
  • a method for manufacturing a semiconductor device comprising a connection step of connecting the first wiring and the second wiring by a connection portion arranged between the substrate and the sealing portion.
  • Image sensor 10 Pixel array unit 20 Vertical drive unit 30
  • Column signal processing unit 40 Control unit 100 First package 110 Image sensor 120 Board 140 Wiring 150 Bump 160, 260 Adhesive 200 Second package 210, 250 Image control chip 211 , 241, 251 and 255 Pads 212, 252, 256 Insulating film 220, 224, 227 Sealing part 222 Second sealing part 221, 223, 225, 226, 228 Via plug 230 Insulating layer 240 Wiring layer 254 Memory chip 270 Recess 280 Metal film 301, 302, 500 Connection part 400 Void 601, 604, 607 Support substrate 606 Convex part 1000 Camera 1002 Image sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

半導体チップが積層されて構成された半導体装置を低背化する。　半導体装置は、第１のパッケージ、第２のパッケージおよび接続部を具備する。第１のパッケージは、第１の半導体チップおよび当該第１の半導体チップに接続される第１の配線が配置される基板を備える。第２のパッケージは、第１の半導体チップと信号のやりとりを行うとともに表面に信号を伝達するパッドが形成される第２の半導体チップと、表面の少なくとも一部を露出させながら第２の半導体チップを覆う封止部と、第２の半導体チップの表面および当該第２の半導体チップの表面に隣接する封止部の面に形成される絶縁層と、絶縁層に配置される開口部を介してパッドに接続されて絶縁層に隣接して形成されて信号を伝達する第２の配線とを備える。接続部は、基板および封止部の間に配置されて第１の配線および第２の配線を接続する。

Description

半導体装置、撮像装置および半導体装置の製造方法
　本開示は、半導体装置、撮像装置および半導体装置の製造方法に関する。詳しくは、半導体チップが積層されて構成された半導体装置、当該構成を採る撮像装置および当該半導体装置の製造方法に関する。
　従来、２つの半導体チップが積層されて構成された半導体装置が使用されている。複数の半導体チップを３次元に配置することにより、半導体装置を小型化することができる。このような半導体装置として、例えば、基板に撮像素子が実装されて構成された撮像素子パッケージと基板に画像処理チップが実装されて構成された画像処理パッケージとが積層されて構成された撮像装置が提案されている（例えば、特許文献１参照。）。
　この撮像装置においては、撮像素子パッケージでは撮像素子が基板にフリップチップ実装され、画像処理パッケージでは画像処理チップが基板にフリップチップ実装されるとともに封止材によりより封止される。この撮像素子および画像処理チップが対向する位置に撮像素子パッケージおよび画像処理パッケージが配置され、それぞれの基板に配置された配線同士の間に球状に構成された半田が配置されて、それぞれのパッケージが機械的および電気的に接続される。この際、撮像素子および画像処理チップの間には空隙が形成され、熱伝導が軽減される。
国際公開第２０１７／１２２４４９号
　上述の従来技術では、それぞれのパッケージに配置された２つの基板が積層されるため、半導体装置が高背化するという問題がある。
　本開示は、上述した問題点に鑑みてなされたものであり、半導体チップが積層されて構成された半導体装置を低背化することを目的としている。
　本開示は、上述の問題点を解消するためになされたものであり、その第１の態様は、第１の半導体チップおよび当該第１の半導体チップに接続される第１の配線が配置される基板を備える第１のパッケージと、上記第１の半導体チップと信号のやりとりを行うとともに表面に上記信号を伝達するパッドが形成される第２の半導体チップと、上記表面の少なくとも一部を露出させながら第２の半導体チップを覆う封止部と、上記第２の半導体チップの表面および当該第２の半導体チップの表面に隣接する上記封止部の面に形成される絶縁層と、上記絶縁層に配置される開口部を介して上記パッドに接続されて上記絶縁層に隣接して形成されて上記信号を伝達する第２の配線とを備える第２のパッケージと、上記基板および上記封止部の間に配置されて上記第１の配線および上記第２の配線を接続する接続部とを具備する半導体装置である。
　また、この第１の態様において、上記封止部は、上記第１の半導体チップと対向する領域に凹部を備えてもよい。
また、この第１の態様において、上記第２の半導体チップは、上記凹部および上記絶縁層の間に配置されてもよい。
　また、この第１の態様において、上記第２の半導体チップは、上記凹部の側面の近傍に配置されてもよい。
　また、この第１の態様において、上記凹部は、当該凹部に対応する開口部が形成された第２の封止部が上記封止部に隣接して配置されて形成されてもよい。
　また、この第１の態様において、上記凹部は、当該凹部に嵌合する凸部が形成された支持基板に上記第２の半導体チップが配置されて上記封止部が上記第２の半導体チップを覆う形状に配置された後に上記支持基板を除去することにより形成されてもよい。
　また、この第１の態様において、上記封止部は、自身を貫通するビアプラグを備えてもよい。
　また、この第１の態様において、上記ビアプラグは、上記第２の配線に接続され、上記接続部は、上記ビアプラグを介して上記第１の配線および上記第２の配線を接続してもよい。
　また、この第１の態様において、上記封止部は、上記第１の半導体チップと対向する領域に凹部を備え、上記ビアプラグは、上記凹部に配置されてもよい。
　また、この第１の態様において、上記ビアプラグに隣接するとともに上記第１の半導体チップに対向する領域に配置される金属膜をさらに具備してもよい。
　また、本開示の第２の態様は、入射光に基づいて画像信号を生成する撮像素子および当該撮像素子に接続される第１の配線が配置される基板を備える第１のパッケージと、上記撮像素子と信号のやりとりを行うとともに表面に上記信号を伝達するパッドが形成される第２の半導体チップと、上記表面の少なくとも一部を露出させながら第２の半導体チップを覆う封止部と、上記第２の半導体チップの表面および当該第２の半導体チップの表面に隣接する上記封止部の面に形成される絶縁層と、上記絶縁層に配置される開口部を介して上記パッドに接続されて上記絶縁層に隣接して形成されて上記信号を伝達する第２の配線とを備える第２のパッケージと、上記基板および上記封止部の間に配置されて上記第１の配線および上記第２の配線を接続する接続部とを具備する撮像装置である。
　また、この第２の態様において、上記基板は、透明な部材により構成され、上記撮像素子は、上記基板を透過した上記入射光に基づいて上記画像信号を生成してもよい。
　また、本開示の第３の態様は、第１の半導体チップおよび当該第１の半導体チップに接続される第１の配線が配置される基板を備える第１のパッケージにおける上記第１の半導体チップと信号のやりとりを行うとともに表面に上記信号を伝達するパッドが形成される第２の半導体チップの上記表面の少なくとも一部を露出させながら第２の半導体チップを覆う封止部を配置する封止工程、上記第２の半導体チップの表面および当該第２の半導体チップの表面に隣接する上記封止部の面に絶縁層を形成する絶縁層形成工程および上記絶縁層に形成される開口部を介して上記パッドに接続されて上記絶縁層に隣接して形成されて上記信号を伝達する第２の配線を形成する第２の配線形成工程を備える第２のパッケージ製造工程と、上記基板および上記封止部の間に配置される接続部により上記第１の配線および上記第２の配線を接続する接続工程とを具備する半導体装置の製造方法である。
以上のような態様により、第２のパッケージにおいて第２の半導体チップおよび封止部に隣接して絶縁層および配線層が形成されて第２の半導体チップのパッドの配線が封止部の領域に再配線されるという作用を奏する。第２のパッケージにおいては、基板が省略され、低背化が想定される。
本開示の実施の形態に係る半導体装置の構成例を示す図である。 本開示の第１の実施の形態に係る撮像装置の構成例を示す図である。 本開示の第１の実施の形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施の形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施の形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第１の実施の形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第２の実施の形態に係る撮像装置の構成例を示す図である。 本開示の第２の実施の形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第３の実施の形態に係る撮像装置の構成例を示す図である。 本開示の第３の実施の形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第４の実施の形態に係る撮像装置の構成例を示す図である。 本開示の第５の実施の形態に係る撮像装置の構成例を示す図である。 本開示の第５の実施の形態に係る撮像装置の製造方法の一例を示す図である。 本開示の第６の実施の形態に係る撮像装置の構成例を示す図である。 本開示の実施の形態に係る撮像装置の構成例を示すブロック図である。 本技術が適用され得る撮像装置の一例であるカメラの概略的な構成例を示すブロック図である。
　次に、図面を参照して、本開示を実施するための形態（以下、実施の形態と称する）を説明する。以下の図面において、同一または類似の部分には同一または類似の符号を付している。また、以下の順序で実施の形態の説明を行う。
　１．第１の実施の形態
　２．第２の実施の形態
　３．第３の実施の形態
　４．第４の実施の形態
　５．第５の実施の形態
　６．第６の実施の形態
　７．撮像装置の構成例
　８．カメラへの応用例
　＜１．第１の実施の形態＞
　［半導体装置の構成］
　図１は、本開示の実施の形態に係る半導体装置の構成例を示す図である。同図は、撮像装置１の構成例を表す図である。同図の撮像装置１を例に挙げて本開示の実施の形態における半導体装置を説明する。同図の撮像装置１は、第１のパッケージ１００と、第２のパッケージ２００と、接続部３０１とを備える。　
　第１のパッケージ１００は、基板１２０に撮像素子１１０が実装されて構成されたパッケージである。撮像素子１１０は、基板１２０の表面（同図における紙面の奥側）に実装される。
　一方、第２のパッケージ２００は、後述する撮像制御チップ２１０を有するファンアウトウェハレベルパッケージ（ＦＯＷＬＰ：Fan Out Wafer Level Package）に構成される
。このＦＯＷＬＰは、基板が省略され、撮像制御チップ２１０が封止部（封止部２２０）に埋め込まれるとともに撮像制御チップ２１０の表面に形成された端子（パッド）から配線を引き出す再配線の領域を撮像制御チップ２１０の周囲の封止部の領域に拡張したパッケージである。ＣＳＰ（Chip Size Package）と比較して、配線領域を広くすることがで
き、多くの端子を有する半導体チップの実装を容易に行うことができるパッケージである。また、再配線領域はウェハプロセスにより形成することができ、微細化が可能となる。同図の第２のパッケージ２００は、２つの撮像制御チップ２１０を備える例を表したものである。
　接続部３０１は、第１のパッケージ１００と第２のパッケージ２００とを電気的に接続するものである。この接続部３０１には、例えば、球形状に構成された半田ボールを使用することができる。同図の撮像装置１は、複数の接続部３０１が第１のパッケージ１００および第２のパッケージ２００に配置される例を表したものである。なお、撮像装置１は、請求の範囲に記載の半導体装置の一例である。
　［撮像装置の構成］
　図２は、本開示の第１の実施の形態に係る撮像装置の構成例を示す図である。同図は、図１において説明した撮像装置１の構成例を表す断面図である。
　第１のパッケージ１００は、撮像素子１１０と、基板１２０と、配線１４０と、バンプ１５０と、接着剤１６０とを備える。
　撮像素子１１０は、照射された光を電気信号に変換する光電変換部を有する画素が２次元格子状に配置されて構成された半導体チップである。この撮像素子１１０は、照射された被写体からの光に基づく信号である画像信号を生成して撮像を行う。生成された画像信号は、後述する撮像制御チップ２１０に伝達される。また、同図の撮像素子１１０は、基板１２０を透過した入射光の撮像を行う。
　バンプ１５０は、撮像素子１１０および配線１４０を電気的に接続するものである。このバンプ１５０は、例えば、撮像素子１１０のパッド（不図示）上に柱状に形成された銅（Ｃｕ）等の金属により構成することができる。例えば、めっき法により柱状に形成されたＣｕによるバンプ、リフローにより形成された半田によるバンプおよび金（Ａｕ）線により形成されたスタッドバンプ等をバンプ１５０として使用することができる。
　基板１２０は、撮像素子１１０が実装される基板である。同図の基板１２０は表面に配線（配線１４０）が配置され、この表面に撮像素子１１０がフリップチップ実装される。また、同図の基板１２０は、ガラス等の透明な部材により構成される。この基板１２０を透過した入射光は、撮像素子１１０における画素が配置された面である受光面に照射される。
　配線１４０は、基板１２０の表面に配置される配線である。この配線１４０は、撮像素子１１０と電気的に接続されて信号を伝達するものである。具体的には、配線１４０は、バンプ１５０を介して撮像素子１１０に接続される。この信号には、撮像素子１１０により出力される画像信号や撮像素子１１０に入力される制御信号が該当する。配線１４０は、例えば、Ｃｕ等の金属により構成することができる。
　接着剤１６０は、撮像素子１１０を基板１２０に接着するものである。この接着剤１６０は、撮像素子１１０の周縁部に配置され、撮像素子１１０を基板１２０に接着する。これにより、上述のバンプ１５０による撮像素子１１０および配線１４０の間の接続を保護することができる。また、接着剤１６０および基板１２０により、撮像素子１１０の受光面を気密封止することができる。接着剤１６０には、例えば、エポキシ樹脂を使用することができる。
　なお、撮像素子１１０は、請求の範囲に記載の第１の半導体チップの一例である。配線１４０は、請求の範囲に記載の第１の配線の一例である。
　第２のパッケージ２００は、撮像制御チップ２１０と、封止部２２０と、絶縁層２３０と、配線層２４０とを備える。
　撮像制御チップ２１０は、撮像素子１１０における撮像を制御する半導体チップである。この撮像制御チップ２１０は、制御信号を生成して撮像素子１１０に対して出力することにより、撮像を制御する。また、撮像制御チップ２１０は、撮像素子１１０により生成された画像信号の処理を行うこともできる。また、撮像制御チップ２１０は、画像信号を記憶するメモリにより構成することもできる。また、同図は、複数の撮像制御チップ２１０を配置する場合の例を表したものであるが、１つの撮像制御チップ２１０を配置する構成を採ることもできる。撮像制御チップ２１０の表面には絶縁膜２１２が配置される。この絶縁膜２１２は、例えば、窒化シリコン（ＳｉＮ）により構成され、撮像制御チップ２１０の表面の保護および絶縁を行う膜である。また、撮像制御チップ２１０の表面には、パッド２１１が形成される。このパッド２１１は、撮像制御チップ２１０に信号等を伝達する電極であり、絶縁膜２１２に形成された開口部に配置される。
　封止部２２０は、撮像制御チップ２１０を封止するものである。この封止部２２０は、撮像制御チップ２１０の表面の少なくとも一部を露出させながら撮像制御チップ２１０を覆う形状に構成される。すなわち、撮像制御チップ２１０は、撮像制御チップ２１０の表面の少なくとも一部を露出させながら封止部２２０に埋め込まれた形状に配置される。同図においては、封止部２２０は、撮像制御チップ２１０の表面を露出させるとともに撮像制御チップ２１０の側面を覆う形状に構成される。封止部２２０は、例えば、エポキシ樹脂やポリイミド樹脂により構成することができる。また、封止部２２０の強度を向上させるため、フィラーをこれらの樹脂に分散させることもできる。また、同図の封止部２２０には、ビアプラグ２２１が配置される。このビアプラグ２２１は、封止部２２０を貫通する形状に構成され、後述する配線層２４０に接続される。ビアプラグ２２１は、例えば、柱状に形成された金属により構成することができる。
　絶縁層２３０は、後述する配線層２４０を絶縁するものである。この絶縁層２３０は、撮像制御チップ２１０の表面および撮像制御チップ２１０の表面に隣接する封止部２２０の面に形成される。この撮像制御チップ２１０の表面に隣接する封止部２２０の面を封止部２２０の表面と想定すると、絶縁層２３０は、撮像制御チップ２１０および封止部２２０の表面に隣接して形成される。同図の絶縁層２３０には、撮像制御チップ２１０のパッド２１１に隣接する領域に開口部が形成される。絶縁層２３０は、例えば、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂およびフェノール樹脂等により構成することができる。
　配線層２４０は、撮像素子１１０との間においてやり取りされる信号を伝達する配線である。この配線層２４０は、絶縁層２３０に形成された開口部を介して撮像制御チップ２１０のパッド２１１に接続されるとともに絶縁層２３０に隣接して形成される。同図の配線層２４０は、ビアプラグ２２１や後述するパッド２４１に接続される。この配線層２４０および絶縁層２３０は、多層構成にすることもできる。すなわち、複数の配線層２４０および絶縁層２３０を積層して多層配線を構成することができる。同図は、配線層２４０および絶縁層２３０が２層に構成される例を表したものである。また、最外層の絶縁層２３０には、パッド２４１が配置される。このパッド２４１は、内層に配置された配線層２４０に接続される。撮像装置１は外部の回路との間において信号のやり取りを行う。パッド２４１は、その際の信号を伝達する電極である。配線層２４０は、例えば、Ｃｕ、金（Ａｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）およびパラジウム（Ｐｄ）により構成することができる。
　同図に表したように、撮像制御チップ２１０の表面に配置されたパッド２１１が配線層２４０により撮像制御チップ２１０の外側の封止部２２０の領域に配置されたビアプラグ２２１やパッド２４１に接続される。これにより、パッド２１１が撮像制御チップ２１０の外側の領域に再配置される。このように、撮像制御チップ２１０に配置されたパッドを再配置する配線層２４０は、再配線層と称される。また、再配線領域を封止部２２０の領域に広げて構成されたパッケージは、ＦＯＷＬＰと称される。多数のパッド２１１を有する撮像制御チップ２１０をＣＳＰと同規模の大きさのパッケージ２００に実装することができる。また、パッド２１１と比較して大きなサイズのパッド２４１を配置することもできる。
　また、第２のパッケージ２００は、第１のパッケージ１００における基板１２０を省略することができるため、低背化が可能となる。
　パッド２４１には、接続部５００が配置される。この接続部５００には、半田ボールを使用することができる。
　なお、撮像制御チップ２１０は、請求の範囲に記載の第２の半導体チップの一例である。配線層２４０は、請求の範囲に記載の第２の配線層の一例である。
　接続部３０１は、第１のパッケージ１００および第２のパッケージ２００を接続するものである。具体的には、接続部３０１は、第１のパッケージ１００の配線１４０と第２のパッケージ２００のビアプラグ２２１とを接続する。前述のように、この接続部３０１には、半田ボールを使用することができる。また、同図に表したように、撮像素子１１０と撮像制御チップ２１０とが対向する位置に第１のパッケージ１００および第２のパッケージ２００が配置され、接続部３０１により接続される。この際、撮像素子１１０および撮像制御チップ２１０の間には、空隙４００が形成される。この空隙４００により、撮像素子１１０および撮像制御チップ２１０を絶縁することができる。接続部３０１は、この空隙４００と撮像素子１１０およびバンプ１５０の厚さとを加算した厚さ（高さ）に構成する必要がある。基板１２０および封止部２２０との間の間隔を確保するためである。
　［撮像装置の製造方法］
　図３乃至６を参照して撮像装置１の製造方法を説明する。
　［第１のパッケージの製造方法］
　図３は、本開示の第１の実施の形態に係る撮像装置の製造方法の一例を示す図である。同図は、撮像装置１の製造工程のうちの第１のパッケージ１００の製造工程の一例を表す図である。まず、基板１２０に配線１４０を形成する（図３におけるＡ）。これは、公知の方法により形成することができる。次に、基板１２０にバンプ１５０が配置された撮像素子１１０を実装する（図３におけるＢ）。これは、Ａｕ等により構成されたバンプ１５０においては圧接により行うことができ、半田等により構成されたバンプ１５０においては、半田を溶解させることにより行うことができる。次に、接着剤１６０を配置する（図３におけるＣ）。これは、ディスペンサ等により接着剤１６０を塗布し、この塗布した接着剤１６０を硬化させることにより行うことができる。これにより、第１のパッケージ１００を製造することができる。
　次に、配線１４０に接続部３０１を配置する（図３におけるＤ）。これは、例えば、フラックスが塗布された配線１４０上に接続部３０１を配置し、接続部３０１を構成する半田を溶解させることにより行うことができる。
　［第２のパッケージの製造方法］
　図４乃至６は、本開示の第１の実施の形態に係る撮像装置の製造方法の一例を示す図である。図４乃至６は、第２のパッケージ２００の製造工程の一例を表す図である。まず、支持基板６０１に、撮像制御チップ２１０およびビアプラグ２２１を配置する。ここで支持基板６０１は、第２のパッケージ２００の製造工程において撮像制御チップ２１０等を支持する基板である。この支持基板６０１にパッド２１１が形成された撮像制御チップ２１０を配置する。この際、パッド２１１が形成された表面とは異なる面である裏面が支持基板６０１に隣接する向きに撮像制御チップ２１０を配置する（図４におけるＥ）。
　次に、撮像制御チップ２１０およびビアプラグ２２１の周囲に封止部２２０を配置する（図４におけるＦ）。これは、例えば液状の封止部２２０を塗布法やスクリーン印刷法により配置し、封止部２２０を硬化させることにより行うことができる。また、金型を使用したモールド法により形成することもできる。当該工程は、請求の範囲に記載の封止工程の一例である。
　次に、撮像制御チップ２１０の表面、封止部２２０の表面およびビアプラグ２２１の表面に隣接して絶縁層２３０を形成する（図４におけるＧ）。これは、例えば、塗布法により形成することができる。次に、撮像制御チップ２１０のパッド２１１およびビアプラグ２２１が配置される位置に開口部６０２を形成する（図４におけるＨ）。これは、フォトリソグラフィによりレジストを形成し、このレジストをマスクとしてエッチングを行うことにより形成することができる。なお、感光性レジストを絶縁層２３０に適用する場合には、絶縁層２３０を形成後に露光および現像を行うことにより開口部６０２を形成することができる。当該工程は、請求の範囲に記載の絶縁層形成工程の一例である。
　次に、絶縁層２３０に隣接して配線層２４０を形成する。この際、絶縁層２３０に形成された開口部６０２を介して配線層２４０をパッド２１１に隣接して形成する（図５におけるＩ）。これは、めっき法により形成することができる。具体的には、スパッタリング法等により絶縁層２３０の表面にＴｉ等のバリア層およびＣｕ等のシード層を順に積層し、フォトリソグラフィにより形成されたレジストによるマスクを配置し、めっきによりＣｕ層を形成する。次に、レジストを剥離し、めっきによるＣｕ層が形成されなかった部分のバリア層およびシード層を除去することにより形成することができる。当該工程は、請求の範囲に記載の第２の配線層形成工程の一例である。
　この絶縁層２３０および配線層２４０の形成を複数回実行して多層の配線層２４０を形成するとともにパッド２４１を形成する（図５におけるＪ）。次に、支持基板６０１を除去する（図５におけるＫ）。以上の工程により、第２のパッケージ２００を形成することができる。当該工程は、請求の範囲に記載の第２のパッケージを形成する工程の一例である。
　次に、第２のパッケージ２００のパッド２４１に接続部５００を配置する。これは、接続部３０１の配置と同様に行うことができる。次に、天地を反転させた第２のパッケージ２００のビアプラグ２２１と第１のパッケージ１００に配置された接続部３０１との位置合わせを行いながら、第２のパッケージ２００の上に第１のパッケージ１００を配置する。
　最後に、接続部３０１により第１のパッケージ１００の配線１４０と第２のパッケージ２００のビアプラグ２２１とを接続する。具体的には、接続部３０１を再度溶解させてフラックスが塗布されたビアプラグ２２１に接合させる。当該工程は、請求の範囲に記載の接続工程の一例である。
　以上の工程により、それぞれ製造された第１のパッケージ１００および第２のパッケージ２００を合体させ、撮像装置１を製造することができる。
　以上説明したように、本開示の第１の実施の形態の撮像装置１は、ファンアウトウェハレベルパッケージにより構成された第２のパッケージ２００を配置することにより、低背化することができる。
　＜２．第２の実施の形態＞
　上述の第１の実施の形態の撮像装置１は、第１のパッケージ１００と対向する第２のパッケージ２００の面が平坦な面に構成されていた。これに対し、本開示の第２の実施の形態の撮像装置１は、第１のパッケージ１００と対向する第２のパッケージ２００の面に凹部を備える点で、上述の第１の実施の形態と異なる。
　［撮像装置の構成］
　図７は、本開示の第２の実施の形態に係る撮像装置の構成例を示す図である。同図は、図１と同様に、撮像装置１の構成例を表す断面図である。第２のパッケージ２００の撮像制御チップ２１０に対向する面に凹部２７０が配置され、第１のパッケージ１００および第２のパッケージ２００が接続部３０２により接続される点で、図１において説明した撮像装置１と異なる。
　上述のように、第２のパッケージ２００には、凹部２７０が配置される。この凹部２７０は、第２のパッケージ２００の封止部２２０の第１のパッケージ１００と対向する面に第２の封止部２２２を配置することにより形成することができる。この第２の封止部２２２は、枠形状の樹脂により構成することができる。具体的には、第２の封止部２２２は、凹部２７０に対応する位置に開口部が形成された矩形形状の樹脂により構成することができる。また、この第２の封止部２２２には、ビアプラグ２２３が配置される。このビアプラグ２２３は、第２の封止部２２２を貫通するとともにビアプラグ２２１と結合する。ビアプラグ２２３を配置することにより、ビアプラグ２２１を第２の封止部２２２の表面に延在させることができる。ビアプラグ２２３は、ビアプラグ２２１と同様に、Ｃｕ等の金属により構成することができる。
　同図において、撮像制御チップ２１０は、凹部２７０の底面に隣接して配置される。撮像制御チップ２１０は、凹部２７０および絶縁層２３０の間の封止部２２２の領域に配置されることとなる。
　このようにして形成された凹部２７０に第１のパッケージ１００の撮像素子１１０を収納することができる。これにより、撮像素子１１０および撮像制御チップ２１０の間の空隙４００を確保しながら撮像装置１をさらに低背化することができる。なお、接続部３０２には、半田ボールの代わりに薄型の異方導電フィルム（ＡＣＦ：Anisotropic Conductive Film）を使用することができる。凹部２７０に撮像素子１１０が収納されることとなり、基板１２０および第２の封止部２２２の間隔を狭くすることが可能なためである。また、同図のバンプ１５０と同様のバンプを形成し、接続部３０２として使用することもできる。接続部３０１の代わりに接続部３０２を配置することにより、第１のパッケージ１００および第２のパッケージ２００の間の配線長を短くすることができ、信号の伝達の遅延時間を短縮することができる。
　なお、同図の撮像装置１は、接着剤２６０がさらに配置される。この接着剤２６０は、基板１２０および第２の封止部２２２の間に配置されて、基板１２０および第２の封止部２２２を接着する。接着剤２６０を基板１２０および第２の封止部２２２の間に配置することにより、撮像素子１１０を気密封止することができる。また、接着剤２６０は、接続部３０２を覆う形状に配置され、接続部３０２による接合を保護する。
　［第２のパッケージの製造方法］
　図８は、本開示の第２の実施の形態に係る撮像装置の製造方法の一例を示す図である。同図は、第２のパッケージ２００の製造工程の一例を表す図であり、図５におけるＫと図６におけるＬの工程の間に実行する工程である。
　同図におけるＡにおいて、第２のパッケージ２００の封止部２２０に第２の封止部２２２を配置する。これは、不図示の接着剤により第２の封止部２２２を封止部２２０に接着することにより行うことができる。次に、第２の封止部２２２のビアプラグ２２１に隣接する位置に開口部６０３を形成する。これは、第２の封止部２２２をエッチングすることにより行うことができる（同図におけるＡ）。
　次に、開口部６０３にビアプラグ２２３を配置する（同図におけるＢ）。これは、例えば、めっき法等を使用してＣｕ等の柱状の金属を埋め込むことにより行うことができる。その後、接続部３０１の代わりに接続部３０２を配線１４０およびビアプラグ２２３の間に配置して接合することにより、撮像装置１を製造することができる。
　これ以外の撮像装置１の構成は本開示の第１の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第２の実施の形態の撮像装置１では、第２のパッケージ２００の封止部２２０に凹部２７０を配置し、この凹部２７０に第１のパッケージ１００の撮像素子１１０を収納する。これにより、撮像装置１をより低背化することができる。
　＜３．第３の実施の形態＞
　上述の第２の実施の形態の撮像装置１は、平坦に構成された封止部２２０の面に第２の封止部２２２を配置して凹部２７０を形成していた。これに対し、本開示の第３の実施の形態の撮像装置１は、封止部自身に凹部を形成する点で、上述の第２の実施の形態と異なる。
　［撮像装置の構成］
　図９は、本開示の第３の実施の形態に係る撮像装置の構成例を示す図である。同図は、図７と同様に、撮像装置１の構成例を表す断面図である。同図の撮像装置１は、第２の封止部２２２が省略され、封止部２２０の代わりに封止部２２４が配置される点で、図７において説明した撮像装置１と異なる。
　封止部２２４は、封止部２２０と同様に撮像制御チップ２１０を封止するものである。この封止部２２４は、封止部２２０より肉厚に構成されるとともに、凹部２７０が形成される。この凹部２７０に撮像素子１１０が収納される。封止部２２４には、ビアプラグ２２３の代わりにビアプラグ２２５が配置される。このビアプラグ２２５は、ビアプラグ２２３より大きな厚さ（高さ）に構成されるビアプラグである。
　［第２のパッケージの製造方法］
　図１０は、本開示の第３の実施の形態に係る撮像装置の製造方法の一例を示す図である。同図は、第２のパッケージ２００の製造工程の一例を表す図であり、図４におけるＥおよびＦの代わりに実行する工程である。
　同図におけるＡにおいて、支持基板６０１の代わりに支持基板６０４を使用し、撮像制御チップ２１０およびビアプラグ２２５を配置する。この支持基板６０４は、周囲に段差６０５が形成されることにより中央部に凸部６０６が配置された支持基板である。この凸部６０６は、凹部２７０と嵌合する形状に構成される。撮像制御チップ２１０は凸部６０６に配置し、ビアプラグ２２５は段差６０５に配置する（同図におけるＡ）。
　次に、図４におけるＦと同様に、封止部２２４を配置する（同図におけるＢ）。その後、支持基板６０４を除去することにより、凸部６０６の高さに応じた深さの凹部２７０が封止部２２４に形成される。第２の封止部２２２の接合等の工程を省略配置することができ、撮像装置１の製造工程を簡略化することができる。
　これ以外の撮像装置１の構成は本開示の第２の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第３の実施の形態の撮像装置１では、凹部２７０が形成された封止部２２４を配置することにより、撮像装置１の製造工程を簡略化することができる。
　＜４．第４の実施の形態＞
　上述の第２の実施の形態の撮像装置１は、撮像素子１１０と第２のパッケージ２００とは、空隙４００を介して対向して配置されていた。これに対し、本開示の第４の実施の形態の撮像装置１は、第２のパッケージ２００の撮像素子１１０に対向する面に金属膜をさらに配置する点で、上述の第２の実施の形態と異なる。
　［撮像装置の構成］
　図１１は、本開示の第４の実施の形態に係る撮像装置の構成例を示す図である。同図は、図７と同様に、撮像装置１の構成例を表す断面図である。同図の撮像装置１は、金属膜２８０およびビアプラグ２２６をさらに備える点で、図７において説明した撮像装置１と異なる。
　金属膜２８０は、第２のパッケージ２００における第１のパッケージ１００の撮像素子１１０に対向する面に配置される金属の膜である。同図の金属膜２８０は、第２のパッケージ２００の凹部２７０の底面に配置される。この金属膜２８０は、撮像素子１１０からの放射熱を伝熱することにより、撮像素子１１０を放熱するものである。金属膜２８０は、Ｃｕ等により構成することができる。
　ビアプラグ２２６は、封止部２２０の第１のパッケージ１００に対向する面から絶縁層２３０および配線層２４０の領域への伝熱経路を構成するビアプラグである。このように、放熱性を向上させるために配置されるビアプラグは、サーマルビアと称される。同図のビアプラグ２２６は、凹部２７０に配置される。また、同図のビアプラグ２２６は、金属膜２８０に隣接して配置される。このビアプラグ２２６および金属膜２８０により撮像素子１１０からの放射熱を絶縁層２３０および配線層２４０が配置される側に放熱することができる。撮像素子１１０の温度上昇を低減することができる。
　これ以外の撮像装置１の構成は本開示の第２の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第４の実施の形態の撮像装置１は、金属膜２８０やビアプラグ２２６を配置することにより、撮像素子１１０の放熱経路を構成することができ、撮像素子１１０の温度上昇を低減することができる。
　＜５．第５の実施の形態＞
　上述の第３の実施の形態の撮像装置１は、撮像制御チップ２１０が凹部２７０および絶縁層２３０の間に配置されていた。これに対し、本開示の第５の実施の形態の撮像装置１は、撮像制御チップ２１０が凹部２７０の側面の近傍に配置される点で、上述の第３の実施の形態と異なる。
　［撮像装置の構成］
　図１２は、本開示の第５の実施の形態に係る撮像装置の構成例を示す図である。同図は、図９と同様に、撮像装置１の構成例を表す断面図である。第２のパッケージ２００の封止部２２４の代わりに封止部２２７を備え、撮像制御チップ２１０が凹部２７０の側面の近傍に配置される点で、図９において説明した撮像装置１と異なる。
　同図の封止部２２７は、封止部２２４と同様に撮像制御チップ２１０を封止するものである。封止部２２４と同様に、封止部２２７には、凹部２７０が配置される。同図の撮像制御チップ２１０は、凹部２７０の側面の近傍に配置される。ここで、凹部２７０の側面とは、凹部２７０の底面に隣接する面である。同図の２つの撮像制御チップ２１０は、凹部２７０の対向する側面の近傍にそれぞれ配置される。封止部２２７が第１のパッケージ１００の外側の領域に展延されて構成され、当該領域に撮像制御チップ２１０が配置される。図９の撮像制御チップ２１０は、上面視において撮像装置１における撮像素子１１０と重なる位置に配置されていた。これに対し、同図の撮像制御チップ２１０は、上面視において撮像素子１１０と並置される位置に配置される。このため、封止部２２７は、図９の封止部２２４と比較して広い面積に構成されるとともに薄い膜厚に構成することができる。第２のパッケージ２００は、第１のパッケージ１００より広いサイズに構成されるとともに低背化される。
　なお、封止部２２７には、ビアプラグ２２５の代わりにビアプラグ２２８が配置される。このビアプラグ２２８は、撮像制御チップ２１０の厚さと同じ厚さ（高さ）に構成されるビアプラグである。このビアプラグ２２８および配線層２４０を介して撮像素子１１０および撮像制御チップ２１０の間の信号の伝達が行われる。同図に表したように、撮像制御チップ２１０が接続部３０２に近接して配置されるため、図９の第２のパッケージ２００と比較して信号の伝達経路が短縮される。これにより、高速な信号の伝達が可能となる。また、撮像制御チップ２１０が撮像素子１１０から離隔されて配置されるため、撮像制御チップ２１０からのノイズの撮像素子１１０への放射が低減される。画像信号の低ノイズ化が可能となる。同様に、撮像制御チップ２１０が撮像素子１１０から離隔されるため、撮像制御チップ２１０からの輻射熱の影響が軽減される。撮像素子１１０の温度上昇を低減することができる。
　なお、撮像装置１の構成は、この例に限定されない。例えば、凹部２７０の底面の封止部２２７および絶縁層２３０を穿孔して形成される貫通孔を配置することもできる。この貫通孔を配置することにより、リフロー半田付けを行う際の加熱による空隙４００の雰囲気の膨張を防ぐことができる。これにより、リフロー半田付けの際の撮像装置１の変形を軽減することができる。
　［第２のパッケージの製造方法］
　図１３は、本開示の第５の実施の形態に係る撮像装置の製造方法の一例を示す図である。同図は、第２のパッケージ２００の製造工程の一例を表す図であり、図４におけるＥおよびＦの代わりに実行する工程である。
　同図におけるＡにおいて、図４の支持基板６０１の代わりに支持基板６０７を使用し、撮像制御チップ２１０およびビアプラグ２２８を配置する。支持基板６０７の周縁部には段差６０８が形成され、中央部には図１０において説明した凸部６０６が形成される。撮像制御チップ２１０およびビアプラグ２２８は、この段差６０８に配置される（同図におけるＡ）。
　次に、封止部２２７を配置する（同図におけるＢ）。その後、絶縁層２３０および配線層２４０を形成し、支持基板６０７を除去することにより、凸部６０６の高さに応じた深さを有する凹部２７０が封止部２２７に形成される。撮像制御チップ２１０およびビアプラグ２２８を凹部２７０の側面の近傍に配置することができる。
　これ以外の撮像装置１の構成は本開示の第３の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第５の実施の形態の撮像装置１は、撮像制御チップ２１０を封止部２２７の凹部２７０の側面の近傍に配置することにより、封止部２２７の厚さを薄くすることができる。第２のパッケージ２００を低背化することができ、撮像装置１を低背化することができる。
　＜６．第６の実施の形態＞
　上述の第５の実施の形態の撮像装置１は、第２のパッケージ２００に撮像制御チップ２１０が配置されていた。これに対し、本開示の第６の実施の形態の撮像装置１は、厚さが異なる複数の半導体チップが第２のパッケージ２００に配置される点で、上述の第５の実施の形態と異なる。
　［撮像装置の構成］
　図１４は、本開示の第６の実施の形態に係る撮像装置の構成例を示す図である。同図は、図１２と同様に、撮像装置１の構成例を表す断面図である。第２のパッケージ２００において、撮像制御チップ２１０の代わりに撮像制御チップ２５０を備え、メモリチップ２５４をさらに備える点で、図１２において説明した撮像装置１と異なる。
　メモリチップ２５４は、撮像素子１１０により生成された画像信号を記憶するメモリである。メモリチップ２５４は、絶縁膜２５６および絶縁膜２５６の開口部に配置されたパッド２５５を備える。撮像制御チップ２５０は、メモリチップ２５４と比較して高背に構成される撮像制御チップである。また、撮像制御チップ２５０は、比較的狭幅に構成される半導体チップである。撮像制御チップ２５０は、絶縁膜２５２および絶縁膜２５２の開口部に配置されたパッド２５１を備える。パッド２５１および２５５は、前述の配線層２４０に接続される。
　同図の封止部２２７は、撮像制御チップ２５０およびメモリチップ２５４を封止する。メモリチップ２５４は凹部２７０および絶縁層２３０の間に配置され、撮像制御チップ２５０は凹部２７０の側面の近傍に配置される。比較的厚い撮像制御チップ２５０を凹部２７０の側面の近傍に配置することにより、比較的薄いメモリチップ２５４を凹部２７０の底面の近傍に配置することができる。封止部２２７の厚さを縮小することができる。
　同図の第２のパッケージ２００は、例えば、図１３におけるＡの支持基板６０７の段差６０８に撮像制御チップ２５０を配置し、支持基板６０７の凸部６０６にメモリチップ２５４を配置して封止部２２７を形成することにより製造することができる。
　なお、撮像装置１の構成は、この例に限定されない。他の機能を有する半導体チップを撮像制御チップ２５０およびメモリチップ２５４の代わりに配置することもできる。
　これ以外の撮像装置１の構成は本開示の第５の実施の形態において説明した撮像装置１の構成と同様であるため、説明を省略する。
　以上説明したように、本開示の第６の実施の形態の撮像装置１では、撮像制御チップ２５０を封止部２２７の凹部２７０の側面の近傍に配置し、メモリチップ２５４を封止部２２７の凹部２７０の底面の近傍に配置する。厚さが異なる複数の半導体チップを配置する場合において、最も薄い厚さの半導体チップを封止部２２７の凹部２７０の底面の近傍に配置する。これにより、撮像装置１を低背化することができる。
　本開示の第４の実施の形態の撮像装置１の構成は、他の実施の形態に適用することができる。具体的には、図１１において説明した金属膜２８０およびビアプラグ２２６は、図９、１２および１３の撮像装置１に適用することができる。
　＜７．撮像装置の構成例＞
　本開示の半導体装置の一例である撮像装置の構成例について説明する。
　［撮像装置の構成］
　図１５は、本開示の実施の形態に係る撮像装置の構成例を示すブロック図である。同図の撮像装置１は、画素アレイ部１０と、垂直駆動部２０と、カラム信号処理部３０と、制御部４０とを備える。
　画素アレイ部１０は、画素１９が２次元格子状に配置されて構成されたものである。ここで、画素１９は、照射された光に応じた画像信号を生成するものである。この画素１９は、照射された光に応じた電荷を生成する光電変換部を有する。また画素１９は、画素回路をさらに有する。この画素回路は、光電変換部により生成された電荷に基づく画像信号を生成する。画像信号の生成は、後述する垂直駆動部２０により生成された制御信号により制御される。画素アレイ部１０には、信号線１１および１２がＸＹマトリクス状に配置される。信号線１１は、画素１９における画素回路の制御信号を伝達する信号線であり、画素アレイ部１０の行毎に配置され、各行に配置される画素１９に対して共通に配線される。信号線１２は、画素１９の画素回路により生成された画像信号を伝達する信号線であり、画素アレイ部１０の列毎に配置され、各列に配置される画素１９に対して共通に配線される。これら光電変換部および画素回路は、半導体基板に形成される。
　垂直駆動部２０は、画素１９の画素回路の制御信号を生成するものである。この垂直駆動部２０は、生成した制御信号を同図の信号線１１を介して画素１９に伝達する。カラム信号処理部３０は、画素１９により生成された画像信号を処理するものである。このカラム信号処理部３０は、同図の信号線１２を介して画素１９から伝達された画像信号の処理を行う。カラム信号処理部３０における処理には、例えば、画素１９において生成されたアナログの画像信号をデジタルの画像信号に変換するアナログデジタル変換が該当する。カラム信号処理部３０により処理された画像信号は、撮像装置１の画像信号として出力される。制御部４０は、撮像装置１の全体を制御するものである。この制御部４０は、垂直駆動部２０およびカラム信号処理部３０を制御する制御信号を生成して出力することにより、撮像装置１の制御を行う。制御部４０により生成された制御信号は、信号線４１および４２により垂直駆動部２０およびカラム信号処理部３０に対してそれぞれ伝達される。
　同図の撮像装置１の画素アレイ部１０を図２において説明した撮像素子１１０に適用することができる。また、同図の撮像装置１の垂直駆動部２０、カラム信号処理部３０および制御部４０を図２において説明した撮像制御チップ２１０に適用することができる。画素アレイ部１０に配置される画素１９は、光電変換部や画素回路等のアナログ信号を扱う回路により構成される。比較的低速の回路により構成され、比較的高い電源電圧が印加される。一方、垂直駆動部２０やカラム信号処理部３０は、制御信号の生成やアナログデジタル変換されたデジタルの画像信号の処理を行い、主にロジック回路により構成される。高速な回路により構成されるとともに、比較的低い電源電圧が印加される。
　このように、画素アレイ部１０と垂直駆動部２０、カラム信号処理部３０および制御部４０とは性格が異なる回路により構成される。そこで、これらを異なる半導体チップである撮像素子１１０および撮像制御チップ２１０に分け、これらの回路に最適なプロセスによりそれぞれ形成することにより、撮像装置１の性能を向上させることができる。同図の画素アレイ部１０が第１のパッケージ１００に配置され、同図の垂直駆動部２０、カラム信号処理部３０および制御部４０が第２のパッケージ２００に配置される。この第１のパッケージ１００および第２のパッケージ２００を積層して配置し、接続部３０１により接続することにより、画素アレイ部１０と垂直駆動部２０やカラム信号処理部３０との間の配線経路を短縮することができる。
　なお、撮像装置１の構成は、この例に限定されない。例えば、画素アレイ部１０および垂直駆動部２０を図２における撮像素子１１０に適用し、カラム信号処理部３０および制御部４０を図２における撮像制御チップ２１０に適用することもできる。
　＜８．カメラへの応用例＞
　本開示に係る技術（本技術）は、様々な製品に応用することができる。例えば、本技術は、カメラ等の撮像装置に搭載される撮像素子として実現されてもよい。
　図１６は、本技術が適用され得る撮像装置の一例であるカメラの概略的な構成例を示すブロック図である。同図のカメラ１０００は、レンズ１００１と、撮像素子１００２と、撮像制御部１００３と、レンズ駆動部１００４と、画像処理部１００５と、操作入力部１００６と、フレームメモリ１００７と、表示部１００８と、記録部１００９とを備える。
　レンズ１００１は、カメラ１０００の撮影レンズである。このレンズ１００１は、被写体からの光を集光し、後述する撮像素子１００２に入射させて被写体を結像させる。
　撮像素子１００２は、レンズ１００１により集光された被写体からの光を撮像する半導体素子である。この撮像素子１００２は、照射された光に応じたアナログの画像信号を生成し、デジタルの画像信号に変換して出力する。
　撮像制御部１００３は、撮像素子１００２における撮像を制御するものである。この撮像制御部１００３は、制御信号を生成して撮像素子１００２に対して出力することにより、撮像素子１００２の制御を行う。また、撮像制御部１００３は、撮像素子１００２から出力された画像信号に基づいてカメラ１０００におけるオートフォーカスを行うことができる。ここでオートフォーカスとは、レンズ１００１の焦点位置を検出して、自動的に調整するシステムである。このオートフォーカスとして、撮像素子１００２に配置された位相差画素により像面位相差を検出して焦点位置を検出する方式（像面位相差オートフォーカス）を使用することができる。また、画像のコントラストが最も高くなる位置を焦点位置として検出する方式（コントラストオートフォーカス）を適用することもできる。撮像制御部１００３は、検出した焦点位置に基づいてレンズ駆動部１００４を介してレンズ１００１の位置を調整し、オートフォーカスを行う。なお、撮像制御部１００３は、例えば、ファームウェアを搭載したＤＳＰ（Digital Signal Processor）により構成することができる。
　レンズ駆動部１００４は、撮像制御部１００３の制御に基づいて、レンズ１００１を駆動するものである。このレンズ駆動部１００４は、内蔵するモータを使用してレンズ１００１の位置を変更することによりレンズ１００１を駆動することができる。
　画像処理部１００５は、撮像素子１００２により生成された画像信号を処理するものである。この処理には、例えば、画素毎の赤色、緑色および青色に対応する画像信号のうち不足する色の画像信号を生成するデモザイク、画像信号のノイズを除去するノイズリダクションおよび画像信号の符号化等が該当する。画像処理部１００５は、例えば、ファームウェアを搭載したマイコンにより構成することができる。
　操作入力部１００６は、カメラ１０００の使用者からの操作入力を受け付けるものである。この操作入力部１００６には、例えば、押しボタンやタッチパネルを使用することができる。操作入力部１００６により受け付けられた操作入力は、撮像制御部１００３や画像処理部１００５に伝達される。その後、操作入力に応じた処理、例えば、被写体の撮像等の処理が起動される。
　フレームメモリ１００７は、１画面分の画像信号であるフレームを記憶するメモリである。このフレームメモリ１００７は、画像処理部１００５により制御され、画像処理の過程におけるフレームの保持を行う。
　表示部１００８は、画像処理部１００５により処理された画像を表示するものである。この表示部１００８には、例えば、液晶パネルを使用することができる。
　記録部１００９は、画像処理部１００５により処理された画像を記録するものである。この記録部１００９には、例えば、メモリカードやハードディスクを使用することができる。
　以上、本開示が適用され得るカメラについて説明した。本技術は以上において説明した構成のうち、撮像素子１００２に適用され得る。具体的には、図１において説明した撮像装置１は、撮像素子１００２に適用することができる。撮像素子１００２に撮像装置１を適用することにより撮像素子１００２を低背化することができ、カメラ１０００を小型化することができる。
　なお、ここでは、一例としてカメラについて説明したが、本開示に係る技術は、その他、例えば監視装置等に適用されてもよい。
　最後に、上述した各実施の形態の説明は本開示の一例であり、本開示は上述の実施の形態に限定されることはない。このため、上述した各実施の形態以外であっても、本開示に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
　また、上述の実施の形態における図面は、模式的なものであり、各部の寸法の比率等は現実のものとは必ずしも一致しない。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれることは勿論である。
　なお、本技術は以下のような構成もとることができる。
（１）第１の半導体チップおよび当該第１の半導体チップに接続される第１の配線が配置される基板を備える第１のパッケージと、
　前記第１の半導体チップと信号のやりとりを行うとともに表面に前記信号を伝達するパッドが形成される第２の半導体チップと、前記表面の少なくとも一部を露出させながら第２の半導体チップを覆う封止部と、前記第２の半導体チップの表面および当該第２の半導体チップの表面に隣接する前記封止部の面に形成される絶縁層と、前記絶縁層に配置される開口部を介して前記パッドに接続されて前記絶縁層に隣接して形成されて前記信号を伝達する第２の配線とを備える第２のパッケージと、
　前記基板および前記封止部の間に配置されて前記第１の配線および前記第２の配線を接続する接続部と
を具備する半導体装置。
（２）前記封止部は、前記第１の半導体チップと対向する領域に凹部を備える前記（１）に記載の半導体装置。
（３）前記第２の半導体チップは、前記凹部および前記絶縁層の間に配置される前記（２）に記載の半導体装置。
（４）前記第２の半導体チップは、前記凹部の側面の近傍に配置される前記（２）に記載の半導体装置。
（５）前記凹部は、当該凹部に対応する開口部が形成された第２の封止部が前記封止部に隣接して配置されて形成される前記（２）または（３）に記載の半導体装置。
（６）前記凹部は、当該凹部に嵌合する凸部が形成された支持基板に前記第２の半導体チップが配置されて前記封止部が前記第２の半導体チップを覆う形状に配置された後に前記支持基板を除去することにより形成される前記（２）から（４）の何れかに記載の半導体装置。
（７）前記封止部は、自身を貫通するビアプラグを備える前記（１）から（６）の何れかに記載の半導体装置。
（８）前記ビアプラグは、前記第２の配線に接続され、
　前記接続部は、前記ビアプラグを介して前記第１の配線および前記第２の配線を接続する
前記（７）に記載の半導体装置。
（９）前記封止部は、前記第１の半導体チップと対向する領域に凹部を備え、
　前記ビアプラグは、前記凹部に配置される
前記（７）に記載の半導体装置。
（１０）前記ビアプラグに隣接するとともに前記第１の半導体チップに対向する領域に配置される金属膜をさらに具備する前記（９）に記載の半導体装置。
（１１）入射光に基づいて画像信号を生成する撮像素子および当該撮像素子に接続される第１の配線が配置される基板を備える第１のパッケージと、
　前記撮像素子と信号のやりとりを行うとともに表面に前記信号を伝達するパッドが形成される第２の半導体チップと、前記表面の少なくとも一部を露出させながら第２の半導体チップを覆う封止部と、前記第２の半導体チップの表面および当該第２の半導体チップの表面に隣接する前記封止部の面に形成される絶縁層と、前記絶縁層に配置される開口部を介して前記パッドに接続されて前記絶縁層に隣接して形成されて前記信号を伝達する第２の配線とを備える第２のパッケージと、
　前記基板および前記封止部の間に配置されて前記第１の配線および前記第２の配線を接続する接続部と
を具備する撮像装置。
（１２）前記基板は、透明な部材により構成され、
　前記撮像素子は、前記基板を透過した前記入射光に基づいて前記画像信号を生成する前記（１１）に記載の撮像装置。
（１３）第１の半導体チップおよび当該第１の半導体チップに接続される第１の配線が配置される基板を備える第１のパッケージにおける前記第１の半導体チップと信号のやりとりを行うとともに表面に前記信号を伝達するパッドが形成される第２の半導体チップの前記表面の少なくとも一部を露出させながら第２の半導体チップを覆う封止部を配置する封止工程、前記第２の半導体チップの表面および当該第２の半導体チップの表面に隣接する前記封止部の面に絶縁層を形成する絶縁層形成工程および前記絶縁層に形成される開口部を介して前記パッドに接続されて前記絶縁層に隣接して形成されて前記信号を伝達する第２の配線を形成する第２の配線形成工程を備える第２のパッケージ製造工程と、
　前記基板および前記封止部の間に配置される接続部により前記第１の配線および前記第２の配線を接続する接続工程と
を具備する半導体装置の製造方法。
　１　撮像装置
　１０　画素アレイ部
　２０　垂直駆動部
　３０　カラム信号処理部
　４０　制御部
　１００　第１のパッケージ
　１１０　撮像素子
　１２０　基板
　１４０　配線
　１５０　バンプ
　１６０、２６０　接着剤
　２００　第２のパッケージ
　２１０、２５０　撮像制御チップ
　２１１、２４１、２５１、２５５　パッド
　２１２、２５２、２５６　絶縁膜
　２２０、２２４、２２７　封止部
　２２２　第２の封止部
　２２１、２２３、２２５、２２６、２２８　ビアプラグ
　２３０　絶縁層
　２４０　配線層
　２５４　メモリチップ
　２７０　凹部
　２８０　金属膜
　３０１、３０２、５００　接続部
　４００　空隙
　６０１、６０４、６０７　支持基板
　６０６　凸部
　１０００　カメラ
　１００２　撮像素子

Claims (13)

  1. 　第１の半導体チップおよび当該第１の半導体チップに接続される第１の配線が配置される基板を備える第１のパッケージと、
    　前記第１の半導体チップと信号のやりとりを行うとともに表面に前記信号を伝達するパッドが形成される第２の半導体チップと、前記表面の少なくとも一部を露出させながら第２の半導体チップを覆う封止部と、前記第２の半導体チップの表面および当該第２の半導体チップの表面に隣接する前記封止部の面に形成される絶縁層と、前記絶縁層に配置される開口部を介して前記パッドに接続されて前記絶縁層に隣接して形成されて前記信号を伝達する第２の配線とを備える第２のパッケージと、
    　前記基板および前記封止部の間に配置されて前記第１の配線および前記第２の配線を接続する接続部と
    を具備する半導体装置。
  2. 　前記封止部は、前記第１の半導体チップと対向する領域に凹部を備える請求項１記載の半導体装置。
  3. 　前記第２の半導体チップは、前記凹部および前記絶縁層の間に配置される請求項２記載の半導体装置。
  4. 　前記第２の半導体チップは、前記凹部の側面の近傍に配置される請求項２記載の半導体装置。
  5. 　前記凹部は、当該凹部に対応する開口部が形成された第２の封止部が前記封止部に隣接して配置されて形成される請求項２記載の半導体装置。
  6. 　前記凹部は、当該凹部に嵌合する凸部が形成された支持基板に前記第２の半導体チップが配置されて前記封止部が前記第２の半導体チップを覆う形状に配置された後に前記支持基板を除去することにより形成される請求項２記載の半導体装置。
  7. 　前記封止部は、自身を貫通するビアプラグを備える請求項１記載の半導体装置。
  8. 　前記ビアプラグは、前記第２の配線に接続され、
    　前記接続部は、前記ビアプラグを介して前記第１の配線および前記第２の配線を接続する
    請求項７記載の半導体装置。
  9. 　前記封止部は、前記第１の半導体チップと対向する領域に凹部を備え、
    　前記ビアプラグは、前記凹部に配置される
    請求項７記載の半導体装置。
  10. 　前記ビアプラグに隣接するとともに前記第１の半導体チップに対向する領域に配置される金属膜をさらに具備する請求項９記載の半導体装置。
  11. 　入射光に基づいて画像信号を生成する撮像素子および当該撮像素子に接続される第１の配線が配置される基板を備える第１のパッケージと、
    　前記撮像素子と信号のやりとりを行うとともに表面に前記信号を伝達するパッドが形成される第２の半導体チップと、前記表面の少なくとも一部を露出させながら第２の半導体チップを覆う封止部と、前記第２の半導体チップの表面および当該第２の半導体チップの表面に隣接する前記封止部の面に形成される絶縁層と、前記絶縁層に配置される開口部を介して前記パッドに接続されて前記絶縁層に隣接して形成されて前記信号を伝達する第２の配線とを備える第２のパッケージと、
    　前記基板および前記封止部の間に配置されて前記第１の配線および前記第２の配線を接続する接続部と
    を具備する撮像装置。
  12. 　前記基板は、透明な部材により構成され、
    　前記撮像素子は、前記基板を透過した前記入射光に基づいて前記画像信号を生成する請求項１１記載の撮像装置。
  13. 　第１の半導体チップおよび当該第１の半導体チップに接続される第１の配線が配置される基板を備える第１のパッケージにおける前記第１の半導体チップと信号のやりとりを行うとともに表面に前記信号を伝達するパッドが形成される第２の半導体チップの前記表面の少なくとも一部を露出させながら第２の半導体チップを覆う封止部を配置する封止工程、前記第２の半導体チップの表面および当該第２の半導体チップの表面に隣接する前記封止部の面に絶縁層を形成する絶縁層形成工程および前記絶縁層に形成される開口部を介して前記パッドに接続されて前記絶縁層に隣接して形成されて前記信号を伝達する第２の配線を形成する第２の配線形成工程を備える第２のパッケージ製造工程と、
    　前記基板および前記封止部の間に配置される接続部により前記第１の配線および前記第２の配線を接続する接続工程と
    を具備する半導体装置の製造方法。
PCT/JP2020/005021 2019-03-13 2020-02-10 半導体装置、撮像装置および半導体装置の製造方法 WO2020184027A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202080019099.3A CN113544840A (zh) 2019-03-13 2020-02-10 半导体设备、成像设备和制造半导体设备的方法
JP2021505604A JP7444850B2 (ja) 2019-03-13 2020-02-10 半導体装置、撮像装置および半導体装置の製造方法
US17/310,935 US20220157865A1 (en) 2019-03-13 2020-02-10 Semiconductor apparatus, imaging apparatus, and method of producing a semiconductor apparatus

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019045488 2019-03-13
JP2019-045488 2019-03-13
JP2019-127399 2019-07-09
JP2019127399 2019-07-09

Publications (1)

Publication Number Publication Date
WO2020184027A1 true WO2020184027A1 (ja) 2020-09-17

Family

ID=72427368

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/005021 WO2020184027A1 (ja) 2019-03-13 2020-02-10 半導体装置、撮像装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20220157865A1 (ja)
JP (1) JP7444850B2 (ja)
CN (1) CN113544840A (ja)
WO (1) WO2020184027A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736488B (zh) * 2020-12-11 2021-08-11 欣興電子股份有限公司 晶片封裝結構及其製造方法
WO2023007797A1 (ja) * 2021-07-27 2023-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および電子機器
WO2023135720A1 (ja) * 2022-01-14 2023-07-20 キヤノン株式会社 モジュールおよび機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58105561A (ja) * 1981-12-17 1983-06-23 Sharp Corp 電子部品の取り付け構成
US20090091015A1 (en) * 2007-10-05 2009-04-09 Advanced Semiconductor Engineering, Inc. Stacked-type chip package structure and method of fabricating the same
JP2013105840A (ja) * 2011-11-11 2013-05-30 Shinko Electric Ind Co Ltd 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
JP2014150213A (ja) * 2013-02-04 2014-08-21 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
WO2017122449A1 (ja) * 2016-01-15 2017-07-20 ソニー株式会社 半導体装置および撮像装置
US20190131223A1 (en) * 2017-10-30 2019-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and methods of forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4792143B2 (ja) * 2007-02-22 2011-10-12 株式会社デンソー 半導体装置およびその製造方法
JP2008227653A (ja) * 2007-03-09 2008-09-25 Olympus Imaging Corp 撮像素子を有する半導体装置
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US10510705B2 (en) * 2017-12-29 2019-12-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure having a second encapsulant extending in a cavity defined by a first encapsulant
US11145621B2 (en) * 2018-06-06 2021-10-12 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58105561A (ja) * 1981-12-17 1983-06-23 Sharp Corp 電子部品の取り付け構成
US20090091015A1 (en) * 2007-10-05 2009-04-09 Advanced Semiconductor Engineering, Inc. Stacked-type chip package structure and method of fabricating the same
JP2013105840A (ja) * 2011-11-11 2013-05-30 Shinko Electric Ind Co Ltd 半導体パッケージ、半導体パッケージの製造方法及び半導体装置
JP2014150213A (ja) * 2013-02-04 2014-08-21 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
WO2017122449A1 (ja) * 2016-01-15 2017-07-20 ソニー株式会社 半導体装置および撮像装置
US20190131223A1 (en) * 2017-10-30 2019-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and methods of forming the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736488B (zh) * 2020-12-11 2021-08-11 欣興電子股份有限公司 晶片封裝結構及其製造方法
US11430768B2 (en) 2020-12-11 2022-08-30 Unimicron Technology Corp. Stacked die chip package structure and method of manufacturing the same
WO2023007797A1 (ja) * 2021-07-27 2023-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および電子機器
WO2023135720A1 (ja) * 2022-01-14 2023-07-20 キヤノン株式会社 モジュールおよび機器

Also Published As

Publication number Publication date
US20220157865A1 (en) 2022-05-19
CN113544840A (zh) 2021-10-22
JPWO2020184027A1 (ja) 2020-09-17
JP7444850B2 (ja) 2024-03-06

Similar Documents

Publication Publication Date Title
JP4304163B2 (ja) 撮像モジュールおよびその製造方法
WO2020184027A1 (ja) 半導体装置、撮像装置および半導体装置の製造方法
US11043436B2 (en) Semiconductor device, manufacturing method, imaging device, and electronic apparatus for enabling component mounting with high flatness
TWI552300B (zh) 半導體封裝件及用於一半導體封裝件之製造方法及光學模組
US8823872B2 (en) Image pickup module with improved flatness of image sensor and via electrodes
KR100546411B1 (ko) 플립 칩 패키지, 그 패키지를 포함하는 이미지 센서 모듈및 그 제조방법
JP6939568B2 (ja) 半導体装置および撮像装置
US8790950B2 (en) Method of manufacturing optical sensor, optical sensor, and camera including optical sensor
WO2019239687A1 (ja) 撮像装置
JP2011018747A (ja) 撮像ユニット
JP2017204619A (ja) モジュール、その製造方法および電子機器
JP7513634B2 (ja) 撮像装置および撮像装置の製造方法
WO2018121288A1 (zh) 双影像传感器封装模组及其形成方法
WO2019007412A1 (zh) 一种影像传感芯片的封装结构及其封装方法
US12034029B2 (en) Imaging device and method for producing imaging device
JP2011066092A (ja) 撮像ユニット
JP6409575B2 (ja) 積層型半導体装置
WO2021111715A1 (ja) 撮像装置および撮像装置の製造方法
JP2011066093A (ja) 撮像ユニット
KR100673354B1 (ko) 반도체 촬상소자 패키지 및 그 제조방법
WO2022190952A1 (ja) 半導体装置、半導体装置の製造方法及び電子機器
JP2014199949A (ja) 撮像ユニット
US20170263581A1 (en) Electronic device, part mounting board, and electronic apparatus
WO2024053466A1 (ja) 半導体装置および電子機器
JP2012090033A (ja) 撮像モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20769322

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021505604

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20769322

Country of ref document: EP

Kind code of ref document: A1