CN105609512A - 半导体装置、固体摄像装置以及相机模块 - Google Patents

半导体装置、固体摄像装置以及相机模块 Download PDF

Info

Publication number
CN105609512A
CN105609512A CN201510553409.0A CN201510553409A CN105609512A CN 105609512 A CN105609512 A CN 105609512A CN 201510553409 A CN201510553409 A CN 201510553409A CN 105609512 A CN105609512 A CN 105609512A
Authority
CN
China
Prior art keywords
slit
hole
directly over
distribution
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510553409.0A
Other languages
English (en)
Inventor
井上广树
饭塚博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105609512A publication Critical patent/CN105609512A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请案涉及一种半导体装置、固体摄像装置以及相机模块。实施方式的固体摄像装置具有：半导体衬底，在其正面设置接收光的受光部，并且在一部分中具有贯通孔；第1配线，设置在所述半导体衬底的正面侧；电极垫，设置在包含所述贯通孔的正上方的所述半导体衬底的正面侧，并且与所述第1配线相接；狭缝，设置在所述电极垫中的所述贯通孔的正上方的区域与所述第1配线之间；绝缘膜，设置在所述贯通孔的侧面上；以及第2配线，以与所述电极垫相接的方式设置在该绝缘膜上。

Description

半导体装置、固体摄像装置以及相机模块
相关申请案
本申请案享有以日本专利申请案2014-221326号(申请日：2014年10月30日)为基础申请案的优先权。本申请案以参照该基础申请案的方式而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置、固体摄像装置以及相机模块。
背景技术
作为搭载在移动电话等电子设备上的小型相机模块的一例，已知CSCM(ChipScaleCameraModule，晶圆级相机模块)型的相机模块(以下，称为CSCM)。CSCM是通过将包含透镜等的透镜座固定在固体摄像装置上而构成。
应用于CSCM的固体摄像装置是通过将玻璃衬底利用粘接剂固定在正面设置着接收光的受光部的薄型半导体衬底上而构成。玻璃衬底作为用以形成包含受光部的薄型半导体衬底的支撑衬底而使用。
在应用于CSCM的固体摄像装置中，在受光部周边的半导体衬底的正面上，设置着与受光部电连接的电极垫。在该电极垫正下方的半导体衬底上，设置着贯通孔。并且，在从该贯通孔的侧面至半导体衬底的背面的区域上，以隔着绝缘膜与电极垫电连接的方式形成着配线。而且，在半导体衬底的背面上的配线上，形成着作为外部电极的焊球。
在这种固体摄像装置中，将通过在受光部接收光而产生的电信号经由电极垫及配线而传递至焊球，并且经由焊球输出至固体摄像装置的外部。
发明内容
本发明的实施方式提供一种能良率良好地制造的半导体装置、固体摄像装置以及相机模块。
实施方式的固体摄像装置具有：半导体衬底，在其正面设置接收光的受光部，并且在一部分中具有贯通孔；第1配线，设置在所述半导体衬底的正面侧；电极垫，设置在包含所述贯通孔的正上方的所述半导体衬底的正面侧，并且与所述第1配线相接；狭缝，设置在所述电极垫中的所述贯通孔的正上方的区域与所述第1配线之间；绝缘膜，设置在所述贯通孔的侧面上；以及第2配线，以与所述电极垫相接的方式设置在该绝缘膜上。
实施方式的相机模块具有固体摄像装置、及内部包含透镜的透镜座。所述固体摄像装置具备：半导体衬底，在其正面设置接收由所述透镜聚集的光的受光部，并且在一部分中具有贯通孔；第1配线，设置在所述半导体衬底的正面侧；电极垫，设置在包含所述贯通孔的正上方的所述半导体衬底的正面侧，并且与所述第1配线相接；狭缝，设置在所述电极垫中的所述贯通孔的正上方的区域与所述第1配线之间；绝缘膜，设置在所述贯通孔的侧面上；以及第2配线，以与所述电极垫相接的方式设置在该绝缘膜上。所述透镜座设置在所述半导体衬底的正面上。
实施方式的半导体装置具有：第1配线，设置在具有贯通孔的半导体衬底的正面侧；电极垫，设置在包含所述贯通孔的正上方的所述半导体衬底的正面侧，并且与所述第1配线相接；狭缝，设置在所述电极垫中的所述贯通孔的正上方的区域与所述第1配线之间；绝缘膜，设置在所述贯通孔的侧面上；以及第2配线，以与所述电极垫相接的方式设置在所述绝缘膜上。
附图说明
图1A是示意性表示实施例的固体摄像装置的垂直剖视图。
图1B是示意性表示应用图1A所示的固体摄像装置的相机模块的垂直剖视图。
图2是表示图1A所示的固体摄像装置的由虚线X包围的主要部分的放大图。
图3是将第1配线图案的一部分及电极垫放大表示的俯视图。
图4～12是用以说明实施例的固体摄像装置的制造方法的图，并且是与图2对应的主要部分放大图。
图13是表示第1比较例的电极垫的与图3对应的俯视图。
图14是表示第2比较例的电极垫的与图3对应的俯视图。
图15是用以说明模拟时的应力的测定位置的图。
图16是表示在形成着第1比较例及第2比较例的电极垫的情况下，施加至各测定位置的正下方的半导体衬底上的应力的算出结果的曲线图。
图17是表示第1实施例的电极垫的与图3对应的俯视图。
图18是表示第2实施例的电极垫的与图3对应的俯视图。
图19是表示在形成着第1实施例、第2实施例、及第2比较例的电极垫的情况下，施加至各测定位置的正下方的半导体衬底上的应力的算出结果的曲线图。
图20是用以说明狭缝的更优选的形状的与图3对应的俯视图。
图21是表示第3实施例的电极垫的与图3对应的俯视图。
图22是表示第4实施例的电极垫的与图3对应的俯视图。
图23是表示在形成着第3实施例、第4实施例、及第2比较例的电极垫的情况下，施加至各测定位置的正下方的半导体衬底上的应力的算出结果的曲线图。
图24是表示实施例的变化例的电极垫的与图3对应的俯视图。
具体实施方式
本实施例是一种半导体装置，在半导体衬底的正面隔着第1绝缘膜而设置着第1配线图案、及与该第1配线图案连接的电极垫，并且在电极垫的正下方的半导体衬底上形成贯通孔，在贯通孔的侧面上的第2绝缘膜上，以与电极垫连接的方式设置着第2配线图案。在该半导体装置中，在电极垫上设置着狭缝。通过设置狭缝而能够抑制在贯通孔的周围的半导体衬底上产生龟裂，从而能够良率良好地制造半导体装置。
以下，参照附图对作为本实施例的半导体装置的一例的固体摄像装置及应用固体摄像装置的相机模块详细地进行说明。
图1A是示意性表示实施例的固体摄像装置的垂直剖视图。图1A所示的固体摄像装置10是被应用于CSCM(ChipScaleCameraModule)型相机模块7的固体摄像装置，该相机模块7如图1B所示在内部具有包含透镜1及红外线屏蔽滤光片3的透镜座5，该固体摄像装置不具备玻璃衬底等支撑衬底。
另外，如图1B所示，透镜座5并未如以往的相机模块那样设置在玻璃衬底等支撑衬底上，而是经由粘接剂9设置在固体摄像装置10的半导体衬底11的正面上。因此，如下所述，固体摄像装置10的传感器芯片12能够不隔着玻璃衬底等支撑衬底而直接接收由透镜1聚集的光。结果能够提供高感光度的相机模块7。
在图1A所示的固体摄像装置10中，例如在具有硅酮的薄型半导体衬底11的正面，设置着传感器芯片12。传感器芯片12为如下受光部：不隔着玻璃衬底等支撑衬底而直接接收由透镜1(图1B)聚集的光，并且输出与其受光量对应的电信号。
在半导体衬底11的背面上，搭载着作为外部电极的焊球13。焊球13通过以下说明的所期望的构造而与设置在半导体衬底11正面的传感器芯片12电连接。因此，通过接收光而从传感器芯片12产生的电信号能够经由焊球13而输出至固体摄像装置10的外部。
图2是表示图1A所示的固体摄像装置10的由虚线X包围的主要部分的放大图。以下，参照图2，对用以将传感器芯片12与焊球13电连接的所期望的构造进行说明。
在半导体衬底11的正面上，形成着例如含有SiO2的第1绝缘膜14。传感器芯片12设置在第1绝缘膜14的表面上。
在半导体衬底11的正面侧并且第1绝缘膜14的表面上，例如由铝设置第1配线图案15(下述图3)、及与第1配线图案15连接的电极垫16。第1配线图案15例如与传感器芯片12电连接。在第1配线图案15的表面上及电极垫16的正面上，设置着例如含有SiN的绝缘性的保护膜17。
在电极垫16的正下方的半导体衬底11上，设置着贯通孔18。贯通孔18以分别贯通电极垫16的正下方的半导体衬底11及第1绝缘膜14的方式而设置。因此，电极垫16的背面从贯通孔18露出。
在贯通孔18的侧面上及半导体衬底11的背面上，形成着例如含有SiO2的第2绝缘膜19。第2绝缘膜19是由CVD(ChemicalVaporDeposition，化学气相沉积)法而形成的CVD膜。
在半导体衬底11的背面侧及贯通孔18内，形成着例如由铝形成的第2配线图案20。第2配线图案20形成在第2绝缘膜19上。第2配线图案20以与从贯通孔18露出的电极垫16的背面相接的方式而设置。这样一来，第2配线图案20与电极垫16电连接。
在包含第2配线图案20的第2绝缘膜19上，形成着作为保护膜的阻焊膜21。阻焊膜21以填埋贯通孔18的方式设置在第2绝缘膜19上。阻焊膜21具有使第2配线图案20的一部分露出的开口部。
在从阻焊膜21的开口部露出的第2配线图案20上，以与第2配线图案20相接的方式形成着作为外部电极的焊球13。也就是说，焊球13以与第2配线图案20电连接的方式而形成。
根据以上说明的构造，传感器芯片12隔着第1配线图案15、电极垫16、及第2配线图案20而与焊球13电连接。
参照图3，对第1配线图案15及电极垫16更详细地进行说明。图3是将第1配线图案15的一部分及电极垫16放大表示的俯视图。如图3所示，电极垫16为大致长方形状的图案，并且以朝相对于第1配线图案15的长度方向垂直的方向突出成凸状的方式与第1配线图案15相接而设置。电极垫16设置在包含贯通孔18(图中的虚线)的正上方的半导体衬底11的正面上的特定区域。
在电极垫16的一部分区域，设置着狭缝22。设置狭缝22是为了抑制因第2绝缘膜19形成时的热导致贯通孔18周围的半导体衬底11上产生龟裂。
另外，以下将详细叙述，根据发明者等人的研究而明确了解，在贯通孔18周围的半导体衬底中，越靠近第1配线图案15的部分越易产生龟裂。因此，将狭缝22设置在易产生龟裂的部分的附近，也就是电极垫16中的贯通孔18的正上方的区域即贯通孔对应区域、与第1配线图案15之间。
接着，参照图4～图12对此种固体摄像装置10的制造方法进行说明。图4～图12分别是用以说明实施例的固体摄像装置10的制造方法的图，并且是与图2对应的主要部分放大图。
图4～图12的各图是将图2所示的固体摄像装置10的主要部分上下反转而表示。因此，在以下制造方法的说明中称为正面的情况是指图中的下表面，称为背面的情况是指图中的表面。
首先，如图4所示，在半导体衬底11的正面上隔着第1绝缘膜14而形成传感器芯片12。而且，在第1绝缘膜14的表面，形成第1配线图案15(省略图示)、及具有狭缝22的电极垫16。此后，用保护膜17覆盖第1配线图案15及电极垫16。
接下来，在传感器芯片12周围的半导体衬底11的正面上涂布粘接剂23，并且使用该粘接剂23将玻璃衬底24贴合在半导体衬底11的正面。玻璃衬底24是之后将半导体衬底11薄型化并且形成贯通孔18时的支撑衬底。
以往，并未将之后从半导体衬底剥离玻璃衬底作为前提，因此作为将玻璃衬底固定在半导体衬底上的粘接剂，并未被要求塑性。但是，在本实施例中，之后要将玻璃衬底24从半导体衬底11剥离，因此作为粘接剂23，可以使用例如热塑性或光塑性的粘接剂等具有最终能够将玻璃衬底24从半导体衬底11剥离的性能的粘接剂。
接下来，从背面侧研磨半导体衬底11等以使半导体衬底11薄型化(图5)，并且以贯通电极垫16的正下方(附图中为正上方)的半导体衬底11的方式形成例如锥形状的贯通孔18(图6)。此后，在半导体衬底11的背面上及贯通孔18的侧面上，利用CVD法而形成第2绝缘膜19(图7)。
接下来，通过蚀刻去除贯通孔18内的第2绝缘膜19及第1绝缘膜14的一部分，使电极垫16的一部分露出(图8)。此后，在半导体衬底11的背面上及形成在贯通孔18内的第2绝缘膜19上，以与电极垫16接触的方式形成第2配线图案20(图9)。
接下来，在包含第2配线图案20的第2绝缘膜19上，以填埋贯通孔18的方式形成阻焊膜21(图10)。接着，在阻焊膜21上，形成使第2配线图案20的一部分露出的开口部，并且以与从开口部露出的第2配线图案20接触的方式形成焊球13(图11)。
最后，如图12所示，使介于半导体衬底11与玻璃衬底24之间的粘接剂23软化等而将玻璃衬底24从半导体衬底11剥离。以此方式，能够制造图1、图2所示的固体摄像装置10。
在如此制造的固体摄像装置10中，在电极垫16上，如图3所示设置着狭缝22。因此，能够缓和因在图7所示的第2绝缘膜19的形成步骤(CVD步骤)中产生的热而施加至贯通孔18周围的半导体衬底11上的应力，从而抑制龟裂产生。根据本案发明者等人的以下的研究而发现狭缝22的这种效果。以下，说明由本案发明者等人进行的模拟。
本案发明者等人例如对因图7所示的CVD步骤等热步骤而施加至贯通孔18周围的半导体衬底11上的应力进行模拟研究。
首先，对形成着图13及图14分别所示的形状的电极垫的情况进行模拟。图13是表示第1比较例的电极垫的与图3对应的俯视图，图14是表示第2比较例的电极垫的与图3对应的俯视图。另外，在图13、图14的各图中，对于与图3所示的构成相同的构成标注相同符号。
图13所示的第1比较例的电极垫116为铝制电极垫，与配线宽度Ww＝60μm的铝制的第1配线图案15连接。该电极垫116为垫长度Lp＝140μm、垫宽度Wp＝100μm的长方形状的电极垫，沿着相对于第1配线图案15的长度方向垂直的方向而延伸。另外，所谓垫长度是指相对于第1配线图案15的长度方向垂直的方向上的电极垫116的长度，所谓垫宽度是指相对于第1配线图案15的长度方向平行的方向上的电极垫116的长度。以下相同。
图14所示的第2比较例的电极垫216与第1比较例的电极垫116同样地为铝制电极垫，但其形状与第1比较例的电极垫116不同。第2比较例的电极垫216为如下形状：与第1比较例的电极垫116相同的长方形中在与第1配线图案15连接的根部分的2部位分别具有长度Lc＝40μm、宽度Wc＝20μm的缺口部216c。
设置在此种形状的各种电极垫116、216的正下方的贯通孔18具有R＝60μm的开口径。此处，将电极垫116、216中的此种贯通孔18的正上方的区域(图中最外周的虚线的圆内的区域)称为贯通孔对应区域，将电极垫116、216中的与第1配线图案15连接的部分称为连接端部。贯通孔18是以连接端部与贯通孔对应区域的距离Lwo(贯通孔对应区域的电极垫上的位置Lwo)的最短距离Lwo-min成为60μm的方式而设置。
对具有如此形成的电极垫116、216及贯通孔18的固体摄像装置，以模拟的方法算出因热步骤而施加至贯通孔18周围的半导体衬底11上的应力。另外，在模拟中，如图15所示，将沿贯通孔对应区域一周的12点的电极垫116、216上的各自的位置设为“0”～“11”，算出施加至这些各测定位置的正下方的半导体衬底11上的应力。
图16是表示算出在形成着第1比较例及第2比较例的电极垫的情况下施加至各测定位置的正下方的半导体衬底上的应力所得的结果的曲线图。如图16所示，在形成着第1比较例的电极垫116、及第2比较例的电极垫216的情况下，施加至贯通孔18周围的半导体衬底11上的应力显示如下倾向：在测定位置“6”(离第1配线图案15最远的测定位置)成为最低，并且随着靠近测定位置“0”(离第1配线图案15最近的测定位置)而变高。
另外，与形成着图13所示的第1比较例的电极垫116的情况相比，形成着图14所示的第2比较例的电极垫216的情况下，虽程度小，但能够使施加至贯通孔18的周围的半导体衬底11上的应力整体降低。因此，接着对于形成着具有缺口部216c的第2比较例的电极垫216的情况与形成着如实施例的电极垫16那样具有狭缝22的电极垫16的情况，比较施加至贯通孔18周围的半导体衬底11上的应力。
首先，对形成着如图17及图18分别所示的具有狭缝的电极垫的情况进行模拟。图17是表示第1实施例的电极垫的与图3对应的俯视图，图18是表示第2实施例的电极垫的与图3对应的俯视图。另外，在图17及图18的各图中，对于与图3所示的构成相同的构成标注相同符号。
图17所示的第1实施例的电极垫36是在与第1比较例的电极垫116相同的电极垫上设置着狭缝32的电极垫。狭缝32为长度Ls1＝40μm、宽度Ws1＝10μm的长方形状，并且设置在狭缝32与贯通孔对应区域(图中最外周的虚线所示的贯通孔18的正上方的区域)的距离Lso的最短距离Lso-min1成为20μm的位置。
所谓狭缝32的长度Ls1是指与电极垫36的长度方向平行的方向上的狭缝32的长度，所谓狭缝32的宽度Ws1是指与电极垫36的宽度方向平行的方向上的狭缝32的长度。以下同样地，在称为狭缝的长度的情况下是指与电极垫的长度方向平行的方向上的狭缝的长度，在称为狭缝的宽度的情况下是指与电极垫的宽度方向平行的方向上的狭缝的长度。
图18所示的第2实施例的电极垫46是在与第1比较例的电极垫116相同的电极垫上设置着狭缝42的电极垫。狭缝42为长度Ls1＝40μm、宽度Ws2＝40μm的正方形状，并且设置在狭缝42与贯通孔对应区域(图中最外周的虚线所示的贯通孔18的正上方的区域)的距离Lso的最短距离Lso-min1成为20μm的位置。
对具有如此形成的电极垫36、46及贯通孔18的固体摄像装置，以模拟的方法算出因热步骤而施加至贯通孔18周围的半导体衬底11上的应力。
图19是表示算出在形成着第1实施例、第2实施例、及第2比较例的电极垫36、46、216的情况下施加至各测定位置的正下方的半导体衬底11上的应力所得的结果的曲线图。如图19所示，即便为形成着具有狭缝32、42的第1、第2实施例的电极垫36、46的情况，也与形成着不具有狭缝的第2比较例的电极垫216的情况同样地，施加至贯通孔18周围的半导体衬底11上的应力显示如下倾向：在测定位置“6”(离第1配线图案15最远的测定位置)成为最低，并且随着靠近测定位置“0”(离第1配线图案15最近的测定位置)而变高。
然而，显示如下结果：与形成着第2比较例的电极垫216的情况相比，形成着如第1、第2实施例那样的具有狭缝32、42的电极垫36、46的情况能够使施加至贯通孔18的周围的半导体衬底11上的应力整体降低。
认为该结果的原因在于，因形成狭缝32、42而施加至狭缝32、42周围的半导体衬底11上的负应力抵消因热步骤而施加至半导体衬底11上的正应力。
而且，通过设置狭缝32、42而使应力降低的效果在贯通孔18的周围中靠近第1配线图案15一侧(测定位置“0”～“3”及测定位置“9”～“11”)良好地获得，尤其是在测定位置“2”处，能够使应力降低70％左右。
根据该结果，认为越靠近狭缝32、42，越能更好地获得因设置狭缝32、42使应力降低的效果。根据模拟结果，狭缝32、42的位置越靠近贯通孔对应区域越好。具体来说，优选为将狭缝32、42设置在例如贯通孔对应区域与狭缝32、42的距离Lso的最短距离Lso-min1成为贯通孔对应区域的位置Lwo-min的1/2以下的位置。
而且，根据第1实施例与第2实施例的比较而明确了解，狭缝32、42中宽度长的一方能够使应力进一步降低。
认为其原因在于，尤其在测定位置“1”、“2”、“10”、“11”处，狭缝32、42的宽度越长，则能够使这些测定位置与狭缝32、42的距离Lso越短。
根据模拟结果及研究结果，狭缝的宽度长的一方为佳，并且如图20所示，电极垫6的狭缝2更优选为以具有贯通孔18的开口径R以上的宽度Ws4的方式而设置。
接下来，对形成着如图21及图22分别所示的具有狭缝的电极垫的情况进行模拟。图21是表示第3实施例的电极垫的与图3对应的俯视图，图22是表示第4实施例的电极垫的与图3对应的俯视图。在图21及图22的各图中，对于与图3所示的构成相同的构成标注相同符号。
图21所示的第3实施例的电极垫56是在第1比较例的电极垫116上设置着狭缝52的电极垫。狭缝52为长度Ls3＝10μm、宽度Ws3＝20μm的长方形状，并且设置在狭缝52与贯通孔对应区域(图中最外周的虚线所示的贯通孔18的正上方的区域)的距离Lso的最短距离Lso-min3成为35μm的位置。
图22所示的第4实施例的电极垫66是在第1比较例的电极垫116上设置着狭缝62的电极垫。狭缝62为长度Ls3＝10μm、宽度Ws2＝40μm的长方形状，并且设置在狭缝62与贯通孔对应区域(图中最外周的虚线所示的贯通孔18的正上方的区域)的距离Lso的最短距离Lso-min3成为35μm的位置。
对具有如此形成的电极垫56、66及贯通孔18的固体摄像装置，以模拟的方法算出因热步骤而施加至贯通孔18周围的半导体衬底11上的应力。
图23是表示算出在形成着第3实施例、第4实施例、及第2比较例的电极垫的情况下施加至各测定位置的正下方的半导体衬底上的应力所得的结果的曲线图。如图23所示，即便为形成着第3、第4实施例的具有狭缝52、62的电极垫56、66的情况，也与形成着不具有狭缝的第2比较例的电极垫216的情况同样地，施加至贯通孔18周围的半导体衬底11上的应力显示如下倾向：在测定位置“6”(离第1配线图案15最远的测定位置)成为最低，并且随着靠近测定位置“0”(离第1配线图案15最近的测定位置)而变高。
然而，显示如下结果：与形成着第2比较例的电极垫216的情况相比，形成着如第3、第4实施例那样的具有狭缝52、62的电极垫56、66的情况能够使施加至贯通孔18周围的半导体衬底11上的应力整体降低。
而且，通过设置狭缝52、62而使应力降低的效果能够在贯通孔18的周围中靠近第1配线图案15一侧(测定位置“0”～“3”及测定位置“9”～“11”)良好地获得。
这种倾向与形成着如第1、第2实施例那样具有狭缝32、42的电极垫36、46的情况相同。
然而，根据图19与图23的比较而明确了解，形成着如第3、第4实施例那样的具有狭缝52、62的电极垫56、66的情况下获得的应力降低的效果比形成着如第1、第2实施例那样具有狭缝32、42的电极垫36、46的情况下获得的应力降低的效果小。
其原因在于，与如第1、第2实施例那样的电极垫36、46的狭缝32、42相比，如第3、第4实施例那样的电极垫56、66的狭缝52、62设置在狭缝52、62与贯通孔对应区域的最短距离Lso-min变长的位置。也就是说，如第3、第4实施例那样的电极垫56、66的狭缝52、62形成在远离贯通孔对应区域的位置，因此与形成着第1、第2实施例的电极垫36、46的情况相比，更难获得通过设置狭缝52、62而获得的使施加至贯通孔18周围的半导体衬底11上的应力降低的效果。根据此种研究结果，可以说优选为将狭缝形成在靠近贯通孔对应区域的位置。
根据以上说明的模拟结果而明确了解，通过在电极垫16、36、46、56、66上设置狭缝22、32、42、52、62，能够缓和因在第2绝缘膜19的形成步骤(CVD步骤)中产生的热等热步骤而施加至贯通孔18周围的半导体衬底11上的应力。结果能够抑制在贯通孔18周围的半导体衬底11上产生龟裂，并且能够抑制在该半导体衬底11的正上方的第1绝缘膜14上产生龟裂。因此，能够良率良好地制造如图1A所示的薄型且高感光度的固体摄像装置10。
＜变化例＞
图24是表示实施例的变化例的电极垫的与图3对应的俯视图。在图24中，对与图3所示的构成相同的构成标注相同符号。如图24所示，在将电极垫76以与设置在半导体衬底11上的多个第1配线图案75a、75b相接的方式设置在这些第1配线图案75a、75b之间的情况下，在一个第1配线图案75a与贯通孔对应区域之间设置第1狭缝72a，在另一个第1配线图案75b与贯通孔对应区域之间设置第2狭缝72b，由此能够获得与所述实施例相同的效果。
另外，第1狭缝72a及第2狭缝72b也可以分别为所述狭缝2、22、32、42、52、62中的任意形状。但是，优选为如图24所示，第1狭缝72a设置在贯通孔对应区域与第1狭缝72a的距离Lso的最短距离Lso-min1成为贯通孔对应区域的位置Lwo-min的1/2以下的位置。同样地，优选为第2狭缝72b设置在贯通孔对应区域与第2狭缝72b的距离Lso的最短距离Lso-min1成为贯通孔对应区域的位置Lwo-min的1/2以下的位置。
而且，优选为如图24所示，第1狭缝72a以具有贯通孔18的开口径R以上的宽度Ws4的方式而设置。同样地，优选为第2狭缝72b以具有贯通孔18的开口径R以上的宽度Ws4的方式而设置。
进而，优选为第1、第2狭缝72a、72b彼此为以贯通孔对应区域为中心的对称形状，并且形成在以贯通孔对应区域为中心的对称位置。
而且，虽未图示，但本实施例的各狭缝形成为长方形状及正方形状，但形成为多边形状或圆形状也能够获得相同的效果。
对本发明的若干实施方式进行了说明，但这些实施方式是作为示例而提出，并非意欲限定发明的范围。这些新颖的实施方式能以其他各种方式实施，并且能在不脱离发明的主旨的范围内进行各种省略、置换、及变更。这些实施方式或其变化包含在发明的范围或主旨中，并且包含在权利要求所记载的发明及其均等的范围内。

Claims (19)

1.一种固体摄像装置，其特征在于具备：
半导体衬底，在其正面设置接收光的受光部，并且在一部分中具有贯通孔；
第1配线，设置在所述半导体衬底的正面侧；
电极垫，设置在包含所述贯通孔的正上方的所述半导体衬底的正面侧，并且与所述第1配线相接；
狭缝，设置在所述电极垫中的所述贯通孔的正上方的区域与所述第1配线之间；
绝缘膜，设置在所述贯通孔的侧面上；以及
第2配线，以与所述电极垫相接的方式设置在该绝缘膜上。
2.根据权利要求1所述的固体摄像装置，其特征在于：
所述狭缝的宽度为所述贯通孔的开口径以上。
3.根据权利要求1所述的固体摄像装置，其特征在于：
所述狭缝设置在所述狭缝与所述贯通孔的正上方的区域的距离成为所述贯通孔的正上方的区域与所述第1配线的距离的1/2以下的位置。
4.根据权利要求3所述的固体摄像装置，其特征在于：
所述狭缝为长方形，并且所述贯通孔的正上方的区域为圆形，
所述狭缝设置在所述狭缝与所述贯通孔的正上方的区域的最短距离成为所述贯通孔的正上方的区域与所述第1配线的最短距离的1/2以下的位置。
5.根据权利要求1所述的固体摄像装置，其特征在于：
具有多个所述第1配线并且具有多个所述狭缝，
所述电极垫以与所述多个第1配线相接的方式设置在这些多个第1配线之间，
多个所述狭缝具有第1狭缝及第2狭缝，该第1狭缝设置在所述贯通孔的正上方的区域与一个所述第1配线之间，该第2狭缝设置在所述贯通孔的正上方的区域与另一个所述第1配线之间。
6.根据权利要求5所述的固体摄像装置，其特征在于：
所述第1狭缝的宽度及所述第2狭缝的宽度分别为所述贯通孔的开口径以上。
7.根据权利要求5所述的固体摄像装置，其特征在于：
所述第1狭缝设置在所述第1狭缝与所述贯通孔的正上方的区域的距离成为所述贯通孔的正上方的区域与一个所述第1配线的距离的1/2以下的位置，
所述第2狭缝设置在所述第2狭缝与所述贯通孔的正上方的区域的距离成为所述贯通孔的正上方的区域与另一个所述第1配线的距离的1/2以下的位置。
8.根据权利要求7所述的固体摄像装置，其特征在于：
所述第1、第2狭缝分别为长方形，并且所述贯通孔的正上方的区域为圆形，
所述第1狭缝设置在所述第1狭缝与所述贯通孔的正上方的区域的最短距离成为所述贯通孔的正上方的区域与一个所述第1配线的最短距离的1/2以下的位置，
所述第2狭缝设置在所述第2狭缝与所述贯通孔的正上方的区域的最短距离成为所述贯通孔的正上方的区域与另一个所述第1配线的最短距离的1/2以下的位置。
9.一种相机模块，其特征在于：具备：
固体摄像装置；以及
透镜座，在其内部包含透镜；并且
所述固体摄像装置具备：
半导体衬底，在其正面设置接收由所述透镜聚集的光的受光部，并且在一部分中具有贯通孔；
第1配线，设置在所述半导体衬底的正面侧；
电极垫，设置在包含所述贯通孔的正上方的所述半导体衬底的正面侧，并且与所述第1配线相接；
狭缝，设置在所述电极垫中的所述贯通孔的正上方的区域与所述第1配线之间；
绝缘膜，设置在所述贯通孔的侧面上；以及
第2配线，以与所述电极垫相接的方式设置在所述绝缘膜上；并且
所述透镜座设置在所述半导体衬底的正面上。
10.根据权利要求9所述的相机模块，其特征在于：
所述固体摄像装置不具备玻璃衬底。
11.根据权利要求10所述的相机模块，其特征在于：
所述受光部不隔着所述玻璃衬底而直接接收所述光。
12.一种半导体装置，其特征在于具备：
第1配线，设置在具有贯通孔的半导体衬底的正面侧；
电极垫，设置在包含所述贯通孔的正上方的所述半导体衬底的正面侧，并且与所述第1配线相接；
狭缝，设置在所述电极垫中的所述贯通孔的正上方的区域与所述第1配线之间；
绝缘膜，设置在所述贯通孔的侧面上；以及
第2配线，以与所述电极垫相接的方式设置在所述绝缘膜上。
13.根据权利要求12所述的半导体装置，其特征在于：
所述狭缝的宽度为所述贯通孔的开口径以上。
14.根据权利要求12所述的半导体装置，其特征在于：
所述狭缝设置在所述狭缝与所述贯通孔的正上方的区域的距离成为所述贯通孔的正上方的区域与所述第1配线的距离的1/2以下的位置。
15.根据权利要求14所述的半导体装置，其特征在于：
所述狭缝为长方形，并且所述贯通孔的正上方的区域为圆形，
所述狭缝设置在所述狭缝与所述贯通孔的正上方的区域的最短距离成为所述贯通孔的正上方的区域与所述第1配线的最短距离的1/2以下的位置。
16.根据权利要求12所述的半导体装置，其特征在于：
具有多个所述第1配线并且具有多个所述狭缝，
所述电极垫以与所述多个第1配线相接的方式设置在这些多个第1配线之间，
多个所述狭缝具有第1狭缝及第2狭缝，该第1狭缝设置在所述贯通孔的正上方的区域与一个所述第1配线之间，该第2狭缝设置在所述贯通孔的正上方的区域与另一个所述第1配线之间。
17.根据权利要求16所述的半导体装置，其特征在于：
所述第1狭缝的宽度及所述第2狭缝的宽度分别为所述贯通孔的开口径以上。
18.根据权利要求16所述的半导体装置，其特征在于：
所述第1狭缝设置在所述第1狭缝与所述贯通孔的正上方的区域的距离成为所述贯通孔的正上方的区域与一个所述第1配线的距离的1/2以下的位置，
所述第2狭缝设置在所述第2狭缝与所述贯通孔的正上方的区域的距离成为所述贯通孔的正上方的区域与另一个所述第1配线的距离的1/2以下的位置。
19.根据权利要求18所述的半导体装置，其特征在于：
所述第1、第2狭缝分别为长方形，并且所述贯通孔的正上方的区域为圆形，
所述第1狭缝设置在所述第1狭缝与所述贯通孔的正上方的区域的最短距离成为所述贯通孔的正上方的区域与一个所述第1配线的最短距离的1/2以下的位置，
所述第2狭缝设置在所述第2狭缝与所述贯通孔的正上方的区域的最短距离成为所述贯通孔的正上方的区域与另一个所述第1配线的最短距离的1/2以下的位置。
CN201510553409.0A 2014-10-30 2015-09-02 半导体装置、固体摄像装置以及相机模块 Pending CN105609512A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014221326A JP2016092061A (ja) 2014-10-30 2014-10-30 半導体装置および固体撮像装置
JP2014-221326 2014-10-30

Publications (1)

Publication Number Publication Date
CN105609512A true CN105609512A (zh) 2016-05-25

Family

ID=55853546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510553409.0A Pending CN105609512A (zh) 2014-10-30 2015-09-02 半导体装置、固体摄像装置以及相机模块

Country Status (4)

Country Link
US (1) US20160126268A1 (zh)
JP (1) JP2016092061A (zh)
CN (1) CN105609512A (zh)
TW (1) TW201628392A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102504834B1 (ko) 2019-03-11 2023-02-28 삼성전자 주식회사 집적회로 칩 및 그 제조 방법과 집적회로 칩을 포함하는 집적회로 패키지 및 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266012A (ja) * 2003-02-28 2004-09-24 Canon Inc 半導体装置
CN1601752A (zh) * 2003-09-22 2005-03-30 株式会社瑞萨科技 制造固态图像传感器件的方法
JP2005303258A (ja) * 2004-03-16 2005-10-27 Fujikura Ltd デバイス及びその製造方法
JP2012186285A (ja) * 2011-03-04 2012-09-27 Fujikura Ltd 貫通孔基板、貫通配線基板、電子部品、基板の製造方法、及び貫通孔の検査方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022122A (ja) * 1988-06-14 1990-01-08 Fujitsu Ltd 半導体集積回路装置
JP4801296B2 (ja) * 2001-09-07 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
WO2006046302A1 (ja) * 2004-10-29 2006-05-04 Spansion Llc 半導体装置及びその製造方法
JP5537016B2 (ja) * 2008-10-27 2014-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
US9142586B2 (en) * 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
JP5567287B2 (ja) * 2009-03-26 2014-08-06 ラピスセミコンダクタ株式会社 半導体集積チップ
KR20110134198A (ko) * 2010-06-08 2011-12-14 삼성전자주식회사 관통 전극을 갖는 반도체 장치
JP5998459B2 (ja) * 2011-11-15 2016-09-28 ローム株式会社 半導体装置およびその製造方法、電子部品
JP2013065870A (ja) * 2012-11-12 2013-04-11 Hitachi Ltd 半導体装置
US9177914B2 (en) * 2012-11-15 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad structure over TSV to reduce shorting of upper metal layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004266012A (ja) * 2003-02-28 2004-09-24 Canon Inc 半導体装置
CN1601752A (zh) * 2003-09-22 2005-03-30 株式会社瑞萨科技 制造固态图像传感器件的方法
JP2005303258A (ja) * 2004-03-16 2005-10-27 Fujikura Ltd デバイス及びその製造方法
JP2012186285A (ja) * 2011-03-04 2012-09-27 Fujikura Ltd 貫通孔基板、貫通配線基板、電子部品、基板の製造方法、及び貫通孔の検査方法

Also Published As

Publication number Publication date
JP2016092061A (ja) 2016-05-23
US20160126268A1 (en) 2016-05-05
TW201628392A (zh) 2016-08-01

Similar Documents

Publication Publication Date Title
JP4698296B2 (ja) 貫通電極を有する半導体装置の製造方法
JP4510629B2 (ja) 半導体デバイスの製造方法
CN104051953B (zh) 光耦合器件及其形成方法
CN107910344A (zh) 一种光学指纹识别芯片的封装结构以及封装方法
US9892302B2 (en) Fingerprint sensing device and method for producing the same
CN203840422U (zh) 一种摄像模组
JP2007042879A (ja) 半導体撮像装置およびその製造方法
TWI533715B (zh) Packaging Method of Stacked Micro - Electromechanical Microphone
CN109376726A (zh) 一种屏下光学指纹芯片封装结构
TWM597018U (zh) 影像感測模組
US20170057808A1 (en) Mems chip package and method for manufacturing the same
CN109326620A (zh) 一种影像传感芯片的嵌入式封装结构和制作方法
TWI647804B (zh) 影像感測器封裝結構及其封裝方法
CN105681631A (zh) 摄像元件内置基板及其制造方法、以及摄像装置
CN101764140A (zh) 覆晶式影像感测模块及其制作方法
CN104037182A (zh) 半导体装置、制造方法和电子设备
CN105609512A (zh) 半导体装置、固体摄像装置以及相机模块
JP2012174800A (ja) 半導体装置、製造装置、及び製造方法
CN103928481B (zh) 一种图像传感器封装结构及封装方法
TW201712384A (zh) 攝像模組及其製造方法
CN206349333U (zh) 指纹传感芯片的封装结构
TWI555398B (zh) 攝像模組及其製造方法
US9309108B2 (en) MEMS microphone packaging method
CN108091660A (zh) 影像感测器
KR100990397B1 (ko) 웨이퍼레벨 이미지센서 모듈 및 그 제조방법 및 이를이용한 카메라 모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160525