CN104051953B - 光耦合器件及其形成方法 - Google Patents

光耦合器件及其形成方法 Download PDF

Info

Publication number
CN104051953B
CN104051953B CN201310245216.XA CN201310245216A CN104051953B CN 104051953 B CN104051953 B CN 104051953B CN 201310245216 A CN201310245216 A CN 201310245216A CN 104051953 B CN104051953 B CN 104051953B
Authority
CN
China
Prior art keywords
substrate
optics
semiconductor devices
vertical waveguide
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310245216.XA
Other languages
English (en)
Other versions
CN104051953A (zh
Inventor
赖瑞协
郭英颢
陈海清
包天
包天一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104051953A publication Critical patent/CN104051953A/zh
Application granted granted Critical
Publication of CN104051953B publication Critical patent/CN104051953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0267—Integrated focusing lens
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/421—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical component consisting of a short length of fibre, e.g. fibre stub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02251—Out-coupling of light using optical fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02253—Out-coupling of light using lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体器件的实施例，该半导体器件包括：位于第一衬底上方的光学器件；位于光学器件的顶面上的垂直波导，垂直波导具有第一折射率；以及位于垂直波导上方的覆盖层，覆盖层被配置成用于垂直波导的透镜并且覆盖层具有第二折射率。本发明还提供了光耦合器件及其形成方法。

Description

光耦合器件及其形成方法
技术领域
本发明一般地涉及半导体技术领域，更具体地，涉及半导体器件及其形成方法。
背景技术
对于集成光学和光电子电路中的传输速度、数据容量和数据密度的不断增长的需求是宽带通信领域、大容量的信息存储领域和大屏幕以及便携式信息显示器领域中的大量创新的背后的驱动力。虽然玻璃光纤通常用于长距离的高速数据传输，但是由于其高密度、耐久性差、以及复杂的光子电路的制造成本高，所以玻璃光纤不便用于复杂的高密度电路。因此，高分子材料对于构建能够执行用于集成光学和光电子器件的期望功能的成本效益高的、可靠的、有源和无源集成元件具有广阔的前景。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种半导体器件，包括：光学器件，位于第一衬底上方；垂直波导，位于所述光学器件的顶面上，所述垂直波导具有第一折射率；以及覆盖层，位于所述垂直波导上方，所述覆盖层被配置成用于所述垂直波导的透镜并且所述覆盖层具有第二折射率。
在该半导体器件中，所述垂直波导包括聚合物并且所述覆盖层包括聚合物。
在该半导体器件中，所述垂直波导具有纵轴，所述纵轴与所述衬底的顶面基本垂直。
在该半导体器件中，所述第一折射率大于所述第二折射率。
在该半导体器件中，所述覆盖层的顶面在所述第一衬底的顶面上方形成圆顶，所述覆盖层的顶面位于所述垂直波导的顶面上方。
在该半导体器件中，所述覆盖层封装所述垂直波导、所述光学器件和所述第一衬底的顶面。
该半导体器件进一步包括：第一再分布层，位于所述第一衬底上方；第一接合引线，连接所述第一再分布层和所述光学器件的顶面；以及第二再分布层，位于所述第一衬底上方，所述光学器件连接至所述第二再分布层。
在该半导体器件中，通过所述覆盖层环绕所述第一接合引线。
该半导体器件进一步包括：第二衬底，所述第一衬底被安装至所述第二衬底；第二接合引线，将所述第二衬底连接至所述第一再分布层；以及第三接合引线，将所述第二衬底连接至所述第二再分布层。
在该半导体器件中，所述光学器件包括垂直腔表面发射激光器。
根据本发明的另一方面，提供了一种半导体器件，包括：第一再分布层，位于第一衬底的第一侧面的上方；光学器件，接合至所述第一再分布层；垂直波导，位于所述光学器件的顶面上；第二再分布层，位于所述衬底上方；第一接合引线，将所述第二再分布层连接至所述光学器件的顶面；透镜层，位于所述垂直波导、所述光学器件和所述第一接合引线上方；第一衬底通孔，从所述第二再分布层延伸穿过所述第一衬底到达所述第一衬底的背面；以及第一连接器，在所述第一衬底的背面连接至所述第一衬底通孔。
在该半导体器件中，所述光学器件包括垂直腔表面发射激光器。
在该半导体器件中，所述透镜层封装所述垂直波导、所述光学器件、所述第一接合引线和所述第一衬底的第一侧面。
该半导体器件进一步包括：第二衬底通孔，从所述第一再分布层延伸穿过所述第一衬底到达所述第一衬底的背面；以及第二连接器，在所述第一衬底的背面连接至所述第二衬底通孔；所述第一连接器和所述第二连接器将所述第一衬底连接至所述第二衬底；并且底部填充材料位于所述第一衬底和所述第二衬底之间并环绕所述第一连接器和所述第二连接器。
在该半导体器件中，所述垂直波导包括聚合物并且所述覆盖层包括聚合物。
根据本发明的又一方面，提供了一种形成半导体器件的方法，所述方法包括：将光学器件接合至第一衬底的第一侧面；将所述光学器件连接至所述第一衬底；在所述光学器件的顶面上形成垂直波导；以及在所述垂直波导和所述光学器件上方形成覆盖层，所述覆盖层被配置成用于所述垂直波导的透镜。
在该方法中，形成所述垂直波导进一步包括：将第一聚合物材料直接分配到所述光学器件的顶面上，所述第一聚合物材料具有第一折射率。
在该方法中，形成所述覆盖层进一步包括：将第二聚合物材料分配到所述垂直波导和所述光学器件的上方，所述第二聚合物材料具有第二折射率，所述第二折射率小于所述第一折射率。
在该方法中，所述覆盖层直接与所述垂直波导和所述光学器件邻接。
在该方法中，连接所述光学器件进一步包括：在所述第一衬底上方形成第一再分布层；将所述光学器件连接至所述第一再分布层；在所述第一衬底上方形成第二再分布层；以及从所述第二再分布层至所述光学器件的顶面形成第一接合引线。
附图说明
为了更充分地理解本发明及其优点，现在将结合附图所进行以下描述作为参考，其中：
图1A至图1E示出根据一个实施例形成半导体器件的中间阶段；
图2示出根据另一个实施例的半导体器件；
图3示出根据另一个实施例被安装至衬底的图2所示的半导体器件；以及
图4示出根据另一个实施例的半导体器件。
具体实施方式
现在将详细地参考附图所示的实施例。在可能的情况下，相同的附图标记用于附图和说明书中以代表相同或相似的部件。在附图中，为了清楚和方便起见，可以放大形状和厚度。根据本发明，本发明涉及形成方法和器件的部分或更加直接地与本发明的方法和器件协作的元件。应当理解，未具体示出或描述的元件可以采用本领域内众所周知的各种形式。多种替换和修改一旦公开，对本领域内技术人员来说将是显而易见的。
整个本说明书中引用“一个实施例”或“某个实施例”意味着在本发明的至少一个实施例包括关于该实施例而描述的特定部件、结构或特征。因此，在整个说明书的各个位置处出现的短语“在一个实施例中”或“在某个实施例中”不一定都指的是同一个实施例。而且，在一个或多个实施例中可以以任何合适的方式组合特定部件、结构或特征。应理解，以下附图没有按比例绘制；而这些附图只是为了说明。
关于具体上下文描述实施例，即，在垂直腔表面发射激光器（VCSEL）上直接形成具有垂直波导的光耦合器件。然而。也可以应用其它实施例以在其他元件（诸如激光电二极管、光检测器、光学集成电路、或其他光学部件）上直接形成波导。
现在参考图1，根据一个实施例示出了处于加工的中间阶段的半导体器件100。半导体器件100包括：衬底20、位于衬底20上方的包括第一RDL22A和第二RDL22B的再分布层（RDL）22以及位于第二RDL22B上的接合结构24。衬底20可以是任何合适的衬底，诸如1/2/1层压衬底、4层层压衬底、中介层、封装衬底、管芯/晶圆、印刷电路板、高密度互连件等。衬底20可以是硅、锗硅、碳化硅、陶瓷衬底、石英衬底等或它们的组合。衬底20可以包括掺杂的或未掺杂的块状硅或绝缘体上硅（SOI）衬底的有源层。
衬底20可以包括集成电路器件（未示出）。本领域内普通技术人员可以认识到，可以使用各种各样的集成电路器件（诸如晶体管、电容器、电阻器、它们的组合等）以生成用于半导体器件100的结构和功能需求的设计。可以使用任何合适的方法形成集成电路器件。
衬底20还可以包括互连结构（未示出）。互连结构可以形成在集成电路器件上方并且被设计为连接各种集成电路器件以形成功能电路。互连结构可以由电介质（例如，低k介电材料）和导电材料（例如，铜）的交替层形成并且可以通过任何合适的工艺（诸如沉积、镶嵌、双镶嵌等）形成。导电层和介电层可以包括金属线和通孔（未示出）以将集成电路器件电连接至RDL22。附图中仅示出了衬底20的一部分，因为这是足以充分地描述示例性实施例。
可以形成沿着衬底20延伸的RDL22A和RDL22B。可以将RDL22A和RDL22B用作再分配层以允许将随后形成的器件和结构（参见图1B）（其电连接至互联结构（未示出）和/或有源和无源器件）设置在衬底20上的任何预期位置，而不是将随后形成的器件和结构的位置限定在直接位于互联结构和/或有源和无源器件的上方的位置。在一个实施例中，通过诸如化学汽相沉积（CVD）或溅射的合适形成工艺最初形成钛铜合金的晶种层（未示出）来形成RDL22A和RDL22B。然后形成光刻胶（未示出）以覆盖晶种层，以及然后图案化光刻胶以对晶种层中位于期望RDL22A和RDL22B被定位的位置处的那些部分进行曝光。
一旦形成并图案化光刻胶，就可以通过诸如喷镀的沉积工艺在晶种层上形成诸如铜的导电材料。可以形成导电材料的厚度介于约1μm和约10μm之间（诸如5μm），以及其沿着衬底20的宽度介于约5μm和约300μm之间（诸如15μm）。然而，即使论述的材料和方法适合形成导电材料，这些材料也仅是示例性的。任何其他合适的材料（诸如AlCu或Au）和任何其他的合适的形成工艺（诸如CVD、物理汽相沉积（PVD））可以选择性地用于形成RDL22A和RDL22B。
一旦已经形成导电材料，可以通过合适的去除工艺（诸如灰化）去除光刻胶。此外，在去除光刻胶之后，可以通过诸如使用导电材料作为掩模的合适的蚀刻工艺去除晶种层中被光刻胶覆盖的那些部分。可选地，可以在喷镀工艺之前图案化晶种层。
在形成RDL22A和RDL22B之后，可以在RDL22B上形成接合结构24。接合结构24可以用于允许随后形成的光学器件26（参见图1B）电连接到RDL22B。在一些实施例中，接合结构24可以是焊膏、导电粘合剂等。在其它实施例中，接合结构24可以是一个或多个接合焊盘、凸块下金属化层（UBM）、接合焊盘、金属柱、金属凸块等或它们的组合。接合结构24可以包括铜、铝、金、钛、镍、钨等或它们的组合。
图1B示出了将光学器件26接合到接合结构24以及形成互连光学器件26和RDL22A的接合引线28。为了将电信号转换为诸如光的电磁信号和/或将诸如光的电磁信号转换为电信号，可以将光学器件26连接至接合结构24和接合引线28。光学器件26包括一个或多个激光电二极管、光电二极管、光学集成电路、或其他光学元件。在一些实施例中，光学器件26是包括光电二极管的垂直腔表面发射激光器（VCSEL）。
光学器件26与接合结构24之间的接合可以是焊料接合或直接的金属与金属（诸如铜与铜或锡与锡）接合。在一个实施例中，光学器件26可以包括一个或多个接合焊盘、导电凸块和/或柱子，以及接合结构24可以包括焊膏或导电材料。在另一个实施例中，接合结构24可以包括一个或多个UBM和位于UBM上的金属凸块，以及光学器件26可以具有一个或多个接触焊盘以连接至金属凸块。在其他实施例中，光学器件26可以通过球栅阵列、插座（socket）、表面安装技术（surface mounting technology）等安装到接合结构。
接合引线28包括第一端28A和第二端28B，其中第一端28A通过接触焊盘27连接至RDL22A和第二端28B连接至光学器件26的顶面26A。可以利用接合引线28将光学器件26电连接至衬底20中的有源和/或无源器件和/或其他外部器件。接触焊盘27可以包括铜、金、铝、镍等或它们的组合。
可以使用包括未示出的用于分配金属丝的毛细管、电动打火（electric flameoff，EFO）棒和变换器的引线接合器来形成接合引线28。将导线插入毛细管内，从而在接合过程中适当地控制和移动导线。将导线接合至RDL22A和/或光学器件26之前，球体可以形成在导线的端部上。然后可以通过利用压力、振动（例如超声波）和/或热量将导线28的各端（28A或28B）压紧至接触焊盘27或顶部表面26来将球体附接至接触焊盘27或光学器件26的顶面26A。导线可以包括铜、铝、金、钯、铂等或它们的组合。可选地，导线可以包括其它导电材料和/或金属。在一个实施例中，导线的直径在约1mm至2mm的范围内。在其他实施例中，可以使用其他方法将光学器件26连接至RDL22。
图1C示出了在光学器件26上形成垂直波导30。垂直波导30可以从顶面30A和底面30B接受光和将光引导至其预期的目的地（例如，光学器件26或垂直波导30上方的外部器件）。垂直波导30可以是任何类型的波导，诸如平面波导、信道波导等，并可以包括两种不同的材料，即，芯层材料和覆层材料，其中芯层材料具有高于覆层材料的折射率。可以在垂直波导30的底部30B和光学器件26的顶面26A之间形成可选的折射率匹配材料（未示出）。垂直波导30的纵轴从底面30B延伸至顶面30A，其中，纵轴与衬底20的顶面基本上垂直。在一个实施例中，垂直波导30的纵轴与光学器件26的顶面26A基本上垂直。
如图1C所示，分配器32将波导材料31分配到光学器件26的顶面26A上以形成垂直波导30。可以分配具有高粘度的液体形式的波导材料31。在一些实施例中，可以在25℃的温度环境中以每分钟25转（rpm）的速率分配粘度大于30000厘泊（cP）的波导材料31。可以在室温（～25℃）至约70℃之间的温度环境中分配波导材料31。在一个实施例中，可以形成的垂直波导30的高度H1在50μm至500μm的范围内。在分配之后，波导材料31充分固化以形成垂直波导30。如图所示，垂直波导30从底面30B至顶面30A逐渐变细。然而，在其他实施例中，垂直波导30可以是柱状的并且具有基本上垂直于衬底20的顶面的侧壁。
在一个实施例中，波导材料31，相应的垂直波导30可以包括：高分子材料的组合，诸如聚（甲基丙烯酸甲酯）（PMMA）、聚苯乙烯（PS）、聚碳酸酯、聚氨酯、苯并环丁烷、全氟乙烯基醚环化聚合物、四氟乙烯、全氟乙烯基醚共聚物、硅树脂、含氟聚（亚芳基）硫醚、聚（五氟苯乙烯）、含氟树状聚合物、含氟超支化聚合物等。可选地，垂直波导30可以包括含氘和卤素的聚丙烯酸酯、含氟聚酰亚胺、全氟环丁基芳基醚聚合物、非线性光学聚合物等。
在形成垂直波导30之后，如图1D所示，可以在垂直波导30、接合引线28、光学器件26和衬底20的上方形成覆盖层34。在一个实施例中，覆盖层34可以用作垂直波导30的熔覆层和/或球透镜（可以被称为透镜层34）以及底部填充物以保护接合引线28和光学器件26。在一个实施例中，垂直波导30的折射率在约1.4至约1.8的范围内，并且覆盖层34的折射率的范围在约1.4至约1.8的范围内。在一个示例性实施例中，波导30的折射率大于覆盖层34的折射率。覆盖层34可以是聚合物、环氧树脂、模塑料等或它们的组合。此外，虽然垂直波导30和覆盖层34不必具有相同的材料，但是覆盖层34可以包括用于如上所述的垂直波导30的类似材料。覆盖层34的顶面34A可以位于垂直波导30的顶面30A的上方、下方、或与垂直波导30的顶面30A基本上共平面。在一些实施例中，覆盖层34的顶面34A可以在衬底20的顶面上方基本上形成圆顶。圆顶的顶点的高度H2可以在500μm至约3000μm的范围内。在一些实施例中，覆盖层34的高度H2可以大于垂直波导30的高度H1。在这些实施例中，覆盖层34的材料在电磁信号的频率下可以是透明的（例如允许电磁信号通过而基本上没有衰减）。在覆盖层34形成之后，形成可以进一步封装和加工（参见图1E和4）的半导体器件150。该半导体器件150还可以被称为光耦合器件。
图2示出了根据另一个实施例的半导体器件200，其中，该半导体器件200包括位于衬底中的衬底通孔（TSV）和形成在衬底背面上的连接器。这里不再重复类似于先前所述的实施例的关于本实施例的具体细节。
在一个实施例中，半导体器件200的形成可以开始于延伸穿过衬底50的TSV52A和TSV52B的形成。虽然衬底50和衬底20不必相同，但是衬底50可以类似于上述的衬底20并且这里将不再重复描述。
可以形成TSV52A和TSV52B以提供穿过衬底50到达衬底50的相对面的连接件。可以通过应用和开发合适的光刻胶，然后蚀刻衬底20以生成TSV开口（如以下所述，随后填充）来形成TSV52A和TSV52B。在这个阶段可以形成TSV52A和TSV52B的开口以延伸至衬底20中的预定的深度处。位于衬底50的表面下方的深度可以介于约1μm和约700μm之间，诸如深度为50μm。可以形成用于TSV52A和TSV52B的开口的直径介于约1μm和约100μm之间(诸如6μm)。
一旦已经形成用于TSV52A和TSV52B的开口，就可以用，例如阻挡层和导电材料填充TSV52A和TSV52B的开口。虽然可以选择性地使用诸如氮化钽、钛、电介质等的其他材料，但是阻挡层可以包括诸如氮化钛的导电材料。可以使用诸如等离子体增强的CVD（PECVD）的CVD工艺来形成阻挡层。然而，也可以选择性地使用其他可选工艺，诸如溅射、金属有机物化学汽相沉积（MOCVD）。可以形成阻挡层以绘制（contour）TSV52A和TSV52B的开口的根本形状。
虽然可以选择性地使用诸如铝、合金、掺杂多晶硅、它们的组合等的其他合适的材料，但是导电材料可以包括铜。可以通过沉积晶种层，然后将铜喷镀到晶种层上，填充并过填充TSV52A和TSV52B的开口来形成导电材料。一旦填满TSV52A和TSV52B的开口，就可以通过诸如化学机械抛光（CMP）的研磨工艺去除TSV52A和TSV52B的开口的外部的多余的阻挡层和多余的导电材料，但是可以使用任何合适的去除工艺。
一旦导电材料位于TSV52A和TSV52B的开口内部，就可以实施衬底50的第二侧面的减薄以暴露TSV52A和TSV52B的开口并且通过延伸穿过衬底50的导电材料来形成52A和52B。在一个实施例中，衬底50的第二侧面的减薄可以使TSV52A和TSV52B从衬底50的第二侧面凸起。可以通过诸如CMP或蚀刻的平坦化工艺来实施衬底50的第二侧面的减薄。
然而，因为本领域普通技术人员应该认识到，上述用于形成TSV52A和TSV52B的工艺仅是形成TSV52A和TSV52B的一种方法，和其他方法也预期完全包括在实施例的范围内。例如，也可以使用包括以下步骤的方法：形成TSV52A和TSV52B的开口、用介电材料填充用于TSV52A和TSV52B的开口、减薄衬底50的第二侧面以暴露介电材料、去除介电材料、以及用导体填充TSV52A和TSV52B的开口。用于在衬底50内形成TSV52A和TSV52B的这种方法和所有其他合适的方法预期完全包括在实施例的范围内。
可选地，在衬底50上方独立地形成每一层时，可以形成TSV52A和TSV52B。例如，可以与RDL22A和RDL22B同时部分地形成TSV52A和TSV52B。例如，在形成RDL22A和RDL22B之前，可以形成TSV52A和TSV52B的开口的一部分并填充在衬底50内，并且在RDL22A和RDL22B的每层时，形成并填充TSV52A和TSV52B的开口的随后层。形成TSV52A和TSV52B的任何这些工艺和任何其他合适的工艺都预期完全包括在实施例的范围内。
在形成TSV52A和TSV52B之后，可以在衬底50的背面上形成接合焊盘54A和接合焊盘54B。接合焊盘54A和接合焊盘54B可以分别将凸块56A和56B电连接至TSV52A和TSV52B。在一个实施例中，接合焊盘54A和接合焊盘54B可以均包括接触焊盘和凸块下金属化层（UBM）。在这个实施例中，接触焊盘可以包括铝，但可以可选地使用其他材料，诸如铜。可以使用诸如溅射的沉积工艺形成材料层（未示出）和然后可以通过合适的工艺（如光刻掩蔽和蚀刻）去除部分材料层来形成接触焊盘。然而，可以使用任何其他适当的方法来形成接触焊盘。可以形成的接触焊盘的厚度介于约0.5μm和约4μm之间，诸如约1.45μm。
一旦已经形成接触焊盘，可以形成与接触焊盘电接触的UBM。在一个实施例中，UBM可以包括三层导电材料，诸如钛层、铜层和镍层。然而，本领域普通技术人员应该认识到，存在适合于形成UBM的很多材料和层的适当布置，诸如铬/铬铜合金/铜/金的布置、钛/钛钨/铜的布置或铜/镍/金的布置。可以用于UBM的任何适合的材料或多层材料预期完全包括在本申请的范围内。
可以通过采用诸如电化学镀的喷镀工艺形成每层来创建UBM，但是可以根据期望材料可选地使用诸如溅射、蒸发或PECVD工艺的其他形成工艺。可以形成UBM的厚度介于约0.7μm和约10μm之间，诸如约5μm。一旦已经形成期望层，就可以通过合适的光刻掩蔽和蚀刻工艺去除多次的部分，以去除不期望的材料而保留期望形状（诸如圆形、八边形、方形、或矩形）的UBM，但是可以可选地形成任何期望形状。用于接合焊盘54A和接合焊盘54B的任何合适的结构预期完全包括在本申请的范围内。
在形成接合焊盘54A和接合焊盘54B之后，可以形成凸块56A和凸块56B。凸块56A和凸块56B可以包括诸如锡的材料或诸如银、无铅锡、铜或金的其他合适的材料。在一个实施例中，凸块56A和凸块56B为锡焊料凸块，可以通过诸如蒸发、电镀、印刷、焊料转印、球放置等常用方法首先形成厚度为约100μm的锡层来形成凸块56A和凸块56B。一旦在结构上形成锡层，实施回流焊以将材料成形为期望的凸块形状。
在形成凸块56A和凸块56B之后，在如先前实施例所述的剩余加工操作期间，可以将凸块56A和凸块56B安装到载具（未示出）。
TSV52、接合焊盘54、凸块56和RDL22的数量仅用于说明的目的并没有进行限定。可以有任何适当数量的TSV52、接合焊盘54、凸块56、和RDL22。
图3示出了根据另一个实施例的半导体装置300，其中半导体器件300包括通过凸块56A′和凸块56B′安装到衬底60的半导体器件200。这里不再重复类似于先前所述的实施例的关于本实施例的具体细节。
在形成如先前实施例所述的半导体装置200之后，可以将半导体器件200安装到衬底60。衬底60可以类似于上述的衬底20并且这里不再进行重复描述，但是衬底60和衬底20不必相同。衬底60可以具有形成在衬底60的正面上的接合焊盘62A和接合焊盘62B以电连接并物理连接凸块56A′和凸块56B′。接合焊盘62A和接合焊盘62B可以类似于上述的接合焊盘54A和接合焊盘54B并且这里不再进行重复描述，但是接合焊盘62A和接合焊盘62B不必与接合焊盘54A和接合焊盘54B相同。可以通过与接合焊盘62A和接合焊盘62B物理连接的方式放置凸块56A′和凸块56B′，然后实施回流焊工艺以对凸块56A′和凸块56B′进行回流并将半导体器件200接合到衬底60来将半导体器件200安装到衬底60
在将半导体器件200接合到衬底60之后，可以在衬底50和衬底60之间环绕凸块56A′和凸块56B′形成底部填充物58。底部填充材料提供一些应力释放并且可以包括导热填充材料以辅助处理由于热膨胀所产生的机械应力。底部填充物58可以包括树脂、环氧树脂、聚合物、不流动的底部填充物（NUF）、毛细管底部填充物等或它们的组合，并且可以将底部填充物58注入到衬底50和衬底60之间。
图4示出了根据另一个实施例的半导体器件400，其中，半导体器件400包括安装到衬底70的半导体器件150（参见图1D）和互连半导体器件150和衬底74的接合引线74和接合引线76。这里不再重复类似于前述的实施例的关于本实施例的具体细节。
在半导体器件150形成之后（参见图1D），可以将衬底20安装至衬底70。衬底70可以类似于上述的衬底20并且这里不再进行重复描述，但是衬底70和衬底20不必相同。可以通过粘合层将衬底20安装到衬底70（未示出）。粘合层可以设置（例如层压）在衬底70上。粘合层可以由诸如紫外胶的胶形成，或可以是由箔形成的层压层。
可以在衬底70的顶面上形成RDL72A和RDL72B。RDL72A和RDL72B可以类似于上述的RDL22A和RDL22B并且这里不再进行重复描述，但是RDL72A、RDL72B、RDL22A和RDL22B不必相同。可以形成接合引线74以电连接RDL72A和RDL22A。接合引线74和接合引线76可以类似于上述的接合引线28并且这里不再进行重复描述，但是接合引线74和接合引线76和接合引线28不必相同。
接合引线28、接合引线74和接合引线76的数量仅用于说明的目的并没有进行限定。可以有任何适当数量的接合引线28、接合引线74和接合引线76。
通过在光学器件上直接形成垂直波导，可以降低形成光耦合器件的总成本。此外，因为在光学器件上直接形成垂直波导，所以提高了光耦合效率。因为覆盖层环绕垂直波导并且用作球透镜，所以在垂直波导和球透镜之间不必存在对准工艺。实施例的TSV和引线接合结构允许晶圆级封装并且可以减小总的封装尺寸。
一个实施例是一种半导体器件，其包括：位于第一衬底上方的光学器件；位于光学器件的顶面上的垂直波导，该垂直波导具有第一折射率；以及位于垂直波导上方的覆盖层，该覆盖层被配置成用于垂直波导的透镜并且该覆盖层具有第二折射率。
另一个实施例是一种半导体器件，其包括：位于第一衬底的第一侧面上方的第一再分布层，接合到第一再分布层的光学器件，位于光学器件的顶面上的垂直波导，以及位于衬底上方的第二再分布层。半导体器件还包括：将第二再分布层连接至光学器件的顶面的第一接合引线；位于垂直波导上方的透镜层；光学器件；和第一接合引线，第一衬底通孔从第二再分布层延伸穿过第一衬底到达第一衬底的背面，以及第一连接器连接至第一衬底的背面上的第一衬底通孔。
另一个实施例是一种形成半导体器件的方法，该方法包括：将光学器件接合到第一衬底的第一侧面，将光学器件连接至第一衬底，在光学器件的顶面上形成垂直波导以及在垂直波导和光学器件上方形成覆盖层，将覆盖层配置成用于垂直波导的透镜。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明的精神和范围的情况下，进行各种改变、替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员根据本发明应很容易理解，根据本发明可以利用现有的或今后开发的用于执行与本文所述相应实施例基本上相同的功能或者获得基本上相同的结果的工艺、机器、制造、材料组分、装置、方法或步骤。因此，所附权利要求预期在其范围内包括这样的工艺、机器、制造、材料组分、装置、方法或步骤。

Claims (18)

1.一种半导体器件，包括：
光学器件，位于第一衬底上方；
垂直波导，位于所述光学器件的顶面上，所述垂直波导具有第一折射率；
覆盖层，位于所述垂直波导上方，所述覆盖层被配置成用于所述垂直波导的透镜并且所述覆盖层具有第二折射率；
第一再分布层，位于所述第一衬底上方；
第一接合引线，连接所述第一再分布层和所述光学器件的顶面；以及
第二再分布层，位于所述第一衬底上方，所述光学器件连接至所述第二再分布层；
其中，所述覆盖层直接接触并且密封所述垂直波导。
2.根据权利要求1所述的半导体器件，其中，所述垂直波导包括聚合物并且所述覆盖层包括聚合物。
3.根据权利要求1所述的半导体器件，其中，所述垂直波导具有纵轴，所述纵轴与所述衬底的顶面基本垂直。
4.根据权利要求1所述的半导体器件，其中，所述第一折射率大于所述第二折射率。
5.根据权利要求1所述的半导体器件，其中，所述覆盖层的顶面在所述第一衬底的顶面上方形成圆顶，所述覆盖层的顶面位于所述垂直波导的顶面上方。
6.根据权利要求1所述的半导体器件，其中，所述覆盖层封装所述垂直波导、所述光学器件和所述第一衬底的顶面。
7.根据权利要求1所述的半导体器件，其中，通过所述覆盖层环绕所述第一接合引线。
8.根据权利要求7所述的半导体器件，进一步包括：
第二衬底，所述第一衬底被安装至所述第二衬底；
第二接合引线，将所述第二衬底连接至所述第一再分布层；以及
第三接合引线，将所述第二衬底连接至所述第二再分布层。
9.根据权利要求1所述的半导体器件，其中，所述光学器件包括垂直腔表面发射激光器。
10.一种半导体器件，包括：
第一再分布层，位于第一衬底的第一侧面的上方；
光学器件，接合至所述第一再分布层；
垂直波导，位于所述光学器件的顶面上；
第二再分布层，位于所述衬底上方；
第一接合引线，将所述第二再分布层连接至所述光学器件的顶面；
透镜层，位于所述垂直波导、所述光学器件和所述第一接合引线上方；
第一衬底通孔，从所述第二再分布层延伸穿过所述第一衬底到达所述第一衬底的背面；以及
第一连接器，在所述第一衬底的背面连接至所述第一衬底通孔；
其中，所述透镜层直接接触并且密封所述垂直波导。
11.根据权利要求10所述的半导体器件，其中，所述光学器件包括垂直腔表面发射激光器。
12.根据权利要求10所述的半导体器件，其中，所述透镜层封装所述垂直波导、所述光学器件、所述第一接合引线和所述第一衬底的第一侧面。
13.根据权利要求10所述的半导体器件，进一步包括：
第二衬底通孔，从所述第一再分布层延伸穿过所述第一衬底到达所述第一衬底的背面；以及
第二连接器，在所述第一衬底的背面连接至所述第二衬底通孔；
所述第一连接器和所述第二连接器将所述第一衬底连接至所述第二衬底；并且
底部填充材料位于所述第一衬底和所述第二衬底之间并环绕所述第一连接器和所述第二连接器。
14.根据权利要求10所述的半导体器件，其中，所述垂直波导包括聚合物并且所述透镜层包括聚合物。
15.一种形成半导体器件的方法，所述方法包括：
将光学器件接合至第一衬底的第一侧面；
将所述光学器件连接至所述第一衬底；
在所述光学器件的顶面上形成垂直波导；
在所述垂直波导和所述光学器件上方形成覆盖层，所述覆盖层被配置成用于所述垂直波导的透镜；
在所述第一衬底上方形成第一再分布层；
将所述光学器件连接至所述第一再分布层；
在所述第一衬底上方形成第二再分布层；以及
从所述第二再分布层至所述光学器件的顶面形成第一接合引线；
其中，所述覆盖层直接接触并且密封所述垂直波导。
16.根据权利要求15所述的方法，其中，形成所述垂直波导进一步包括：
将第一聚合物材料直接分配到所述光学器件的顶面上，所述第一聚合物材料具有第一折射率。
17.根据权利要求16所述的方法，其中，形成所述覆盖层进一步包括：
将第二聚合物材料分配到所述垂直波导和所述光学器件的上方，所述第二聚合物材料具有第二折射率，所述第二折射率小于所述第一折射率。
18.根据权利要求17所述的方法，其中，所述覆盖层直接与所述垂直波导和所述光学器件邻接。
CN201310245216.XA 2013-03-12 2013-06-19 光耦合器件及其形成方法 Active CN104051953B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/797,999 US8976833B2 (en) 2013-03-12 2013-03-12 Light coupling device and methods of forming same
US13/797,999 2013-03-12

Publications (2)

Publication Number Publication Date
CN104051953A CN104051953A (zh) 2014-09-17
CN104051953B true CN104051953B (zh) 2017-08-25

Family

ID=51504494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310245216.XA Active CN104051953B (zh) 2013-03-12 2013-06-19 光耦合器件及其形成方法

Country Status (2)

Country Link
US (2) US8976833B2 (zh)
CN (1) CN104051953B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041015B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US8976833B2 (en) * 2013-03-12 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Light coupling device and methods of forming same
US9488779B2 (en) * 2013-11-11 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method of forming laser chip package with waveguide for light coupling
US10184189B2 (en) 2016-07-18 2019-01-22 ECSI Fibrotools, Inc. Apparatus and method of contact electroplating of isolated structures
WO2018200022A1 (en) * 2017-04-28 2018-11-01 Intel Corporation Coreless package architecture for multi-chip opto-electronics
DE102017112235A1 (de) * 2017-06-02 2018-12-06 Osram Opto Semiconductors Gmbh Laserdiode und Verfahren zum Herstellen einer Laserdiode
US10665560B2 (en) * 2017-10-27 2020-05-26 Taiwan Semiconductor Manufacturing Company Ltd. Optical semiconductor package and method for manufacturing the same
US10374387B2 (en) * 2017-11-10 2019-08-06 Finisar Corporation High power cavity package for light emitters
US10777430B2 (en) * 2018-06-27 2020-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic integrated package and method forming same
DE102019116862B4 (de) * 2018-08-29 2021-09-30 Taiwan Semiconductor Manufacturing Co. Ltd. Techniken zur oxidation von oberflächenemittierenden lasern mit vertikalem hohlraum
CN109449752A (zh) * 2018-10-19 2019-03-08 世坤(厦门)半导体科技有限公司 氮化物基谐振腔发光器件及其制备方法
DE102018129575A1 (de) * 2018-11-23 2020-05-28 Osram Opto Semiconductors Gmbh Lichtemittereinheit mit wenigstens einem VCSEL-Chip
EP3674759A1 (en) * 2018-12-31 2020-07-01 Indigo Diabetes N.V. Integration of active component on photonics platform
US11025033B2 (en) * 2019-05-21 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Bump bonding structure to mitigate space contamination for III-V dies and CMOS dies
US11942585B2 (en) * 2021-07-02 2024-03-26 Advanced Semiconductor Engineering, Inc. Optoelectronic package structure and method of manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670599B2 (en) * 2000-03-27 2003-12-30 Aegis Semiconductor, Inc. Semitransparent optical detector on a flexible substrate and method of making
CN102637702A (zh) * 2011-02-09 2012-08-15 佳能株式会社 光电转换装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967347B2 (en) 2001-05-21 2005-11-22 The Regents Of The University Of Colorado Terahertz interconnect system and applications
WO2003014010A1 (en) * 2001-08-08 2003-02-20 Jsr Corporation Three-dimensional opto-electronic micro-system
JP4074498B2 (ja) * 2002-09-25 2008-04-09 セイコーエプソン株式会社 面発光型発光素子、光モジュールおよび光伝達装置
KR20050085579A (ko) * 2002-12-13 2005-08-29 소니 가부시끼 가이샤 고체 촬상 소자 및 그 제조방법
US20040120672A1 (en) * 2002-12-18 2004-06-24 Gabel Chong Waveguides with integrated lenses and reflective surfaces
US20040126064A1 (en) 2002-12-31 2004-07-01 Vandentop Gilroy J. Optical assembly
US6856009B2 (en) 2003-03-11 2005-02-15 Micron Technology, Inc. Techniques for packaging multiple device components
US7092603B2 (en) 2004-03-03 2006-08-15 Fujitsu Limited Optical bridge for chip-to-board interconnection and methods of fabrication
JP2006049825A (ja) * 2004-07-08 2006-02-16 Matsushita Electric Ind Co Ltd 固体撮像素子およびその製造方法
US8050526B2 (en) 2005-02-08 2011-11-01 Samsung Electronics Co., Ltd. Micro-optical device and method of making same
US7335986B1 (en) 2005-09-14 2008-02-26 Amkor Technology, Inc. Wafer level chip scale package
BRPI0616626A2 (pt) 2005-09-30 2011-06-28 Radical Form Lighting Ltd dispositivo óptico para fontes de luz led
JP2007173514A (ja) * 2005-12-22 2007-07-05 Fuji Xerox Co Ltd 大口径表面発光型半導体レーザ素子を用いた光情報処理装置
US7783141B2 (en) 2007-04-04 2010-08-24 Ibiden Co., Ltd. Substrate for mounting IC chip and device for optical communication
EP2151900B1 (en) * 2007-05-14 2016-03-23 Fujikura Ltd. Optical communications module, process for manufacturing the same, and optical transmitter and receiver apparatus
KR100937662B1 (ko) * 2007-12-24 2010-01-19 주식회사 동부하이텍 이미지 센서 및 그 제조 방법
KR101519062B1 (ko) 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 반도체 소자 패키지
US7800238B2 (en) 2008-06-27 2010-09-21 Micron Technology, Inc. Surface depressions for die-to-die interconnects and associated systems and methods
US8274039B2 (en) * 2008-11-13 2012-09-25 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
JP5504695B2 (ja) * 2009-05-29 2014-05-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
JP5691216B2 (ja) * 2010-03-29 2015-04-01 富士通株式会社 光半導体集積素子及びその製造方法
US8705909B2 (en) 2010-07-16 2014-04-22 Ibiden Co., Ltd. Optical interconnect
US8976833B2 (en) * 2013-03-12 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Light coupling device and methods of forming same
US9041015B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670599B2 (en) * 2000-03-27 2003-12-30 Aegis Semiconductor, Inc. Semitransparent optical detector on a flexible substrate and method of making
CN102637702A (zh) * 2011-02-09 2012-08-15 佳能株式会社 光电转换装置

Also Published As

Publication number Publication date
US9478939B2 (en) 2016-10-25
US20150168659A1 (en) 2015-06-18
CN104051953A (zh) 2014-09-17
US20140269805A1 (en) 2014-09-18
US8976833B2 (en) 2015-03-10

Similar Documents

Publication Publication Date Title
CN104051953B (zh) 光耦合器件及其形成方法
US10527788B2 (en) Package structure and methods of forming same
CN100403082C (zh) 光电子封装件以及制作方法
CN105374693B (zh) 半导体封装件及其形成方法
CN109216314A (zh) 具有穿硅过孔的嵌入式桥接器
CN105244359A (zh) 影像传感芯片封装结构及封装方法
CN104051286A (zh) 封装结构及其形成方法
CN113156578B (zh) 半导体器件和制造方法
JP5568357B2 (ja) 半導体装置及びその製造方法
KR20080044310A (ko) 광학적 상호접속부를 구비하는 장치, 프로세싱 시스템 및광학적 상호접속부 제조 방법
US20220021179A1 (en) Photonic Integrated Circuits with Controlled Collapse Chip Connections
CN111090145A (zh) 具有集成光学组件的半导体装置
CN210897268U (zh) 一种带有光互连接口的光电芯片三维封装结构
EP2807509A1 (en) Glass-silicon wafer-stacked opto-electronic platforms
TW202246822A (zh) 具有光子及電路由之積體電路封裝中介層
CN101807560A (zh) 半导体器件的封装结构及其制造方法
CN105374778A (zh) 晶片封装体及其制造方法
TW202323883A (zh) 光子積體電路封裝架構
CN110010593B (zh) 一种三维堆叠系统级封装工艺
CN107994045B (zh) 影像传感芯片的封装结构及其制作方法
JP2004069824A (ja) 光配線基板
CN112687549A (zh) 具有屏蔽功能的芯片封装结构及其封装方法
CN205159326U (zh) 影像传感芯片封装结构
US12124078B2 (en) Photonic silicon spatial beam transformer integrated on 3DIC package and methods for forming the same
US20220365274A1 (en) Photonic silicon spatial beam transformer integrated on 3dic package and methods for forming the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant