CN109216314A - 具有穿硅过孔的嵌入式桥接器 - Google Patents

具有穿硅过孔的嵌入式桥接器 Download PDF

Info

Publication number
CN109216314A
CN109216314A CN201810538657.1A CN201810538657A CN109216314A CN 109216314 A CN109216314 A CN 109216314A CN 201810538657 A CN201810538657 A CN 201810538657A CN 109216314 A CN109216314 A CN 109216314A
Authority
CN
China
Prior art keywords
tube core
bridge joint
joint tube
conductive layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810538657.1A
Other languages
English (en)
Inventor
A·S·维迪雅
R·V·马哈詹
D·A·拉奥拉内
P·R·斯塔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN202310295476.1A priority Critical patent/CN116314107A/zh
Publication of CN109216314A publication Critical patent/CN109216314A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Micromachines (AREA)

Abstract

一种装置，包括：衬底，具有与第二侧相对的第一侧，并且包括设置在封装衬底的第一侧上的第一导电层以及设置在封装衬底的第一侧和第二侧之间的第二导电层，所述衬底具有设置在所述第一导电层和所述第二导电层之间的电介质材料；以及设置在所述衬底内的至少一个桥接管芯，所述至少一个桥接管芯具有与第二侧相对的第一侧，并且包括从所述至少一个桥接管芯的第一侧延伸到第二侧的多个过孔，其中，设置在衬底的第一侧和第二侧之间的第二导电层耦合到从所述至少一个桥接管芯的第一侧延伸到所述至少一个桥接管芯的第二侧的多个过孔。

Description

具有穿硅过孔的嵌入式桥接器
背景技术
在现代处理器封装架构中，触点间距缩小以适应更窄和更拥挤的迹线布线，来引导器件内部和器件之间越来越快的信号。例如，在单个封装中包含高带宽外部存储器以及微处理器和逻辑集成电路(IC)需要存储器和微处理器IC之间高密度的互连能力。传统IC封装衬底架构通常具有宽的互连和布线间距，因此不支持利用低于100微米互连间距的高密度互连。传统IC封装衬底架构可能还需要使用桥接管芯以在低密度封装衬底互连与高密度IC互连架构之间提供接口。
附图说明
根据以下给出的具体说明以及本公开内容的各种实施例的附图，将更全面地理解本公开内容的实施例，然而，不应将其视为将本公开内容限制于特定实施例，而是仅供解释和理解。
图1A示出了根据本公开内容的一些实施例的具有互连两个管芯表面上的接合焊盘的过孔的桥接管芯的横截面图。
图1B示出了根据本公开内容的一些实施例的示出设置在一个管芯表面上的接合焊盘的图1A中所示的桥接管芯的平面图。
图1C示出了根据本公开内容的一些实施例的示出一个管芯表面上的水平互连接合焊盘的图1A中所示的桥接管芯的平面图。
图2A-2I示出了根据本公开内容的一些实施例的随着执行示例性制造方法的选定操作的图1A-1C中所示的桥接管芯架构的演变的一系列横截面图。
图3示出了根据本公开内容的一些实施例的桥接管芯的横截面图。
图4A-4D示出了根据本公开内容的一些实施例的随着执行示例性制造方法的选定操作的图3中所示的桥接管芯架构的演变的一系列横截面图。
图5示出了根据一些实施例的桥接管芯的横截面图。
图6A-6I示出了根据一些实施例的随着执行示例性制造方法的选定操作的图5中所示的桥接管芯架构的演变的一系列横截面图。
图7示出了根据一些实施例的桥接管芯的横截面图。
图8A-8C示出了根据一些实施例的随着执行示例性制造方法的选定操作的图7中所示的桥接管芯架构的演变的一系列横截面图。
图9A示出了根据本公开内容的一些实施例的结合具有嵌入在封装衬底内的过孔的桥接管芯的封装衬底的横截面图。
图9B示出了根据本公开内容的一些实施例的示出由具有TSV的嵌入式桥接管芯使能的低密度和高密度接合焊盘的图9A中所示的封装衬底的平面图。
图10A-I示出了根据一些实施例的随着执行示例性制造方法的选定操作的具有嵌入式桥接管芯的封装衬底的构建的一系列横截面图。
图11示出了根据本公开内容的一些实施例的具有带有穿硅过孔(TSV)的嵌入式桥接管芯的和两个外部IC管芯的IC封装的横截面图，所述两个外部IC管芯接合到IC封装的一个表面上的低密度和高密度接合焊盘。
图12示出了根据本公开内容的一些实施例的具有连接多个管芯的嵌入式桥接管芯的封装，作为在计算设备的实施方式中的片上系统(SoC)封装的一部分。
具体实施方式
使用当前封装制造技术在单个封装中的多个芯片之间的互连阻碍了高密度信号和电源过孔以及垂直互连的形成。一些实施例结合了过孔中穿硅过孔(TSV)工艺并在桥接器中创建TSV。因此，通过桥接器提供电连接，否则可能会在连接多个电压轨时限制桥接器的应用。在一些实施例中，桥接器中的TSV允许实现在硅桥中具有和不具有多层片式电感器(MCI)的封装嵌入式完全集成电压调节器(FIVR)。因此，更多的本地电压调节选项变得可用。
具有各种实施例的许多技术效果。例如，与环绕输电解决方案相比，使用穿过硅桥的TSV将交流(AC)噪声降低24％，峰峰噪声降低7％。
在以下描述中，讨论了许多细节以提供对本公开内容的实施例的更全面的解释。然而，对于本领域技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本公开内容的实施例。在其他实例中，以框图形式而不是详细地示出了公知的结构和设备，以避免使本公开内容的实施例难以理解。
注意，在实施例的相应附图中，以线来表示信号。一些线可以较粗，用以表示更多的组成信号路径，和/或在一端或多端具有箭头，用以表示主要信息流动方向。这种表示并非旨在是限制性的。相反，结合一个或多个示例性实施例来使用这些线，以便更易于理解电路或逻辑单元。任何表示的信号，按照设计需要或偏好所规定的，实际上都可以包括一个或多个信号，其可以在任一方向上传播，可以以任何适合类型的信号方案来实施。
“接合焊盘”是指与集成电子器件(例如IC或MEMS器件)的测试点或外部电连接相关的电接合焊盘的术语。相关行业术语是“接合焊盘”和“凸块”。“焊料凸块”或“凸块”是接合到接合焊盘的焊料球，用于通过使用表面安装技术或引线键合将管芯进一步组装到封装中。
在整个说明书和权利要求书中，术语“连接”是指直接连接，例如在相连的事物之间的电连接、机械连接或磁连接，而没有任何中间器件。术语“耦合”是指直接或间接连接，例如在相连的事物之间的直接电连接、机械连接或磁连接，或者通过一个或多个无源或有源中间器件的间接连接。术语“电路”或“模块”可以指一个或多个无源和/或有源部件，将其布置为彼此协作，以提供所期望的功能。术语“信号”是指至少一个电流信号、电压信号、磁信号或数据/时钟信号。“一”和“这个”的含义包括多个的提及。“在……中”的含义包括“在……中”和“在……上”。
术语“基本上”、“接近”、“大约”、“附近”、“约”通常指代在目标值的+/-10％内(除非特别指明)。除非另有指明，说明共同对象的序数词“第一”、“第二”和“第三”等的使用仅仅表示提及了相似对象的不同实例，并非旨在暗示如此说明的对象必须在时间、空间、排序上或者以任何其他方式处于给定的顺序中。
对于本公开内容，短语“A和/或B”和“A或B”表示(A)、(B)或(A和B)。对于本公开内容，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
标记为“剖面”和“平面”的视图对应于笛卡尔坐标系内的正交平面。因此，在x-z平面中取得剖面视图，并且在x-y平面中取得平面视图。通常，x-z平面中的剖面视图是横截面视图。
图1A示出了根据一些实施例的具有互连两个管芯表面上的接合焊盘的过孔的桥接管芯100的第一实施例的横截面图。
桥接管芯100包括衬底101，金属过孔102通过该衬底延伸。接合焊盘103和104分别设置在衬底101的上表面和下表面上。在一些实施例中，接合焊盘103与接合焊盘104对准，并通过过孔102互连。在一些实施例中，接合焊盘104凹入衬底101中并与表面在一个平面上，如图1A所示，在其他实施例中，接合焊盘104直接形成在衬底101的表面上。在一些实施例中，衬底101是硅管芯。在一些实施例中，衬底101是绝缘体上硅管芯。在一些其他实施例中，衬底101由浮法玻璃、硼硅酸盐玻璃、氮化硅单晶管芯等之一组成。在一些实施例中，衬底101是无芯衬底。
在一些实施例中，第一介电层105设置在衬底101的一个表面上，过孔102延伸穿过该第一介电层。在一些实施例中，电介质105由氧化硅组成。在一些其他实施例中，电介质105由氮化硅(SiN)、氮氧化硅(SiON)、碳掺杂氧化物(SiOC(H))、MSQ、HSQ，多孔电介质等之一组成。在一些实施例中，第二介电层106设置在第一介电层105上方。在一些实施例中，第二介电层是管芯背面膜(DBF)。在一些其他实施例中，第二介电层106是B阶环氧树脂膜。根据一些实施例，第一介电层105插入衬底101和接合焊盘103之间，接合焊盘103嵌入在第二介电层106中。
图1B示出了根据本公开内容的一些实施例的示出设置在一个管芯表面上的接合焊盘的图1A中所示的桥接管芯100的平面图。
在图1B中，根据一些实施例，在衬底101上示出了接合焊盘103的示例性配置。在一些实施例中，接合焊盘103与衬底101的相对侧上的接合焊盘104(图1B中未示出)对准，并且通过过孔102(图1B中未示出)与接合焊盘104中的一些或全部垂直耦合。接合焊盘103的特定尺寸和间距变化，并且在封装实施方式中取决于封装的间距要求以及连接到桥接管芯100的内建在IC管芯中的触点或焊料微凸块间距。在一些实施例中，接合焊盘103嵌入覆盖衬底101的上表面的介电层106中。
图1C示出了根据本公开内容的一些实施例的示出一个管芯表面上的水平互连接合焊盘的图1A中所示的桥接管芯100的平面图。
在图1C所示的接合焊盘103的示例性配置中，根据一些实施例，一些单独的接合焊盘103利用水平互连迹线107、108、109和110耦合到衬底101的同一侧上的其他接合焊盘103。接合焊盘103的水平耦合对于耦合集成在接合到桥接管芯100的单独IC管芯上的电路是期望的。有效的信号布线和配电可以通过使用桥接管芯100实现的架构来实现。例如，将逻辑管芯耦合到随机存取存储器(RAM)管芯，其中通过高密度迹线布线，高速信号路径必须尽可能的短。根据一些实施例，通过将来自封装电源总线的电力直接路由到IC管芯，也可以更有效地将配电传送到耦合到桥接管芯100的IC管芯。
图2A-2I示出了根据本公开内容的一些实施例的随着执行示例性制造方法的选定操作的图1A-1C中所示的桥接管芯架构100的演变的一系列横截面图。
图2A示出了形成在衬底101中的未显露的穿衬底过孔102。根据一些实施例，过孔102与设置在衬底100的一个表面上的接合焊盘104成为一体。在一些实施例中，衬底101是由诸如硅的合适材料组成的整个晶圆。在一些实施例中，衬底101是晶圆的一部分，例如从晶圆切割下来的管芯。在图2B中，根据一些实施例，将衬底101通过粘附层112粘合到载体衬底111，粘附层112覆盖与衬底101的下表面在同一平面的接合焊盘104。在一些实施例中，载体衬底111是硅晶圆或管芯。在一些其他实施例中，载体衬底111可以是任何合适的支撑衬底。在一些实施例中，粘附层112设置在诸如铜箔的导电层上。在一些实施例中，接合焊盘电耦合到粘附层112的导电部分。
在图2C中，使衬底101的上表面凹陷以部分露出过孔102。在一些实施例中，通过湿法蚀刻(例如氢氧化钾(KOH))或在一些其它实施例中通过反应离子等离子体蚀刻(例如，深度反应离子蚀刻(DRIE))(其选择性地移除衬底材料，而过孔102基本上保持完好)来凹陷衬底101。在一些实施例中，凹陷的深度与桥接管芯100的最终结构无关。在一些实施例中，凹陷深度被选择为仅露出过孔102的顶端以及靠近顶端的一小部分侧壁，如图2C所示。
在图2D中，第一介电层105共形地生长在过孔102的露出部分以及衬底101的暴露表面上方。在一些实施例中，第一介电层105通过等离子体增强化学气相沉积(PECVD)来生长。在一些实施例中，第一介电层通过RF溅射来生长。用于生长第一介电层105的其他沉积技术包括但不限于低压化学气相沉积(LPCVD)和液相沉积(LPD)。根据一些实施例，在一些实施例中，第一介电层105的厚度可以选择为使得由第一介电层105围绕露出过孔102提供足够的绝缘层，屏蔽用于后续操作中的电镀操作的周围衬底(101)表面。
在图2E中，使过孔102的露出顶端平坦化以与设置在衬底101的凹陷表面上的第一介电层齐平。在一些实施例中，平坦化可以通过化学机械抛光方法来完成。在一些实施例中，过孔102的顶端与第一介电层105在同一平面中。在一些实施例中，过孔102的顶端没有电介质材料。
在图2F中，接合焊盘103与过孔102的顶端一体地形成，并且在第一介电层105上方生长，使得接合焊盘103具有比过孔102更大的直径。6接合焊盘103通过第一介电层105与衬底101分离。在一些实施例中，接合焊盘103通过在暴露于电镀浴的过孔102的顶端上电镀铜而形成。根据一些实施例，过孔102通过粘附层112的导电部分耦合到电压源或恒电位器，所述导电部分耦合到衬底101的相对侧上的接合焊盘104。在一些实施例中，接合焊盘103通过无电沉积方法形成。在其他一些实施例中，接合焊盘103通过真空沉积方法形成，例如溅射或蒸发。根据一些实施例，在一些实施例中，接合焊盘由任何合适的金属构成，并且接合焊盘103的厚度由沉积材料的坚固性确定。
在图2G中，第二介电层106沉积在第一介电层105以及接合焊盘103上方。在一些实施例中，第二介电层是层压膜，诸如管芯背面膜(DBF)。在一些实施例中，第二介电层106是干法抗蚀剂叠层。根据一些实施例，在一些其他实施例中，第二介电层106是通过旋涂或喷涂涂覆然后部分固化的B阶环氧树脂膜。例如，第二介电层106的厚度可以是几十微米。在一些实施例中，第二介电层106嵌入结合焊盘103。
在图2H中，平坦化第二介电层106以显露接合焊盘103的顶部。根据一些实施例，接合焊盘103的侧壁嵌入第二介电层106的剩余材料中。在一些实施例中，接合焊盘103的暴露部分基本不含电介质材料。
在图2I中，根据一些实施例，焊料凸块113已经接合到接合焊盘103。
图3示出了根据本公开内容的一些实施例的桥接管芯103的第二实施例的横截面图。
在图3中，示出了桥接管芯架构的第二实施例300。值得注意的是，根据一些实施例，接合焊盘103凹陷到第二电介质106下方。根据一些实施例，焊料凸块113部分嵌入在电介质106中。在一些实施例中，触点103水平延伸超过过孔102的顶部，形成在围绕过孔102的第一介电层105上。在一些实施例中，接合焊盘103嵌入在第二介电层106中。
图4A-4D示出了根据本公开内容的一些实施例的随着执行示例性制造方法的选定操作的图3中所示的桥接管芯架构300的演变的一系列横截面图。
在图4A中，示出了接合到载体衬底111的部分完整的桥接管芯300。在一些实施例中，图4A中的桥接管芯300的完成程度与图2G中针对桥接管芯100所示的相同，与之相关的描述和之前操作中的构建可以在上面相应的段落中找到。在一些实施例中，接合焊盘103由第二电介质106覆盖。
在图4B中，在第二介电层106中形成与接合焊盘103对准的开口114。在一些实施例中，接合焊盘103顶部暴露并且基本上不含电介质材料。在一些实施例中，接合焊盘103凹陷到第二电介质106下方。在一些实施例中，通过激光切割方法形成开口114。在一些实施例中，通过等离子体蚀刻(例如，DRIE)形成开口114。在一些实施例中，第二电介质106是干法光致抗蚀剂，并且通过光刻方法形成开口114。
在图4C中，根据一些实施例，将焊料凸块113电镀到开口114中并且通过开口114接合到接合焊盘103。根据一些实施例，在一些实施例中，环氧树脂助焊剂膜涂敷在凸块113上。环氧树脂助焊剂膜可以通过合适的技术涂敷(例如，在升高的温度下真空层压以软化环氧树脂膜)。环氧树脂助焊剂膜可以被实现为能够在将焊料凸块113接合到封装衬底中的接合焊盘期间形成焊接接点并且在接合后保护接点。
根据一些实施例，可以通过各种方法(例如飞刀切削)在较低温度下平坦化环氧树脂膜以增加模量。在接合期间，高温使环氧树脂助焊剂膜在焊料回流温度下软化并在封装衬底接合焊盘上流动，有助于高质量的焊接接点形成。在一些实施例中，接合后再固化和硬化的环氧树脂粘附到封装衬底的电介质部分，增加桥接管芯对封装衬底的结合强度，超过了焊接接点结合的强度。
可替换地，根据一些实施例，可以使用环氧树脂助焊膏(未示出)以便于焊接接点形成。根据一些实施例，环氧树脂膏不需要层压和平坦化，并且可以通过浸渍、喷涂和旋涂来涂敷。根据一些实施例，在接合期间或之后，可以通过热固化来固化助焊膏。
在图4D中，将载体晶圆111和粘附层112从完成的桥接管芯300中移除，如从之前视图倒置所示。在一些实施例中，桥接管芯300的实施方式利用介电层106来帮助在升高的温度下将焊料凸点113接合到封装导体之前和期间的构建封装期间将桥接管芯100粘性粘合到封装衬底上。
图5示出了根据一些实施例的桥接管芯500的第三实施例的横截面图。
在图5中，将第三介电层115添加到桥接管芯500并夹在第一介电层105和第二介电层106之间。在一些实施例中，第三介电层由硅氧化物组成。在一些其他实施例中，介电层115由氮化硅(SiN)、氮氧化硅(SiON)、碳掺杂氧化物(SiOC(H))、甲基倍半硅氧烷(MSQ)、氢倍半硅氧烷(HSQ)、多孔电介质等之一组成。桥接管芯500中的其他结构和配置基本上与桥接管芯300相同，其描述在上面的相应段落中提供。
图6A-6I示出了根据一些实施例的随着执行示例性制造方法的选定操作的图5中所示的桥接管芯架构500的演变的一系列横截面图。
在图6A中，以流程中程度示出部分完成的桥接管芯500。在一些实施例中，桥接管芯500处于与图2E中所示的桥接管芯100相同的制备程度，其中将过孔102平坦化到第一电介质105的水平面。
在图6B中，根据一些实施例，第三介电层115生长在第一介电层105上方，覆盖过孔102的顶部。根据一些实施例，第三介电层115可以通过PECVD、LPCVD、溅射技术以及通过浸渍、旋涂和喷涂的液相沉积来形成。在一些实施例中，第三介电层115比第一介电层105厚得多。
在图6C中，在过孔102的顶部上方的第三介电层115中形成开口116。在一些实施例中，开口116通过等离子体蚀刻(例如DRIE)制成，暴露出过孔102的顶部并使它们基本上不含电介质。
在图6D中，金属化物117形成在开口116中。在一些实施例中，金属化物117通过将合适的金属(例如铜)电镀到开口116中来形成。在一些实施例中，金属化物117通过将金属(例如铜)无电沉积到开口116中来形成。
在图6E中，平坦化金属化物116和第三介电层，从金属化物116形成接合焊盘103。在图6F中，添加第二介电层106，将第三介电层115夹在其自身与第一介电层105之间。在一些实施例中，第二介电层是管芯背面膜叠层。在一些实施例中，第二介电层是干法抗蚀剂叠层。在一些其他实施例中，第二介电层是以液态涂敷的硬化层(例如环氧树脂)。在一些实施例中，第二介电层106覆盖接合焊盘103。
在图6G中，根据一些实施例，在第二介电层106中制造开口118，暴露凹陷到第二介电层106下方的接合焊盘102的顶部。在一些实施例中，通过激光切割形成开口118。在一些实施例中，通过等离子体蚀刻(DRIE)形成开口118。在一些实施例中，通过光刻法形成开口118。
在图6H中，通过在开口118中电镀焊料来添加焊料凸块113。在一些实施例中，环氧树脂助焊剂膜或环氧树脂助焊膏可以涂敷在焊料凸块113上，如针对桥接管芯300所述的。
在图6I中，将载体晶圆111和粘附层112从完成的桥接管芯500中移除，如从之前视图倒置所示，在桥接管芯500的下表面上的焊料凸块113准备与封装衬底焊接。
图7示出了根据一些实施例的桥接管芯的第四实施例700的横截面图。
图7中的桥接管芯700实现各向异性导电膜(ACF)119，用于机械和电气接合到封装衬底层。在一些实施例中，将ACF层压在第三介电层115上，并且紧密地覆盖接合焊盘103，其顶部与第三介电层115在同一平面中。在一些实施例中，旋涂或喷涂ACF 119。ACF 119包含嵌入在聚合物基体(例如热固性环氧树脂)中的导电颗粒，例如碳或金微米颗粒和纳米颗粒。由于导电颗粒被捕获在导电表面之间并且在导电表面的平面内彼此隔离，导电性在薄膜的厚度方向上是各向异性的。ACF 119取代了用于电气接合的焊料凸块。
图8A-8C示出了根据本公开内容的一些实施例的随着执行示例性制造方法的选定操作的图7中所示的桥接管芯架构700的演变的一系列横截面图。
在图8A中，以流程中程度示出部分完成的桥接管芯700。在一些实施例中，桥接管芯500处于与图6E中所示的桥接管芯500相同的制备程度，其中将第三介电层115和金属化物117平坦化以形成嵌入在第三介电层115中的暴露的接合焊盘103。
在图8B中，将ACF 119施加在第三电介质115上，覆盖接合焊盘103。在一些实施例中，ACF 119最初是液体并且通过旋涂或喷涂来涂敷。在一些实施例中，ACF 119部分聚合，并通过层压施加。在一些实施例中，ACF119在施加后保持部分聚合。
在图8C中，将载体晶圆111和粘附层112从完成的桥接管芯700中移除，如从之前视图倒置所示，桥接管芯700的下表面上的ACF 119准备与封装衬底接合。
图9A示出了根据本公开内容的一些实施例的结合嵌入在封装衬底内的桥接管芯的封装衬底900的横截面图。
封装900包含嵌入在封装衬底902中的桥接管芯901。在一些实施例中，桥接管芯901的下接合焊盘903接合到封装衬底902的N-2级导电层中的封装衬底接合焊盘904。过孔905从下接合焊盘903延伸穿过桥接管芯901的横截面到上接合焊盘906。在一些实施例中，过孔905互连下接合焊盘903和上接合焊盘906。
在一些实施例中，过孔905是穿硅过孔。在一些实施例中，桥接管芯901的上接合焊盘906接合到封装衬底902的N导电级中的上封装衬底接合焊盘907。上封装衬底接合焊盘907通过设置在封装衬底902的N级导电层的顶部上的介电层908彼此分离。在一些实施例中，介电层908是阻焊剂。在一些实施例中，下封装衬底接合焊盘904和上封装衬底接合焊盘907是高密度接合焊盘。
在一些实施例中，过孔909垂直穿过封装衬底902从N-2级导电层延伸到N级导电层，将封装衬底接合焊盘910与接合焊盘911互连。在一些实施例中，封装衬底接合焊盘910和911是低密度接合焊盘。在一些实施例中，焊料凸块912和913分别接合到上封装衬底接合焊盘911和907，用于接合到一个或多个IC管芯。
图9B示出了根据本公开内容的一些实施例的示出由具有过孔的嵌入式桥接管芯使能的低密度和高密度接合焊盘的图9A中所示的封装衬底900的平面图。
图9B中示出了上封装衬底触点907和911的示例性配置。在一些实施例中，诸如上部封装衬底接合焊盘911的配置的低密度(例如，大间距)触点阵列与由上封装衬底接合焊盘907表示的高密度(例如，小间距)触点阵列散布在一起。没有示出焊料凸块912。在一些实施例中，低密度触点阵列的较大接合焊盘(诸如上封装衬底接合焊盘911)处理比高密度触点阵列(由上封装衬底接合焊盘907的阵列例示)更高的电流。在一些实施例中，上封装衬底接合焊盘911将电力输送到接合IC管芯。
在一些实施例中，上封装衬底接合焊盘907耦合到接合IC管芯上的高密度信号布线。在一些实施例中，桥接管芯过孔905传送电力。在一些实施例中，将电力路由通过下封装衬底接合焊盘904，通过桥接管芯过孔905传送到上封装衬底接合焊盘907，以最终输送到IC管芯上的电源连接。
图10A-10I示出了根据一些实施例的随着执行示例性制造方法的选定操作的具有嵌入式桥接管芯901的封装衬底900的构建的一系列横截面图。
在图10A中，示出了根据一些实施例的部分完成的封装衬底900，其由N-2级导电层构建而成，由此可以形成下封装衬底接合焊盘904和910。过孔909延伸穿过封装衬底900的电介质920，将下封装衬底接合焊盘910与中级封装衬底接合焊盘921互连。在一些实施例中，中级封装衬底接合焊盘921形成在封装衬底900的N-1级中。
在图10B中，将介电层922添加在中级封装衬底接合焊盘921上并且掩埋N-1级导电层。在一些实施例中，电介质920是ABF。在一些实施例中，电介质921是环氧树脂。
在图10C中，在过孔909之间的电介质920中形成空腔923。在一些实施例中，空腔923的底部是N-2级导电层。在一些实施例中，空腔923的形成显露出在后续操作中要达到的空腔923的底部处的下封装衬底接合焊盘904。在一些实施例中，通过激光切割形成空腔923。在一些实施例中，通过等离子体蚀刻(例如，DRIE)形成空腔923。
在图10D中，将桥接管芯901插入空腔923中，并且被接合到在空腔923的底部露出的下封装衬底接合焊盘904。在一些实施例中，通过形成焊接接点来实现接合。在一些实施例中，环氧树脂助焊剂膜设置在桥接管芯901上以帮助焊料接合并提供对焊接接点的保护。在一些实施例中，环氧树脂助焊膏设置在桥接管芯901上以帮助焊料接合并提供对焊点的保护。在一些实施例中，通过ACF的粘合来实现接合。
在图10E中，将额外的介电层924添加在介电层922上方，覆盖空腔923和桥接管芯901。在一些实施例中，介电层924被图案化有开口925以用于随后形成金属结构接合桥接管芯901。在一些实施例中，现有的N-1级导电层结构(例如中级封装衬底接合焊盘921和上桥接管芯接合焊盘906)在之前的操作中形成(未示出)。在一些实施例中，过孔926和上封装衬底接合焊盘911也通过在前面的操作期间将金属电镀到形成在介电层922和924中的开口中来形成(未示出)。
在图10F中，根据一些实施例，N级导电层中的上封装衬底接合焊盘907通过电镀到开口925中而形成。在图10G中，根据一些实施例，将阻焊抗蚀剂层927层压在上封装衬底接合焊盘907和911上。在图10H中，开口928形成在阻焊抗蚀剂层927中。在一些实施例中，开口928与上封装衬底接合焊盘907和911对准。在图10I中，将焊料凸块电镀到开口928中并接合到结合焊盘N级金属结构。
图11示出了根据本公开内容的一些实施例的具有嵌入式桥接管芯和两个外部IC管芯的封装900的横截面图1100，所述两个外部IC管芯接合到IC封装的一个表面上的低密度和高密度接合焊盘。
图11示出了具有结合到IC 929和930的嵌入式桥接管芯901的封装900。在一些实施例中，IC 929和930通过上封装衬底触点907接合到桥接管芯901，上封装衬底触点907适应IC 929和930的接合焊盘间距。电源和信号通过桥接管芯901的过孔905的中介从下封装衬底接合焊盘904和910路由到接合IC 929和930。在一些实施例中，通过封装900示例的封装架构使用于从底部封装级(N-2)到顶部封装级(N)的到IC 929和930的电源路由的直线路径成为可能。通过提供具有过孔的嵌入式桥接管芯，避免了必须将电源布线带到IC所接合的封装级的表面上的IC的环绕式电源布线。
在一些实施例中，桥接管芯901具有水平连接的接合焊盘，如图11所示，水平互连迹线931连接两个上管芯接合焊盘907。在一些实施例中，分离的IC管芯929和930之间的高密度信号布线通过水平互连架构实现，由互连轨迹931的实施方式例示。
图12示出了根据本公开内容的一些实施例的具有连接多个管芯的嵌入式桥接管芯的封装，作为在计算设备1200的实施方式中的片上系统(SoC)封装的一部分。
图12示出了移动设备的实施例的方框图，在其中可以使用平面接口连接器。在一些实施例中，计算设备1200表示移动计算设备，例如计算平板、移动电话或智能电话、具有无线功能的电子阅读器、或其他无线移动设备。将会理解的是，大致显示了某些部件，并且在计算设备1200中没有显示这个设备的全部部件。
在一些实施例中，计算设备1200包括第一处理器1210。本公开内容的多个实施例还可以包括在1270内的网络接口，例如无线接口，以使得系统实施例可以包含在无线设备中，例如蜂窝电话或个人数字助理。
在一个实施例中，处理器1210可以包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑器件或其他处理模块。由处理器1210执行的处理操作包括在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括与和用户的或和其他设备的I/O(输入/输出)有关的操作、与电源管理有关的操作、和/或与将计算设备1200连接到另一个设备有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。
在一个实施例中，计算设备1200包括音频子系统1220，其表示与向计算设备提供音频功能相关的硬件(例如音频硬件和音频电路)和软件(例如驱动器、编码解码器)部件。音频功能可以包括扬声器和/或耳机输出，以及话筒输入。用于这种功能的设备可以集成到设备1200中，或者连接到计算设备1200。在一个实施例中，用户通过提供由处理器1210接收并处理的音频命令来与计算设备1200交互。
显示子系统1230表示提供视觉和/或触觉显示以用于用户与计算设备1200交互的硬件(例如显示设备)和软件(例如驱动器)部件。显示子系统1230包括显示接口1232，其包括特定屏幕或硬件设备，用于向用户提供显示。在一个实施例中，显示接口1232包括与处理器1210分离的逻辑，用以执行与显示有关的至少一些处理。在一个实施例中，显示子系统1230包括触摸屏(或触控板)设备，其提供到用户的输出和输入。
I/O控制器1240表示与和用户的交互有关的硬件设备和软件部件。I/O控制器1240可操作以管理是音频子系统1220和/或显示子系统1230的部分的硬件。另外，I/O控制器1240示出了连接点，用于连接到设备1200的额外设备，用户可以通过它与系统交互。例如，可以附接到计算设备1200的设备可以包括话筒设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或辅助键盘设备、或者其他I/O设备，用于与诸如读卡器的特定应用或其他设备一起使用。
如上所述，I/O控制器1240可以与音频子系统1220和/或显示子系统1230交互。例如，通过话筒或其他音频设备的输入可以提供输入或命令，用于计算设备1200的一个或多个应用或功能。另外，代替或除了显示输出，可以提供音频输出。在另一个示例中，如果显示子系统1230包括触摸屏，显示设备还充当输入设备，其可以至少部分地由I/O控制器1240管理。计算设备1200上也可以有另外的按钮或开关，以提供由I/O控制器1240管理的I/O功能。
在一个实施例中，I/O控制器1240管理设备，例如加速度计、相机、光传感器或其他环境传感器、或者可以包括在计算设备1200中的其他硬件。输入可以是部分直接用户交互，以及向系统提供环境输入，以影响其操作(例如滤除噪声、针对亮度检测调整显示、为相机应用闪光灯、或其他特征)。
在一个实施例中，计算设备1200包括电源管理1250，其管理电池电力使用、电池的充电、和与省电操作有关的特征。存储器子系统1260包括存储器设备，用于在设备1200中存储信息。存储器可以包括非易失性(如果中断到存储器设备的电力，状态不改变)和/或易失性(如果中断到存储器设备的电力，状态不确定)存储器设备。存储器子系统1260可以存储应用数据、用户数据、音乐、照片、文档、或其他数据、以及与计算设备1200的应用和功能的执行有关的系统数据(长期的或暂时的)。
实施例的元件也可以作为用于存储计算机可执行指令的机器可读介质(例如存储器1260)来提供。机器可读介质(例如存储器1260)可以包括但不限于，闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁或光卡、相变存储器(PCM)、或者适合于存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开内容的实施例可以作为计算机程序(例如BIOS)下载，其可以通过数据信号经由通信链路(例如调制解调器或网络连接)从远程计算机(例如服务器)传送到请求计算机(例如客户机)。
经由网络接口1270的连接包括硬件设备(例如无线和/或有线连接器和通信硬件)和软件部件(例如驱动器、协议栈)，以使得计算设备1200能够与外部设备通信。计算设备1200可以是分离的设备，例如其他计算设备、无线接入点或基站，以及外围设备，例如耳机、打印机或其他设备。
网络接口1270可以包括多个不同类型的连接。概括地说，将计算设备1200示出为具有蜂窝连接1272和无线连接1274。蜂窝连接1272通常指代由无线载波提供的蜂窝网络连接，例如借助GSM(全球移动通信系统)或其变型或其派生物、CDMA(码分多址)或其变型或其派生物、TDM(时分复用)或其变型或其派生物、或者其他蜂窝服务标准提供的。无线连接(或无线接口)1274指代不是蜂窝的无线连接，可以包括个域网(例如蓝牙、近场等)、局域网(例如Wi-Fi)和/或广域网(例如WiMax)或其他无线通信。
外设连接1280包括硬件接口和连接器，以及软件部件(例如驱动器、协议栈)，用以获得外设连接。将会理解的是，计算设备1200可以是到其他计算设备的外围设备(“至”1282)，以及具有连接到它的外围设备(“自”1284)。计算设备1200通常具有“对接”连接器，用以连接到其他计算设备，用于诸如管理(例如下载和/或上载、改变、同步)计算设备1200上的内容的目的。另外，对接连接器可以允许设备1200连接到特定外设，其允许计算设备1200控制例如到视听或其他系统的内容输出。
除了专有的对接连接器或其他专有连接硬件，计算设备1200可以经由常用或基于标准的连接器获得外设连接1280。常用类型可以包括通用串行总线(USB)连接器(其可以包括任何数量的不同硬件接口)、包括MiniDisplayPort(MDP)的DisplayPort、高清晰度多媒体接口(HDMI)、火线或其他类型。
说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的提及表示结合实施例说明的特定特征、结构或特性包括在至少一些实施例中，但不一定是所有实施例。“实施例”、“一个实施例”或“一些实施例”的多次出现不一定全都指代相同的实施例。如果说明书表述部件、特征、结构或特性“可以”、“或许”或“能够”被包括，那么该特定部件、特征、结构或特性不必需被包括。如果说明书或权利要求提及“一个”元件，这并不表示仅有一个元件。如果说明书或权利要求书提及“一个额外的”元件，这并不排除存在多于一个该额外的元件。
而且，特定特征、结构、功能或特性可以在一个或多个实施例中以任何适合的方式组合。例如，第一实施例可以与第二实施例组合，只要与两个实施例相关的特定特征、结构、功能或特性不相互排斥。
尽管结合其特定实施例说明了本公开内容，但按照前述说明，这种实施例的许多替代、修改和变化对于本领域普通技术人员是显而易见的。本公开内容的实施例旨在包含属于所附权利要求书的宽泛范围内的所有此类替代、修改和变化。
另外，为了图示和论述的简单，在所呈现的附图内可以显示或不显示到集成电路(IC)芯片或其他部件的公知的电源/接地连接，以避免使得本公开内容难以理解。此外，可以以方框图形式显示装置，以避免使得本公开内容难以理解，并且鉴于以下事实：相对于这种方框图装置的实现方式的细节与要在其内实施本公开内容的平台极为相关(即这种细节应完全在本领域技术人员的理解能力内)。尽管阐述了特定细节(例如电路)以便说明本公开内容的示例性实施例，但对于本领域技术人员，显然地，可以无需这些特性细节或者借助这些特定细节的变化可以实践本公开内容。本说明因而应视为说明性而非限制性的。
以下示例属于进一步的实施例。示例中的细节可以在一个或多个实施例中的任意处使用。也可以相对于方法或过程实施本文所述装置的所有可任选的特征。
示例1是一种装置，包括：衬底，具有与第二侧相对的第一侧，并且包括设置在封装衬底的第一侧上的第一导电层以及设置在封装衬底的第一侧和第二侧之间的第二导电层，所述衬底具有设置在所述第一导电层和所述第二导电层之间的电介质材料；以及设置在所述衬底内的至少一个桥接管芯，所述至少一个桥接管芯具有与第二侧相对的第一侧，并且包括从所述至少一个桥接管芯的第一侧延伸到第二侧的多个过孔，其中，设置在衬底的第一侧和第二侧之间的第二导电层耦合到从所述至少一个桥接管芯的第一侧延伸到所述至少一个桥接管芯的第二侧的多个过孔。
示例2包括示例1的所有特征，其中，所述衬底的第一导电层和第二导电层包括多个焊盘和迹线。
示例3包括示例2的所有特征，其中，所述至少一个桥接管芯包括设置在所述至少一个桥接管芯的第一侧上的多个焊盘以及设置在所述至少一个桥接管芯的第二侧上的多个焊盘，其中，设置在所述至少一个桥接管芯的第一侧上的所述多个焊盘中的至少一部分通过所述多个过孔互连到设置在所述至少一个桥接管芯的第二侧上的所述多个焊盘中的至少一部分。
示例4包括示例3的所有特征，其中，所述至少一个桥接管芯进一步包括设置在第一侧上并且在设置在所述至少一个桥接管芯的第一侧上的两个或多个焊盘之间延伸的至少一条迹线，其中，所述两个或多个焊盘互连。
示例5包括示例3的所有特征，其中，设置在所述至少一个桥接管芯的第二侧上的多个焊盘中的至少一部分焊盘被接合到所述衬底的第二导电层的所述多个焊盘中的至少一部分。
示例6包括示例5的所有特征，其中，焊接接点设置在设置在所述至少一个桥接管芯的第二侧上的焊盘之间，所述焊盘接合到所述衬底的第二导电层的焊盘。
示例7包括示例1的所有特征，其中，介电层被设置在所述至少一个桥接管芯的第二侧和所述衬底的第二导电层之间。
示例8包括示例7的所有特征，其中，所述介电层是管芯背面膜。
示例9包括示例7或8的所有特征，其中，所述介电层是环氧树脂助焊剂膜。
示例10包括示例7或8的所有特征，其中，所述介电层是环氧树脂助焊膏。
示例11包括示例7或8的所有特征，其中，所述介电层是晶圆级底部填充膜。
示例12包括示例7至11的所有特征，其中，电介质膜围绕设置在设置在所述至少一个桥接管芯的第二侧上的多个焊盘之间的焊接接点，所述焊盘被接合到设置在所述衬底的第二导电层中的多个焊盘。
示例13包括示例7至12的所有特征，其中，电介质膜被接合到所述衬底的电介质材料的一部分。
示例14包括示例3的所有特征，其中，管芯包括设置在设置在所述至少一个桥接管芯的第二侧上的氧化硅层上的粘附导电膜，并且形成设置在至少一个管芯的第二侧上的多个焊盘与设置在所述衬底的第二导电层中的多个焊盘之间的导电接合层。
示例15包括示例14的所有特征，其中，所述粘附导电膜被接合到所述衬底围绕设置在衬底的第二导电层中的多个焊盘的电介质部分。
示例16包括示例1的所有特征，其中，所述衬底的第一导电层耦合到设置在至少一个桥接管芯的第一侧上的多个焊盘的至少一部分焊盘。
示例17包括示例2至16的所有特征，其中，至少一个IC管芯具有与第二侧相对的第一侧和设置在所述至少一个IC管芯的第二侧上的多个焊盘，所述多个焊盘对准并接合到设置在所述至少一个桥接管芯的所述第一侧上的所述多个焊盘中的至少一部分焊盘。
示例18包括示例1的所有特征，其中，在所述至少一个桥接管芯的第一侧和第二侧之间延伸的多个过孔耦合到设置在衬底的第二导电层中的信号布线迹线。
示例19包括示例2至18的所有特征，其中，在所述至少一个桥接管芯的第一侧和第二侧之间延伸的多个过孔耦合到设置在所述衬底的第二导电层中的电源布线迹线。
示例20包括示例2至19的所有特征，其中，所述至少一个桥接管芯包括电压调节电路。
示例21包括示例20的所有特征，其中，所述电压调节电路包括一个或多个完全集成电压调节器(FIVR)集成电路。
示例22包括示例1的所有特征，其中，所述衬底是无芯衬底。
示例23包括示例1的所有特征，其中，所述至少一个桥接管芯至少部分地由硅组成。
示例24包括示例23的所有特征，其中，所述至少一个桥接管芯是硅管芯。
示例25是一种系统，包括：第一有源管芯，具有与第二侧相对的第一侧，并且包括一个或多个逻辑集成电路，所述一个或多个逻辑集成电路形成在第一侧上并且互连到形成在第二侧上的多个焊盘；第二有源管芯，具有与第二侧相对的第一侧，并且包括一个或多个存储器集成电路，所述一个或多个存储器集成电路形成在所述第一侧上并且互连到形成在第二侧上的多个焊盘；以及封装衬底，包括：与第二侧相对的第一侧，其中，第一导电层设置在封装衬底的第一侧上，并且第二导电层设置在封装衬底的第一侧和第二侧之间，并且其中，第一和第二导电层包括多个焊盘；以及至少一个桥接管芯，设置在封装衬底内并且与其电耦合，所述至少一个桥接管芯具有与第二侧相对的第一侧，其中，多个焊盘设置在第一侧和第二侧上，以及多个过孔，将第一侧上的多个焊盘中的至少一部分焊盘互连到所述至少一个桥接管芯的所述第二侧上的所述多个焊盘中的至少一部分焊盘，其中，所述至少一个桥接管芯互连所述第一有源管芯和第二有源管芯。
示例26包括示例25的所有特征，其中，设置在设置在封装衬底的第一和第二侧之间的第二图案化导电层中的多个焊盘中的至少一部分焊盘被接合到设置在所述至少一个桥接管芯的第二侧上的多个焊盘中的至少一部分焊盘。
示例27包括示例25的所有特征，其中，设置在第一有源管芯的第二侧上的多个焊盘的至少一部分焊盘和设置在第二有源管芯的第二侧上的多个焊盘的至少一部分焊盘接合到设置在所述至少一个桥接管芯的第一侧上的多个焊盘中的至少一部分焊盘。
示例28包括示例25至27的所有特征，其中，所述至少一个桥接管芯将所述第一有源管芯互连到所述第二有源管芯。
示例29包括示例25至27的全部特征，其中，在所述至少一个桥接管芯的第一侧和第二侧之间延伸的多个过孔耦合到设置在封装衬底的第二导电层中的信号布线迹线。
示例30包括示例25至27的所有特征，其中，在所述至少一个桥接管芯的第一侧和第二侧之间延伸的多个过孔耦合到设置在封装衬底的第二导电层中的电源布线迹线。
示例31包括示例25至27的全部特征，其中，在所述至少一个桥接管芯的第一侧和第二侧之间延伸的多个过孔的至少一部分过孔耦合到电源布线迹线，所述电源布线迹线设置在封装衬底的第二导电层中并且耦合到在第一有源管芯和第二有源管芯的第二侧上形成的多个焊盘中的至少一部分焊盘，其中，多个过孔的至少一部分过孔将电力从封装衬底耦合到第一和第二有源管芯。
示例32是一种方法，包括：形成封装衬底，封装衬底具有第一侧和第二侧、设置在第一侧上的第一导电层和设置在衬底的第一侧和第二侧之间的第二导电层、设置在所述第一导电层和所述第二导电层之间的介电层；在所述第一导电层和设置在所述封装衬底的所述第一侧和所述第二侧之间的所述第二导电层之间形成空腔，所述第二导电层形成所述空腔的底部；将至少一个桥接管芯插入空腔中，所述至少一个桥接管芯具有第一侧和第二侧，以及将设置在第一侧上的多个焊盘中的至少一部分焊盘互连到设置在所述第二侧上的多个焊盘中的至少一部分焊盘的多个过孔；以及将设置在所述至少一个桥接管芯的所述第二侧上的所述多个焊盘中的至少一部分焊盘耦合到所述封装衬底的所述第二导电层。
示例33包括示例32的所有特征，还包括：在封装衬底的第一导电层中形成多个焊盘；以及将形成在所述封装衬底的所述第一导电层中的所述焊盘的至少一部分焊盘耦合到设置在所述至少一个桥接管芯的所述第一侧上的所述多个焊盘中的至少一部分焊盘。
示例34包括示例33的所有特征，还包括：将焊料凸块沉积到形成在封装衬底的第一导电层中的多个焊盘中的至少一部分焊盘上；以及将至少一个有源管芯接合到形成在封装衬底的第一导电层中的多个焊盘中的至少一部分焊盘。
示例35包括示例32的所有特征，其中，将设置在至少一个桥接管芯的第二侧上的多个焊盘的至少一部分焊盘耦合到封装衬底的第二导电层包括在设置在所述至少一个桥接管芯的第二侧上的所述多个焊盘中的至少一部分焊盘与所述封装衬底的第二导电层之间形成焊接接点。
示例36包括示例35的所有特征，其中，将设置在至少一个桥接管芯的第二侧上的多个焊盘的至少一部分焊盘耦合到封装衬底的第二导电层包括形成围绕焊接接点并粘附到封装衬底的电介质部分的介电层。
示例37包括示例36的所有特征，其中，形成围绕焊接接点并粘附到封装衬底的电介质部分的介电层包括回流设置在至少一个桥接管芯的第二侧上的管芯背面膜。
示例38包括示例32的所有特征，其中，将设置在所述至少一个桥接管芯的第二侧上的多个焊盘中的至少一部分焊盘耦合到封装衬底的第二导电层包括在设置在所述至少一个桥接管芯的第二侧上的所述多个焊盘中的至少一部分焊盘与所述封装衬底的第二导电层之间形成粘附导电膜接合。
示例39是一种方法，包括：在具有第一侧和第二侧的衬底中生长多个过孔，所述过孔从设置在衬底的第一侧上的多个焊盘部分地延伸到衬底中；使衬底的第二侧凹陷以露出所述多个过孔；在衬底的第二侧上生长第一介电层；用所述第一介电层平坦化所露出的多个过孔；在所述衬底的所述第二侧上形成多个焊盘，所述衬底的所述第二侧上的焊盘由所述多个过孔与设置在所述衬底的所述第一侧上的多个焊盘互连；在衬底的第二侧上沉积第二介电层，第二介电层覆盖设置在衬底的第二侧上的多个焊盘；以及在第二介电层中形成多个开口，其中，所述开口与设置在衬底的第二侧上的多个焊盘对准。
示例40包括示例39的所有特征，其中，在衬底的第二侧上沉积第二介电层包括在衬底的第二侧上沉积管芯背侧膜。
示例41包括示例39至40中的任一个的全部特征，其中，在衬底的第二侧上沉积第二介电层包括沉积环氧树脂助焊剂膜。
示例42包括示例39至40中的任一个的全部特征，其中，在衬底的第二侧上沉积第二介电层包括沉积环氧树脂助焊膏。
示例43包括示例39至40中的任一个的全部特征，其中，在衬底的第二侧上沉积第二介电层包括沉积晶圆级底部填充膜。
示例44是一种方法，包括：在具有第一侧和第二侧的衬底中生长多个过孔，所述过孔从设置在衬底的第一侧上的多个焊盘部分地延伸到衬底中；使衬底的第二侧凹陷以露出多个过孔；在衬底的第二侧上生长第一介电层；用所述第一介电层平坦化所露出的多个过孔；在平坦化的第一介电层上生长第二介电层；在所述第二介电层中形成多个开口，其中，所述开口与所露出的多个过孔对准，所露出的多个过孔与设置在所述衬底的所述第二侧上的所述第一介电层在同一平面中；在所述第二介电层中的所述多个开口中形成多个焊盘，其中，所述多个焊盘耦合到所露出的多个过孔；用第二介电层平坦化所述焊盘；在第二介电层上沉积覆盖设置在衬底的第二侧上的多个焊盘的第三介电层；以及在第三介电层中形成多个开口，其中，开口与设置在衬底的第二侧上的多个焊盘对准。
示例45包括示例44的全部特征，其中，在平坦化的第一介电层上生长第二介电层包括在第一介电层上生长氧化硅、氮化硅或氮氧化硅层中的任何一个。
示例46包括示例44的全部特征，其中，在第二介电层上沉积覆盖设置在衬底的第二侧上的多个焊盘的第三介电层包括在第二介电层上沉积管芯背侧膜。
示例47包括示例46的所有特征，其中，在第二介电层上沉积管芯背侧膜包括沉积环氧树脂助焊剂膜、环氧树脂助焊膏或晶圆级底部填充膜中的任何一种。
示例48是一种方法，包括：在具有第一侧和第二侧的衬底中生长多个过孔，所述过孔从设置在衬底的第一侧上的多个焊盘部分地延伸到衬底中；使衬底的第二侧凹陷以露出所述多个过孔；在衬底的第二侧上生长第一介电层；用所述第一介电层平坦化所露出的多个过孔；在平坦化的第一介电层上生长第二介电层；在所述第二介电层中形成多个开口，其中，所述开口与所露出的多个过孔对准，所露出的多个过孔与设置在所述衬底的所述第二侧上的所述第一介电层在同一平面中；在所述第二介电层中的所述多个开口中形成多个焊盘，其中，所述多个焊盘耦合到所露出的多个过孔；用第二介电层平坦化多个焊盘；以及在第二介电层上沉积粘附导电膜，其中，粘附导电膜接触衬底的第二侧上的多个焊盘。
示例49是一种装置，包括：用于支撑设置在衬底上或衬底中的一个或多个集成电路的衬底模块，以及用于互连设置在衬底上或衬底中的一个或多个集成电路的至少一个桥接模块，所述至少一个桥接模块设置在所述衬底模块内。
示例50包括示例49的所有特征，其中，所述衬底模块包括第一导电层和第二导电层。
示例51包括示例50的所有特征，其中，所述至少一个桥接模块包括将设置在所述至少一个桥接模块的第一侧上的多个焊盘中的至少一部分焊盘与设置在所述至少一个桥接模块的第二侧上的多个焊盘中的至少一部分焊盘互连的过孔。
示例52包括示例51的所有特征，其中，设置在所述至少一个桥接模块的第二侧上的多个焊盘中的至少一部分焊盘耦合到所述衬底模块的第二导电层。
提供了摘要，它允许读者确定本技术公开内容的本质和要旨。依据摘要不用于限制权利要求书的范围或含义的理解而提交摘要。以下权利要求书由此包含在具体实施方式中，每一个权利要求都独立作为单独的实施例。

Claims (25)

1.一种具有桥接管芯的装置，包括：
衬底，具有与第二侧相对的第一侧，并且包括设置在封装衬底的第一侧上的第一导电层以及设置在封装衬底的第一侧和第二侧之间的第二导电层，所述衬底具有设置在所述第一导电层和所述第二导电层之间的电介质材料；以及
至少一个桥接管芯，设置在所述衬底内，所述至少一个桥接管芯具有与第二侧相对的第一侧，并且包括从所述至少一个桥接管芯的第一侧延伸到第二侧的多个过孔，
其中，设置在所述衬底的第一侧和第二侧之间的所述第二导电层耦合到从所述至少一个桥接管芯的第一侧延伸到所述至少一个桥接管芯的第二侧的多个过孔。
2.根据权利要求1所述的装置，其中，所述第一导电层和所述第二导电层包括多个焊盘和迹线。
3.根据权利要求2所述的装置，其中，所述至少一个桥接管芯包括设置在所述至少一个桥接管芯的第一侧上的多个焊盘和迹线以及设置在所述至少一个桥接管芯的第二侧上的多个焊盘，并且其中，设置在所述至少一个桥接管芯的第一侧上的所述多个焊盘通过所述多个过孔互连到设置在所述至少一个桥接管芯的相对第二侧上的焊盘。
4.根据权利要求3所述的装置，其中，所述至少一个桥接管芯进一步包括设置在第一侧上并且在设置在所述至少一个桥接管芯的第一侧上的两个或多个焊盘之间延伸的至少一条迹线，其中，所述两个或多个焊盘相互连接。
5.根据权利要求3所述的装置，其中，设置在所述至少一个桥接管芯的第二侧上的多个焊盘中的至少一部分焊盘被接合到所述衬底的第二导电层的所述多个焊盘中的至少一部分焊盘。
6.根据权利要求5所述的装置，其中，焊接接点设置在设置在所述至少一个桥接管芯的第二侧上的焊盘之间，设置在所述至少一个桥接管芯的第二侧上的所述焊盘接合到所述衬底的第二导电层的焊盘。
7.根据权利要求1所述的装置，其中，介电层被设置在所述至少一个桥接管芯的第二侧和所述衬底的第二导电层之间。
8.根据权利要求7所述的装置，其中，所述介电层是管芯背面膜。
9.根据权利要求7至8中任一项所述的装置，其中，所述介电层是环氧树脂助焊剂膜、环氧树脂助焊膏或晶圆级底部填充膜中的一种。
10.根据权利要求7至9中任一项所述的装置，其中，电介质膜围绕设置在设置在所述至少一个桥接管芯的第二侧上的多个焊盘之间的焊接接点，所述焊盘被接合到设置在所述衬底的第二导电层中的多个焊盘。
11.根据权利要求7至10中任一项所述的装置，其中，电介质膜被接合到所述衬底的电介质材料的一部分。
12.根据权利要求3所述的装置，其中，所述管芯包括设置在设置在所述至少一个桥接管芯的第二侧上的氧化硅层上的粘附导电膜，并且形成设置在至少一个管芯的第二侧上的多个焊盘与设置在所述衬底的第二导电层中的多个焊盘之间的导电接合层。
13.根据权利要求12所述的装置，其中，所述粘附导电膜被接合到所述衬底的围绕设置在衬底的第二导电层中的多个焊盘的电介质部分。
14.根据权利要求1所述的装置，其中，所述衬底的第一导电层耦合到设置在至少一个桥接管芯的第一侧上的多个焊盘的至少一部分焊盘。
15.根据权利要求2至14中任一项所述的装置，其中，至少一个IC管芯具有与第二侧相对的第一侧和设置在所述至少一个IC管芯的第二侧上的多个焊盘，所述多个焊盘对准并接合到设置在所述至少一个桥接管芯的所述第一侧上的所述多个焊盘中的至少一部分焊盘。
16.根据权利要求1所述的装置，其中，在所述至少一个桥接管芯的第一侧和第二侧之间延伸的多个过孔耦合到设置在所述衬底的第二导电层中的信号布线迹线。
17.根据权利要求2至16中任一项所述的装置，其中，在所述至少一个桥接管芯的第一侧和第二侧之间延伸的多个过孔耦合到设置在所述衬底的第二导电层中的电源布线迹线。
18.根据权利要求2至17中任一项所述的装置，其中，所述至少一个桥接管芯包括电压调节电路。
19.根据权利要求18所述的装置，其中，所述电压调节电路包括一个或多个完全集成的电压调节器(FIVR)集成电路。
20.一种系统，包括：
第一有源管芯，具有与第二侧相对的第一侧，并且包括一个或多个逻辑集成电路，所述一个或多个逻辑集成电路形成在所述第一侧上并且互连到形成在所述第二侧上的多个焊盘；
第二有源管芯，具有与第二侧相对的第一侧，并且包括一个或多个存储器集成电路，所述一个或多个存储器集成电路形成在所述第一侧上并且互连到形成在所述第二侧上的多个焊盘；以及
具有桥接管芯的封装衬底，包括：
与第二侧相对的第一侧，其中，第一导电层设置在所述封装衬底的第一侧上，并且第二导电层设置在所述封装衬底的第一侧和第二侧之间，并且其中，所述第一导电层和第二导电层包括多个焊盘；以及
至少一个桥接管芯，设置在所述封装衬底内并且与其电耦合，所述至少一个桥接管芯具有与第二侧相对的第一侧，其中，多个焊盘设置在第一侧和第二侧上，以及所述至少一个桥接管芯具有多个过孔，其将所述第一侧上的多个焊盘中的至少一部分焊盘互连到所述至少一个桥接管芯的所述第二侧上的所述多个焊盘中的至少一部分焊盘，
其中，所述至少一个桥接管芯互连所述第一有源管芯和第二有源管芯。
21.根据权利要求20所述的系统，其中，设置在所述第一有源管芯的第二侧上的多个焊盘中的至少一部分焊盘和设置在所述第二有源管芯的第二侧上的多个焊盘中的至少一部分焊盘接合到设置在所述至少一个桥接管芯的第一侧上的多个焊盘中的至少一部分焊盘。
22.根据权利要求20至21中任一项所述的系统，其中，所述至少一个桥接管芯将所述第一有源管芯互连到所述第二有源管芯。
23.根据权利要求20至21中任一项所述的系统，其中，在所述至少一个桥接管芯的第一侧和第二侧之间延伸的多个过孔中的至少一部分过孔耦合到电源布线迹线，所述电源布线迹线设置在所述封装衬底的第二导电层中并且耦合到在所述第一有源管芯和第二有源管芯的第二侧上形成的多个焊盘中的至少一部分焊盘，其中，所述多个过孔中的至少一部分过孔将电力从所述封装衬底耦合到所述第一有源管芯和第二有源管芯。
24.一种形成具有桥接管芯的装置的方法，包括：
形成具有第一侧和第二侧的封装衬底、设置在所述第一侧上的第一导电层和设置在衬底的第一侧和第二侧之间的第二导电层、设置在所述第一导电层和所述第二导电层之间的介电层；
在所述第一导电层和设置在所述封装衬底的所述第一侧和所述第二侧之间的所述第二导电层之间形成空腔，所述第二导电层形成所述空腔的底部；
将至少一个桥接管芯插入所述空腔中，所述至少一个桥接管芯具有第一侧和第二侧，以及具有将设置在所述第一侧上的多个焊盘中的至少一部分焊盘互连到设置在所述第二侧上的多个焊盘中的至少一部分焊盘的多个过孔；以及
将设置在所述至少一个桥接管芯的所述第二侧上的所述多个焊盘中的至少一部分焊盘耦合到所述封装衬底的所述第二导电层。
25.根据权利要求24所述的方法，其中，将设置在所述至少一个桥接管芯的第二侧上的多个焊盘的至少一部分焊盘耦合到所述封装衬底的第二导电层包括形成围绕焊接接点并粘附到所述封装衬底的电介质部分的介电层。
CN201810538657.1A 2017-06-30 2018-05-30 具有穿硅过孔的嵌入式桥接器 Pending CN109216314A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310295476.1A CN116314107A (zh) 2017-06-30 2018-05-30 具有穿硅过孔的嵌入式桥接器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/640,406 US10373893B2 (en) 2017-06-30 2017-06-30 Embedded bridge with through-silicon vias
US15/640,406 2017-06-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310295476.1A Division CN116314107A (zh) 2017-06-30 2018-05-30 具有穿硅过孔的嵌入式桥接器

Publications (1)

Publication Number Publication Date
CN109216314A true CN109216314A (zh) 2019-01-15

Family

ID=64738962

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810538657.1A Pending CN109216314A (zh) 2017-06-30 2018-05-30 具有穿硅过孔的嵌入式桥接器
CN202310295476.1A Pending CN116314107A (zh) 2017-06-30 2018-05-30 具有穿硅过孔的嵌入式桥接器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310295476.1A Pending CN116314107A (zh) 2017-06-30 2018-05-30 具有穿硅过孔的嵌入式桥接器

Country Status (2)

Country Link
US (4) US10373893B2 (zh)
CN (2) CN109216314A (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10038025B2 (en) * 2015-12-29 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Via support structure under pad areas for BSI bondability improvement
US10373893B2 (en) * 2017-06-30 2019-08-06 Intel Corporation Embedded bridge with through-silicon vias
CN116666332A (zh) * 2017-09-28 2023-08-29 英特尔公司 利用沟槽结构的嵌入式桥管芯的电力输送
US11177201B2 (en) * 2017-11-15 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages including routing dies and methods of forming same
US11094658B2 (en) * 2019-05-22 2021-08-17 Lenovo (Singapore) Pte. Ltd. Substrate, electronic substrate, and method for producing electronic substrate
US11239183B2 (en) * 2020-01-31 2022-02-01 International Business Machines Corporation Mitigating thermal-mechanical strain and warpage of an organic laminate substrate
US20210305132A1 (en) * 2020-03-24 2021-09-30 Intel Corporation Open cavity bridge co-planar placement architectures and processes
US11302643B2 (en) * 2020-03-25 2022-04-12 Intel Corporation Microelectronic component having molded regions with through-mold vias
US11462495B2 (en) 2020-05-21 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Chiplets 3D SoIC system integration and fabrication methods
DE102020128855A1 (de) * 2020-05-21 2021-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Chiplets-3d-soic-systemintegrations- und herstellungsverfahren
US11923307B2 (en) 2020-06-16 2024-03-05 Intel Corporation Microelectronic structures including bridges
US11804441B2 (en) 2020-06-16 2023-10-31 Intel Corporation Microelectronic structures including bridges
US11887962B2 (en) * 2020-06-16 2024-01-30 Intel Corporation Microelectronic structures including bridges
US11791274B2 (en) 2020-06-16 2023-10-17 Intel Corporation Multichip semiconductor package including a bridge die disposed in a cavity having non-planar interconnects
US11373972B2 (en) 2020-06-16 2022-06-28 Intel Corporation Microelectronic structures including bridges
US11545456B2 (en) * 2020-08-13 2023-01-03 Micron Technology, Inc. Microelectronic devices, electronic systems having a memory array region and a control logic region, and methods of forming microelectronic devices
US11469183B2 (en) * 2020-12-15 2022-10-11 Advanced Micro Devices, Inc. Multirow semiconductor chip connections
US11749611B2 (en) * 2021-02-01 2023-09-05 Qualcomm Incorporated Package with a substrate comprising periphery interconnects
US20220406696A1 (en) * 2021-06-16 2022-12-22 Intel Corporation Package substrate with glass core having vertical power planes for improved power delivery
US20230069031A1 (en) * 2021-08-26 2023-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Package and Method
CN115274475B (zh) * 2022-09-27 2022-12-16 江苏芯德半导体科技有限公司 一种具有高密度连接层的芯片封装方法及其芯片封装结构

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI246733B (en) * 2005-05-04 2006-01-01 Siliconware Precision Industries Co Ltd Fabrication method of under bump metallurgy structure
US7838391B2 (en) * 2007-05-07 2010-11-23 Stats Chippac, Ltd. Ultra thin bumped wafer with under-film
US8263434B2 (en) * 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8344512B2 (en) * 2009-08-20 2013-01-01 International Business Machines Corporation Three-dimensional silicon interposer for low voltage low power systems
JP5693977B2 (ja) * 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
US9087701B2 (en) * 2011-04-30 2015-07-21 Stats Chippac, Ltd. Semiconductor device and method of embedding TSV semiconductor die within substrate for vertical interconnect in POP
TWI492680B (zh) * 2011-08-05 2015-07-11 Unimicron Technology Corp 嵌埋有中介層之封裝基板及其製法
US9673268B2 (en) * 2011-12-29 2017-06-06 Intel Corporation Integrated inductor for integrated circuit devices
US9006004B2 (en) * 2012-03-23 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Probing chips during package formation
US8937387B2 (en) * 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US9673131B2 (en) * 2013-04-09 2017-06-06 Intel Corporation Integrated circuit package assemblies including a glass solder mask layer
US9147663B2 (en) * 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
US20150115433A1 (en) * 2013-10-25 2015-04-30 Bridge Semiconductor Corporation Semiconducor device and method of manufacturing the same
KR20150135611A (ko) * 2014-05-22 2015-12-03 에스케이하이닉스 주식회사 멀티 칩 패키지 및 제조 방법
US20160141234A1 (en) * 2014-11-17 2016-05-19 Qualcomm Incorporated Integrated device package comprising silicon bridge in photo imageable layer
KR102327141B1 (ko) * 2014-11-19 2021-11-16 삼성전자주식회사 프리패키지 및 이를 사용한 반도체 패키지의 제조 방법
US9627365B1 (en) * 2015-11-30 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-layer CoWoS structure
US9831148B2 (en) * 2016-03-11 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package including voltage regulators and methods forming same
US10325855B2 (en) * 2016-03-18 2019-06-18 Qualcomm Incorporated Backside drill embedded die substrate
US10134719B2 (en) * 2016-06-30 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US10319698B2 (en) * 2016-11-17 2019-06-11 Intel Corporation Microelectronic device package having alternately stacked die
US10373893B2 (en) * 2017-06-30 2019-08-06 Intel Corporation Embedded bridge with through-silicon vias

Also Published As

Publication number Publication date
US20190326198A1 (en) 2019-10-24
CN116314107A (zh) 2023-06-23
US20190006264A1 (en) 2019-01-03
US10373893B2 (en) 2019-08-06
US20230197574A1 (en) 2023-06-22
US11587851B2 (en) 2023-02-21
US20210272881A1 (en) 2021-09-02
US11049798B2 (en) 2021-06-29

Similar Documents

Publication Publication Date Title
CN109216314A (zh) 具有穿硅过孔的嵌入式桥接器
CN105374693B (zh) 半导体封装件及其形成方法
KR101907733B1 (ko) 적층 상호접속 구조들을 구비한 브리지 상호접속부
KR101754005B1 (ko) 다이를 포함하는 어셈블리 및 이를 형성하는 방법
CN103383923B (zh) 用于应用处理器和存储器集成的薄3d扇出嵌入式晶片级封装(ewlb)
CN108400119A (zh) 半导体封装及其制造方法
TW201624650A (zh) 具有後端被動元件的積體電路晶粒及相關方法
CN110098169A (zh) 电子封装件及其制法
US10297552B2 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
US10651160B2 (en) Low profile integrated package
CN102623427B (zh) 半导体封装方法
CN104321864A (zh) 具有非共面的、包封的微电子器件和无焊内建层的微电子封装
TWI550822B (zh) 具有局部化高密度基板繞線的設備與封裝及其製造方法
CN105981166B (zh) 包括具有穿过封装层的侧势垒层的通孔的集成器件
CN111902935A (zh) 在玻璃芯基板上的集成磁芯电感器
US20140263582A1 (en) Low cost interposer and method of fabrication
TW201707178A (zh) 用於修復裝置翹曲的方法和結構
CN104584206A (zh) 用于互连附着的迹线沾焊料技术
US20160148864A1 (en) Integrated device package comprising heterogeneous solder joint structure
CN202495441U (zh) 半导体封装结构
TWI601217B (zh) 包含積體電路(ic)封裝體之間的可撓連接件的積體裝置
US20190067178A1 (en) Fine pitch and spacing interconnects with reserve interconnect portion
CN107195613A (zh) 基于不同高度铜柱的三维封装结构及其制造方法
JPWO2016199437A1 (ja) 半導体装置
WO2019128398A1 (zh) 影像传感芯片的封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination