CN202495441U - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN202495441U
CN202495441U CN 201220135641 CN201220135641U CN202495441U CN 202495441 U CN202495441 U CN 202495441U CN 201220135641 CN201220135641 CN 201220135641 CN 201220135641 U CN201220135641 U CN 201220135641U CN 202495441 U CN202495441 U CN 202495441U
Authority
CN
China
Prior art keywords
keyset
chip
encapsulating structure
receiving space
conducting medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201220135641
Other languages
English (en)
Inventor
王之奇
喻琼
俞国庆
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN 201220135641 priority Critical patent/CN202495441U/zh
Application granted granted Critical
Publication of CN202495441U publication Critical patent/CN202495441U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型揭示了一种半导体封装结构，包括：芯片，其上设置有多个金属凸点；转接板，所述转接板上表面凹陷有收容空间，所述芯片收容于所述收容空间内；多个通孔，贯穿所述转接板与所述收容空间连通，所述通孔内设置有导电介质，所述导电介质电性连接设置于转接板下表面的再分布电路，所述再分布电路上设有多个焊接凸点；其中，所述金属凸点与所述导电介质电性连接，所述多个焊接凸点的节距大于所述多个金属凸点的节距。本实用新型通过在转接板上设置可容纳芯片的收容空间，降低了转接板封装的工艺难度，进而降低了生产成本。

Description

半导体封装结构
技术领域
本实用新型属于半导体制造领域技术，尤其涉及一种半导体封装结构。
背景技术
随着半导体技术的不断发展，单个芯片的功能越来越强大，但对芯片的尺寸要求越来越小，单位面积的I/O数量也相应得越来越多，转接板的出现解决了这一问题。
现有技术中，通常是通过硅通孔技术在转接板上形成通孔，并在转接板的正面重布线电路，背面重布线电路，并制作与PCB板焊垫尺寸相匹配凸点，以解决与PCB不兼容问题。
但是，现有的这种转接板封装技术中，由于转接板的通孔工艺难度，导致转接板不能过厚，为了保证其性能，通常采用临时压合（Temporary bonding）工艺将转接板和一临时基板压合在一起，再进行接下来的制程，等封装完成后再将转接板上的临时基板进行剥离，工艺较复杂且成本较高。
发明内容
本实用新型的目的在于提供一种半导体封装结构，其通过在转接板上设置可容纳芯片的收容空间，降低了转接板封装的工艺难度。
为实现上述实用新型目的，本实用新型提供一种半导体封装结构，所述封装结构包括：
芯片，其上设置有多个金属凸点；
转接板，所述转接板上表面凹陷有收容空间，所述芯片收容于所述收容空间内；
多个通孔，贯穿所述转接板与所述收容空间连通，所述通孔内设置有导电介质，所述导电介质电性连接设置于转接板下表面的再分布电路，所述再分布电路上设有多个焊接凸点；
其中，所述金属凸点与所述导电介质电性连接，所述多个焊接凸点的节距大于所述多个金属凸点的节距。
作为本实用新型的进一步改进，所述封装结构还包括设置于所述通孔内壁上的第一绝缘层。
作为本实用新型的进一步改进，所述封装结构还包括设置于所述转接板下表面的第二绝缘层，所述再分布电路设置于所述第二绝缘层上。
作为本实用新型的进一步改进，所述封装结构还包括设置于所述再分布电路上的防焊层，所述防焊层开设有部分暴露所述再分布电路的开口，所述焊接凸点通过所述开口与所述再分布电路电性连接。
作为本实用新型的进一步改进，所述金属凸点的位置与所述通孔的位置相匹配。
作为本实用新型的进一步改进，所述导电介质为填充于所述通孔内的金属材料。
与现有技术相比，本实用新型通过在转接板上设置可容纳芯片的收容空间，降低了转接板封装的工艺难度，进而降低了生产成本。
附图说明
图1是本实用新型一实施方式半导体封装结构的结构示意图；
图2是本实用新型一实施方式的半导体封装方法的流程图。
具体实施方式
以下将结合附图所示的具体实施方式对本实用新型进行详细描述。但这些实施方式并不限制本实用新型，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。
参图1，介绍本实用新型的半导体封装结构的一实施方式。该封装结构包括芯片20、转接板10。这里所说的“芯片20”可以包括无源器件、集成电路芯片等。
转接板10具有上表面100a以及与上表面100a相背的下表面100b，该转接板10的上表面100a凹陷有收容空间11，芯片20设置于收容空间11内。在所述转接板10上还设有多个通孔，该通孔贯穿该转接板10并与收容空间11连通，所述通孔内设置有导电介质12。
在本实施方式中，收容空间11的截面呈矩形状。在其它替换的实施方式中，该收容空间11的截面也可以呈梯形状。也就是说，这里所说的收容空间11可以包括一个、两个乃至更多个互相连通的收容空间，这样，本实用新型提供的半导体封装结构可以封装不止一个的芯片，以满足多个芯片集成的封装需求。相对于不设置收容空间11的转接板封装，本实用新型提供的这种封装结构体积更小，更加适应未来轻薄化的封装需求，且封装完成的芯片20不易受到外界环境的影响，可以提高封装的良率。
所述芯片20的一面上设置有多个金属凸点21，该多个金属凸点21分别电性连接于所述芯片20的多个焊垫上，其通过该金属凸点21与导电介质12电性连接，并且，作为优选的实施方式，收容空间11内还填充有绝缘介质。这样做的好处是：可以进一步加强芯片20与转接板10的固定，并且减小外界环境对芯片20的影响，提高封装品质。该绝缘介质的形成材料为光刻胶或树脂胶。
在本实施方式中，该半导体封装结构还包括第一绝缘层131和第二绝缘层132。其中，第一绝缘层131形成于通孔的内壁上；第二绝缘层132形成于转接板10的下表面100b。
在本实用新型的半导体封装结构中，导电介质12电性连接设置于转接板10下表面100b的再分布电路14，该再分布电路14设置于转接板10下表面100b的第一绝缘层131上，该其上还制作有防焊层15。防焊层15上开设有部分暴露再分布电路14的开口（未标示），通过这些开口设置有与再分布电路14电性连接的多个焊接凸点16，用于连接外接PCB板。优选地，开口可通过光刻的方式形成于防焊层15上。该多个焊接凸点16的节距大于多个金属凸点21的节距，以解决芯片与后续表面贴装工艺的匹配问题，优选地，所述节距是指一焊接凸点或金属凸点的中心线到相邻焊接凸点或金属凸点中心线的间距。
作为优选的实施方式，本实施方式中设置有多个通孔，每个通孔贯穿收容空间11的底壁以及转接板10的下表面100b，且每个通孔的在收容空间底壁位置对应于与该通孔位置匹配的金属凸点21。通过这样的设置，设置于通孔内的导电介质12可以被设置为最短，以减小封装的尺寸、并且降低由导电介质12产生的功耗。优选地，该导电介质为填充于所述通孔内的金属材料，如铜柱等，通过设置该金属材料电性连通所述芯片和再分布电路14。本实施方式可不需要在转接板10的两侧都制作再分布线路层，降低了工艺复杂度，进而降低了生产成本。
配合参照图2，介绍本实用新型半导体封装方法的一具体实施方式，该方法具体包括以下步骤：
S1、提供一转接板10，其包括上表面100a以及与上表面100a相背的下表，该转接板10的材料可以选自硅、玻璃等本领域普通技术人员所熟知的半导体工艺用基板材料，在转接板10的下表面100b形成多个向转接板上表面100a延伸一定深度的盲孔，具体的：在转接板10的下表面100b旋涂一层光刻胶，并透过预先设计好的掩膜板（未图示）对该涂有光刻胶的一面进行曝光，随后通过显影将经过曝光的光刻胶清洗掉以暴露部分转接板10区域；随后通过干法刻蚀或者湿法刻蚀技术将暴露出的转接板10区域刻蚀至一预定深度，形成盲孔。
S2、在盲孔的内壁形成第一绝缘层131，用于与转接板10隔离，该第一绝缘层131的形成工艺为化学气相沉积工艺。第一绝缘层131的形成材料为氧化硅或氮化硅。需要说明的是，在其他实施例中，如果采用的基底材料为不导电材料，比如玻璃，则无需在盲孔的内壁形成第一绝缘层131，即可直接在盲孔填充满导电介质，形成导电柱。
S3、在该转接板10的盲孔内形成导电介质12，在本实施方式中，该导电介质12可完全充斥于通孔内，具体可以采用电镀工艺实现导电介质12的填充，导电介质12的材质可以包括铜、铝、金、铂、钨等金属或合金。
S4、对转接板10的上表面100a进行减薄，并自转接板10的上表面100a制作凹陷的收容空间11。所述收容空间的形成步骤包括：在所述转接板10的上表面形成光刻胶层（未图示），通过光刻、蚀刻工艺，形成具有一定深度的收容空间。当然，如果需要在转接板10上制作更多个收容空间11，可以在已经完成的收容空间11底壁上重复光刻的过程，以制作出可以收容多个芯片20的阶梯状截面的收容空间11；该收容空间11的蚀刻深度以至少暴露出盲孔中的导电介质12为准，优选地，该蚀刻深度为完全暴露出盲孔中导电介质12底部为准，在蚀刻的过程的后期，转接板10的上表面残余的光刻胶和被暴露的盲孔中的导电介质底部表面的第一绝缘层一并被去除，这样使得工艺流程得到了很大的简化，也节约了生产成本。
S5、提供一芯片20，其上设置连接有多个与盲孔匹配的金属凸点21，将该芯片20采用倒装的方式设置于转接板10上的收容空间11内，使得金属凸点21与暴露的金属介质12电性连接。通常地，该金属凸点21制作于芯片20上的焊垫上，通过金属凸点21的设置，可以方便芯片采用倒装的工艺进行封装，另外，可选择地在收容空间11内填充绝缘介质，该绝缘介质形成的材料为树脂胶、光刻胶。
S6、在转接板10的下表面100b制作第二绝缘层132，用于与转接板10隔离。并在转接板10下表面100b的第二绝缘层132上形成与导电介质12电性连接的再分布电路14，该形成的工艺为光刻、蚀刻。
S7、在制作完成的再分布电路14上旋涂一防焊层15，通过光刻在该防焊层15上形成部分暴露再分布电路14的多个开口，并通过该开口制作与再分布电路14电性连接的多个焊接凸点16，通过该焊接凸点16实现与外接PCB板的连接，优选地，该多个焊接凸点16的节距大于多个金属凸点21的节距，用于解决芯片与后续表面贴装工艺的匹配问题。
值得一提的是：上述S1~S7并未要求有严格的顺序，例如，可在形成盲孔后，先制作再分布电路及焊接凸点，再制作收容空间；第二绝缘层与第一绝缘层可以同时形成；盲孔中的导电介质与转接板下表面的再分布电路也可以同时形成等。
应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，它们并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种半导体封装结构，其特征在于，所述封装结构包括：
芯片，其上设置有多个金属凸点；
转接板，所述转接板上表面凹陷有收容空间，所述芯片收容于所述收容空间内；
多个通孔，贯穿所述转接板与所述收容空间连通，所述通孔内设置有导电介质，所述导电介质电性连接设置于转接板下表面的再分布电路，所述再分布电路上设有多个焊接凸点；
其中，所述金属凸点与所述导电介质电性连接，所述多个焊接凸点的节距大于所述多个金属凸点的节距。
2.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括设置于所述通孔内壁上的第一绝缘层。
3.根据权利要求2所述的封装结构，其特征在于，所述封装结构还包括设置于所述转接板下表面第二绝缘层，所述再分布电路设置于所述第二绝缘层上。
4.根据权利要求3所述的封装结构，其特征在于，所述封装结构还包括设置于所述再分布电路上的防焊层，所述防焊层开设有部分暴露所述再分布电路的开口，所述焊接凸点通过所述开口与所述再分布电路电性连接。
5.根据权利要求1至4中任意一项所述的封装结构，其特征在于，所述金属凸点的位置与所述通孔的位置相匹配。
6.根据权利要求1至4中任意一项所述的封装结构，其特征在于，所述导电介质为填充于所述通孔内的金属材料。
CN 201220135641 2012-03-31 2012-03-31 半导体封装结构 Expired - Lifetime CN202495441U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220135641 CN202495441U (zh) 2012-03-31 2012-03-31 半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220135641 CN202495441U (zh) 2012-03-31 2012-03-31 半导体封装结构

Publications (1)

Publication Number Publication Date
CN202495441U true CN202495441U (zh) 2012-10-17

Family

ID=47001654

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220135641 Expired - Lifetime CN202495441U (zh) 2012-03-31 2012-03-31 半导体封装结构

Country Status (1)

Country Link
CN (1) CN202495441U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623427A (zh) * 2012-03-31 2012-08-01 苏州晶方半导体科技股份有限公司 半导体封装结构及其封装方法
CN108808285A (zh) * 2017-05-05 2018-11-13 富顶精密组件（深圳）有限公司 电连接器组件
CN111769098A (zh) * 2020-07-09 2020-10-13 中国科学院微电子研究所 一种实现多个芯片集成的封装结构及封装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623427A (zh) * 2012-03-31 2012-08-01 苏州晶方半导体科技股份有限公司 半导体封装结构及其封装方法
CN102623427B (zh) * 2012-03-31 2014-08-20 苏州晶方半导体科技股份有限公司 半导体封装方法
CN108808285A (zh) * 2017-05-05 2018-11-13 富顶精密组件（深圳）有限公司 电连接器组件
CN111769098A (zh) * 2020-07-09 2020-10-13 中国科学院微电子研究所 一种实现多个芯片集成的封装结构及封装方法

Similar Documents

Publication Publication Date Title
CN102623427B (zh) 半导体封装方法
CN105374693B (zh) 半导体封装件及其形成方法
US9899298B2 (en) Microelectronic packages having mold-embedded traces and methods for the production thereof
CN102479725B (zh) 具有散热座及增层电路的散热增益型半导体组件制备方法
CN109216314A (zh) 具有穿硅过孔的嵌入式桥接器
CN107749411B (zh) 双面SiP的三维封装结构
CN101877348B (zh) 用于堆叠的管芯嵌入式芯片堆积的系统和方法
CN102770957B (zh) 模穿孔聚合物块封装
CN109300863A (zh) 半导体封装结构以及半导体封装方法
CN108987380A (zh) 半导体封装件中的导电通孔及其形成方法
CN105118823A (zh) 一种堆叠型芯片封装结构及封装方法
KR102613403B1 (ko) 상이한 두께들을 갖는 내장 다이들을 수용하는 패치
CN106257966A (zh) 电路板及其制造方法
CN102623426B (zh) 半导体封装方法
CN208722864U (zh) 多层芯片基板及多功能芯片晶圆
SE537874C2 (sv) CTE-anpassad interposer och metod att tillverka en sådan
KR20140002458A (ko) 다중 다이 패키징 인터포저 구조 및 방법
CN205039151U (zh) 一种堆叠型芯片封装结构
CN104505382A (zh) 一种圆片级扇出PoP封装结构及其制造方法
CN102386104A (zh) 四边扁平无接脚封装方法
CN113327909A (zh) Ic封装中的平面内电感器
CN102103979A (zh) 一种制作利用硅通孔构成的三维硅基无源电路的方法
CN202495441U (zh) 半导体封装结构
TWI663781B (zh) 多頻天線封裝結構
CN114325965B (zh) 一种光芯片和电芯片的封装结构及其制备方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20121017