CN113327909A - Ic封装中的平面内电感器 - Google Patents

Ic封装中的平面内电感器 Download PDF

Info

Publication number
CN113327909A
CN113327909A CN202011470117.8A CN202011470117A CN113327909A CN 113327909 A CN113327909 A CN 113327909A CN 202011470117 A CN202011470117 A CN 202011470117A CN 113327909 A CN113327909 A CN 113327909A
Authority
CN
China
Prior art keywords
metal
magnetic material
feature
metal feature
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011470117.8A
Other languages
English (en)
Inventor
B·C·马林
T·易卜拉欣
P·查特吉
H·哈里里
Y·邓
S·C·李
S·皮耶塔姆巴拉姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN113327909A publication Critical patent/CN113327909A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0071—Constructional details comprising zig-zag inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

一种集成电路(IC)封装衬底，其包括嵌入在电介质材料内的磁性材料。电介质材料的第一表面在磁性材料下方，并且电介质材料的与第一表面相对的第二表面在磁性材料之上。包括第一金属特征的金属化层嵌入在磁性材料内。第二金属特征在磁性材料和电介质材料的界面处。第二金属特征具有与电介质材料接触的第一侧壁和与磁性材料接触的第二侧壁。

Description

IC封装中的平面内电感器
背景技术
集成电路(IC)封装衬底材料内的电感结构的集成对于增加高性能IC器件中的功率传输是重要的。具有磁性材料的电感结构可以被放置在封装中的任何层中，从而实现多种类型的架构。例如，通过对封装衬底内的导电层进行图案化而形成的平面内电感器可以嵌入在磁芯材料内，所述磁芯材料集成在形成在封装衬底中的空腔内。
然而，磁性材料在封装衬底内的集成带来了工艺和架构上的挑战。嵌入式电感结构的集成的一个方面表现出针对无芯封装的挑战，在无芯封装中，具有改善的功率传输的迹线完全被磁性材料包围。用磁性材料完全包封迹线可能需要多次拆板(de-paneling)操作，例如，以访问封装堆积的背面，其中补充磁性材料施加在迹线之上，该迹线在正面堆积期间仅被部分地嵌入。在一些情况下，该补充磁性材料可能需要具有不同的磁性成分，从而带来与多种磁性材料相关联的其他复杂性。
允许完全包封而不进行拆板和/或允许单一磁性材料的方法和架构将减小工艺风险并添加工艺灵活性。
附图说明
根据下面给出的具体实施方式并根据本公开的各种实施例的附图，将更全面地理解本公开的实施例，然而，其不应该用于将本公开限制于特定实施例，而仅用于解释和理解。
被称为“截面”、“轮廓”、“平面”、和“等距”的图对应于笛卡尔坐标系内的正交平面。因此，在x-z平面中截取截面图和轮廓图，在x-y平面中截取平面图，并且在3维笛卡尔坐标系(x-y-z)中截取等距图。在适当的情况下，用轴来标记附图以指示图的取向。
图1示出了根据本公开的一些实施例的用于制作封装集成的平面内电感器的示例性方法(在图2A至图2M中示出)的工艺流程图。
图2A-图2M示出了根据本公开的一些实施例的在用于形成包括嵌入式电感器的封装衬底的示例性工艺流程的不同阶段处形成的代表性结构的截面图和平面图。
图3A-图3G示出了根据本公开的一些实施例的在用于形成包括封装嵌入式电感器的封装衬底的示例性工艺流程的不同阶段处形成的代表性结构的截面图。
图4A-图4G示出了根据本公开的一些实施例的在用于形成包括封装嵌入式电感器的封装衬底的示例性工艺流程的不同阶段处形成的代表性结构的截面图。
图5A-图5G示出了根据本公开的一些实施例的在用于形成包括封装嵌入式电感器的封装衬底的示例性工艺流程的不同阶段处形成的代表性结构的截面图。
图6A-图6R示出了根据本公开的一些实施例的在用于形成包括封装嵌入式电感器的封装衬底的示例性工艺流程的不同阶段处形成的代表性结构的截面图。
图7示出了根据本公开的一些实施例的包括耦合到IC芯片和主机部件的封装衬底的示例性封装组件的在x-z平面中的截面图。
图8示出了并入本公开的一些实施例的计算设备的块图。
具体实施方式
说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的提及表示结合实施例描述的特定特征、结构或特性包括在至少一些实施例中，但不一定是所有实施例。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定全都指代相同的实施例。如果说明书表述部件、特征、结构或特性“可以”、“或许”或“能够”被包括，那么该特定部件、特征、结构或特性不必需被包括。如果说明书或权利要求提及“一”元件，这并不表示仅有一元件。如果说明书或权利要求提及“额外的”元件，这并不排除存在多于一个的额外的元件。
这里，术语“电路”或“模块”可以指被布置为彼此协作以提供期望的功能的一个或多个无源和/或有源部件。术语“信号”可以指至少一个电流信号、电压信号、磁信号、或数据/时钟信号。
术语“微处理器”通常是指包括中央处理单元(CPU)、图形处理单元(GPU)、现场可编程门阵列(FPGA)、或微控制器的集成电路(IC)封装。在本公开中，微处理器封装被称为“微处理器”。微处理器插座容纳微处理器并将其电耦合到印刷电路板(PCB)。
“一”和“所述”的含义包括复数引用。“在…中”的含义包括“在…中”和“在…上”。垂直取向是在z方向上，并且应当理解，对“顶部”、“底部”、“在…上方”、“在…下方”的叙述是指具有通常含义的z维度上的相对位置。通常，“顶部”、“在…上方”和“在…之上”是指z维度上的上方位置，而“底部”、“在…下方”和“在…之下”是指z维度上的下方位置。术语“在…上”在本公开中用于指示一个特征或物体相对于下方特征或物体处于上方位置，并且与其直接接触。然而，应当理解，实施例不必限于图中所示的取向或构造。
术语“基本上”、“接近”、“大约”、“附近”、以及“约”通常指代在目标值的+/-10％内(除非具体指明)。除非另有指明，描述共同对象的序数词“第一”、“第二”和“第三”等的使用仅仅表示提及了相似对象的不同实例，并非旨在暗示如此描述的对象必须在时间、空间、排序上或者以任何其他方式处于给定的顺序中。
为了本公开的目的，短语“A和/或B”和“A或B”表示(A)、(B)、或(A和B)。为了本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。
本文描述了封装集成的电感结构和制作封装集成的电感结构的方法的实施例。如本文所述，可以使光刻步骤和磁性材料组最小化。另外，根据本文所述的实施例，可以将电感器金属化完全包封在单一磁性材料中，而不对工艺中的封装衬底进行拆板。
图1示出了根据本公开的一些实施例的用于制作封装集成的平面内电感器的示例性方法100的工艺流程图。方法100可以作为与无芯封装衬底架构兼容的任何预制的IC封装衬底制造工艺的部分来被执行。这样的工艺也可以作为与有芯衬底技术兼容的IC封装衬底制造工艺的部分来被执行。
操作101包括在堆积材料中形成一个或多个金属化层。可以在封装衬底堆积堆叠体中的电介质层之间形成金属化层。例如，可以通过在热辊或真空层合工艺中层合电介质材料的片来形成堆叠体。新层合的片接合到下层电介质，从而形成单片电介质衬底。在一些操作中，层合的片包括铜膜(例如，2微米)以提供镀覆种子表面。在电介质层合循环之后，可以将诸如铜的金属镀覆在电介质的暴露表面之上以形成金属化层。镀覆的金属化层可以是非结构化的或“均厚(blanket)”沉积的，然后随后由通过光刻方式限定的光掩模进行蚀刻以形成初始金属特征。替代地，可以由通过光刻方式限定的光掩模选择性地镀覆金属化层以形成初始金属特征。可以形成一个或多个附加的电介质层以嵌入初始金属特征。
在操作102处，用减成工艺形成穿过电介质的一个或多个孔以暴露初始金属特征的一部分。在一些实施例中，通过激光钻孔操作来形成这些孔，其中初始金属特征防止激光穿透到封装衬底的较低层中。可以通过其他方法形成孔，例如用根据通过光刻方式限定的蚀刻掩模的电介质的干法和/或湿法蚀刻。对于蚀刻方法，初始金属特征可以用作蚀刻停止部。
在操作103处，在(一个或多个)孔的侧壁和底部之上沉积光刻胶层，从而覆盖初始金属特征的暴露部分。包围(一个或多个)孔的电介质也可以被光刻胶覆盖。在一些实施例中，例如用真空热辊/压制或真空层合工艺来层合干膜抗蚀剂(DFR)以共形地覆盖初始金属特征和孔侧壁。
在操作104处，对DFR的初始金属特征的至少暴露部分之上的部分进行图案化，以定义电感器布线结构的至少一部分。例如，图案特征可以包括笔直的或蛇形的平面电感器迹线，或通往平面电感器迹线的垂直互连布线。然后去除蚀刻掩模，从而将电感器布线结构留在封装材料堆叠体内的孔的底部处。
在操作105处，将磁性材料施加在电感器布线结构之上以至少部分地填充孔。例如，可以通过喷墨或丝网印刷来将包括磁性颗粒的可模制粘合剂或粘性基质印刷到(一个或多个)孔中。可以选择磁性材料以具有合适的磁导率。(一个或多个)孔可以被完全填充，从而覆盖电感器迹线特征和孔侧壁。沉积之后可以进行固化以将基质硬化成部分包封电感器结构的固体磁性材料。所得到的电感器件可以具有由电感器迹线的结构以及包括磁性材料的芯的大小和磁导率来确定的特定的电感。
采用以上技术，可以通过首先在初始金属特征下方形成磁性材料来完全包封电感器结构。如下面进一步描述的，可以例如通过操作101、102和、105的初始迭代来形成下层磁性材料，由此，电感器件可以包括电感器布线结构，该电感器布线结构嵌入在堆叠在彼此上方的两个磁性材料填充的孔之间。在其他示例中，下层磁性材料可以形成为复合箔的部分，该复合箔可以作为操作101的部分被施加，由此，电感器件可以包括电感器布线结构和仅一个磁性材料填充的孔。
在操作106处，磁性材料被一个或多个电介质层遮盖，从而将电感结构完全嵌入在封装衬底电介质内。可以根据任何已知技术形成任何数量的额外堆积电介质和/或金属化材料层，以得到适用于给定的IC芯片和/或应用的最终封装衬底结构。
图2A-图2M示出了根据方法100的一些实施例的在用于形成包括嵌入式电感器的封装衬底200的示例性工艺的不同阶段处形成的代表性结构的截面图和平面图。
在图2A中，接收工艺中的IC封装衬底堆叠体201。封装衬底堆叠体201包括电介质202。在一些实施例中，电介质202包括诸如但不限于环氧酚醛树脂或环氧氰酸酯树脂的材料作为层合在封装芯或用于无芯封装衬底实施例的载体板上的电介质堆积膜。例如，环氧树脂层合部可以具有在10和100微米之间的范围的厚度。封装衬底堆叠体201可以通过连续层合在生长的堆叠体上的多层基于环氧树脂的电介质膜层的堆积来形成。例如，封装衬底堆叠体架构可以容纳倒装芯片封装架构或无凸块堆积层(BBUL)封装架构。
电介质层之间的金属化层可以包括在层合工艺的任何给定的迭代之后电镀或以其他方式直接形成在电介质材料上的铜、其他合适的金属、或其他导电材料。导电层可以被编号为封装衬底堆叠体201内的金属化层。最高层的金属化可以是在多个金属化层N-1、N-2等之上形成的在封装衬底的第一侧(例如，顶侧)处或最接近其的第N或N+m层，多个金属化层N-1、N-2等连续更深地嵌入在封装衬底堆叠体201内的封装电介质材料内。底层金属化(例如，包括管芯互连)通常是最接近封装衬底堆叠体201的第二侧(例如，底侧)的金属化层。例如，可以溅射、镀覆铜层，或者可以将铜箔层合为工艺中的封装衬底堆叠体201的金属化层N-1。例如，铜层可以具有5-50微米的厚度，并且可以被图案化以包括金属特征，例如，用于将封装衬底堆叠体201附接到IC管芯或主机部件(未示出)的互连。金属化层N-1被图案化以包括金属化特征203。对于镀覆金属化层N-1的实施例，可以通过半加成工艺(SAP)来形成金属化特征203。例如，可能已经采用镀覆掩模来形成金属化特征203。对于将金属化层N-1施加为箔或在没有掩模的情况下镀覆金属化层N-1的实施例，可以通过减成工艺来形成金属化特征203。例如，可能已经采用掩模蚀刻工艺(例如，湿法化学)来形成金属化特征203。
可以在顶表面204下方的距离h1处在金属化层N-1之上将电介质202的层施加到电介质202内的嵌入式金属化特征203。金属化特征203在金属化层N-1的平面中可以具有任何任意的形状。例如，金属化特征203(例如，在x和y平面中)可以具有约500微米至20mm的横向尺寸和在15和200微米之间的范围内的厚度(例如，z轴)。尽管未示出，但是导电层N-1内的共面的金属化特征可以与金属化特征203相邻。
在图2B中，在上覆的电介质202中形成孔205。在一些实施例中，通过将开口激光钻孔到深度h1来形成孔205，从而暴露金属化特征203的至少一部分。例如，由于激光能量生成的强烈热量，可以通过电介质材料的激光烧蚀来形成一个或多个孔205。例如，可以采用CO2或Nd：YAG激光作为激光源。金属化特征203可以阻碍激光束(例如，作为激光停止部)，从而防止其穿透到封装衬底堆叠体201的下层电介质材料中。电介质202的激光烧蚀可以导致侧壁206逐渐变细，如图所示。侧壁206相对于金属化层N-1的平面的坡度角θ1可以在45°和85°的范围内。由于倾斜的侧壁，孔205在开口处(例如，侧壁206与表面204的交点)可以具有较大的跨度。例如，距离d2可以比d1大h1tan(π/2-θ1)。激光可以从金属化特征203本身上的表面引起一些轻微的金属烧蚀，从而导致指示激光钻孔工艺的扇形(scalloping)或其他损坏现象。例如，金属化特征203的烧蚀可以将金属挖掘到在100nm至2-3微米之间的范围内的深度。上覆电介质的未烧蚀的残余物也可以以无机填充物材料的小颗粒形式沉积在激光停止部的表面上。
在一些替代实施例中，通过湿法或干法掩模蚀刻工艺形成孔205。对于一些干法蚀刻工艺，侧壁206可以是基本笔直的。对于这样的实施例，金属化特征203可以用作蚀刻停止部，因为蚀刻剂对诸如铜的金属的蚀刻速率可以显著慢于有机材料的蚀刻速率。金属化结构203因而可以保护下面的电介质材料免受蚀刻工艺。
例如，孔205可以被形成为15和200微米之间的深度h1(例如z高度)。例如，孔205可以具有在孔205的底部处测量的在500微米至15mm之间的范围内的长度d1。金属化特征203可以从侧壁206的底部横向延伸距离d3，例如，在孔205的底部处相隔距离d2。在所示的示例中，金属化特征203(例如，在x方向上)可以具有d1+2d3的长度，其中d3足以确保孔205和金属化特征203之间的安全重叠裕度。孔205的周边在金属化特征203的界限内可以具有任何任意的形状。因为孔205具有的横向尺寸可以比激光钻孔的光束宽度大很多倍，所以激光束可以在任何区域之上被光栅化，以在由金属化特征203的边缘定义的长度和宽度限制之间挖掘开口。
在图2C中，磁性材料207沉积到孔205中，从而覆盖金属化特征203和侧壁206。合适的磁性材料可以包括非导电磁性填充物颗粒，例如悬浮在任何基质材料中的铁氧化物或氧化铁粉末。在一些实施例中，有机基质可以包含交联剂和聚合物前体，其一旦被沉积在孔205内并与侧壁206和金属化特征203接触，就通过热量和/或光活化以将基质固化成固体块。例如，磁性材料207可以作为可模制粘合剂或油墨沉积到孔205中，并且然后通过热处理和/或光处理来进行固化。沉积工艺可以包括将材料丝网印刷或喷墨印刷到孔205中。在沉积期间，磁性材料207可以填充空腔并且横向和垂直地(在z方向上)溢出，从而在表面204上方延伸。随后可以进行抛光或研磨操作以使磁性材料207与表面204基本平坦化，如图2C中所示。
在图2D中，在电介质202和磁性材料207之上形成另一个金属化层N。金属化层N可以包括铜箔，其在表面204和208之间具有在5和50微米之间的范围内的厚度。在替代实施例中，通过在表面204和磁性材料207的平坦化表面之上电镀或溅射铜或另一种合适的金属来形成金属化层N。如果进行电解镀覆，则包括铜、金、银或其他合适的金属的薄膜导电种子层可以在初始操作中被沉积为阴极。也可以沉积种子层以促进在CVD气氛中金属前体的成核。可以在种子层之前沉积包括铬的粘附层。
在图2E中，在磁性材料207之上的金属化层N处形成初始金属化特征209，并且初始金属化特征209从磁性材料207的由磁性材料边缘210和表面204的交点定义的上部边界横向延伸距离d3。初始金属化特征209可以是形成在金属化层N中的多个特征之一，其与诸如未在所示的示例中示出的互连迹线、焊盘、和其他结构的相邻特征共面。在该示例中，例如用根据蚀刻掩模的蚀刻工艺对初始金属化特征209进行减成图案化。在替代性实施例中，可以根据SAP选择性地形成初始金属化特征209，例如，其中初始金属化特征209通过图案化的镀覆掩模(未示出)被镀覆上。
初始金属化特征209可以具有横向延伸超过表面204处的磁性材料207的上部边界(例如，距离d3)的任何合适的形状，使得初始金属化特征209将适合作为随后形成金属化层N上方的孔的激光或蚀刻停止部。例如，初始金属化特征209可以具有500微米至20mm或大于d2的横向尺寸。例如，初始金属化特征209可以具有在2至15微米之间的厚度(例如，z高度)。取决于是实践减成工艺还是加成工艺，侧壁211可以是基本垂直的，和/或具有圆化的上部边缘，或者可以是指示各向同性蚀刻工艺的显示曲率。
在图2F中，在初始金属化特征209之上和在电介质表面204之上形成电介质212。在一些实施例中，电介质212作为电介质片例如以热辊或真空层合工艺被层合在封装衬底堆叠体201之上。电介质212可以与电介质202基本相同。在一些实施例中，电介质212在初始金属化特征209至表面213之间具有10-50微米的厚度h2。
在图2G中，形成穿过电介质212深度h2的孔214。在一些实施例中，孔214通过激光钻孔工艺(例如，类似于用于形成孔205的激光钻孔工艺)或通过任何合适的蚀刻工艺形成。孔214暴露初始金属化特征209的长度d4。例如，作为激光钻孔工艺的结果，侧壁215可以相对于初始金属化特征209的平面同样倾斜角θ2(例如，在45°至85°之间的范围内)。初始金属化特征209的未通过孔214的形成而暴露的部分通过电介质212从每个孔侧壁215向外横向延伸距离d5，其中d5可以约为h2tan(π/2-θ2)。
在图2H中，光刻胶216被施加在电介质212和孔214之上，以共形地覆盖侧壁215和孔214的底部处的初始金属化特征209。光刻胶216可以是具有在10微米和100微米之间的范围内的厚度的干膜抗蚀剂(DFR)。可以通过真空层合或热层合来施加DFR以软化和/或模制DFR从而与孔214共形。
在图2I中，已经通过光刻工艺将光刻胶216(由上部虚线轮廓描绘)图案化，以包括均在y尺寸上纵向延伸的条217和开口218。在一些示例中，可以根据光刻胶216中的图案蚀刻初始金属化特征209的条217和开口218，以形成包括迹线220(以截面示出)的平面内电感器布线结构219(由下部虚线轮廓描绘)。在所示的实施例中，迹线220均具有5-50微米的线宽w1，以及迹线220之间的10-100微米的一些最小间隔s1。因为孔214与初始金属化特征209的边缘在下面重叠，所以包括初始金属化特征209的掩盖的部分的周边“环形”结构221与电感器迹线220相邻(在图2M的平面图中进一步可见)。环形结构221可以与电感器迹线220电隔离并且指示方法100的实践。虽然所示的实施例示出了展现出基本均匀的线宽和间隔的迹线220，但是在其他实施例中，一些迹线220可以具有不同的间隔和线宽。例如，环形结构221和端子迹线220之间的间隔s2可以与迹线间最小间隔s1不同。
如图2J中所示，已经剥离光刻胶216，从而暴露蚀刻的电感器迹线220和环形结构221的在孔214内延伸的暴露部分。电感器迹线220和环形结构221可以具有在5-50微米的范围内的厚度。电感器迹线220的侧壁222具有指示湿法(例如，各向同性的)化学蚀刻图案化工艺的倾斜和/或弯曲的轮廓223。倾斜的侧壁222为电感器迹线220提供基本梯形的截面轮廓，例如，如插图中进一步示出的。电感器迹线220的梯形轮廓可以由减成各向同性湿法蚀刻工艺产生，其中在暴露的金属区内横向化学蚀刻与垂直化学蚀刻同时发生。结果，侧壁222可以具有弯曲的负锥度，从而得到电感器迹线220之间的一些最小间隔s1。
在一些实施例中，环形结构221的外侧壁224具有例如指示初始金属化特征209的半加成图案化的基本垂直且笔直的轮廓，其中金属化特征被电镀到图案化的镀覆掩模中。镀覆掩模开口可以具有基本垂直、或具有相对于垂直的小于10°的坡度的笔直的侧壁。侧壁224也可以具有抹圆的上部边缘225，同样指示初始金属化特征209的半加成图案化。如图2J的插图中所示的环形结构221，外侧壁224未经受减成蚀刻，而环形结构221的内侧壁226暴露在孔214内，并且因此经受用于对电感器迹线220进行图案化的减成蚀刻工艺。因此，不仅环形结构221的存在指示方法100，而且内侧壁226和外侧壁224的轮廓差异进一步指示所采用的制造技术。
如图2K中所示，磁性材料227沉积到孔214中(例如，如图2J中所示)，从而覆盖电感器迹线220和环形结构221的暴露的相邻部分。例如，磁性材料可以具有和孔214类似的横向尺寸(例如500微米至15mm)和在5和100微米之间的厚度(z高度)。在所示的实施例中，环形结构221在磁性材料227和电介质212之间的边界处延伸穿过界面228。内侧壁226在磁性材料227内，而外侧壁224嵌入在电介质212内。
在一些实施例中，如上所述，磁性材料227是与磁性材料207基本相同的材料。在一些其他实施例中，磁性材料227是与磁性材料207不同的材料。例如，磁性材料227可以具有5-10的相对磁导率。可以通过将材料印刷到孔214中来沉积磁性材料227。在一些实施例中，磁性材料227具有相对低的初始粘度，使得可以通过喷墨将其直接印刷到孔214中。在一些实施例中，磁性材料227是以其他方式施加在电介质212的表面228之上以填充孔214的粘合剂。磁性材料227可以通过电感器迹线220之间的开口218与下方的磁性材料207接触，从而形成包封电感器迹线220的连续的块。可以将多余的材料从表面229刮去，从而将磁性材料227留在表面228处的孔214内。
随后可以进行热或光化学固化工艺，以硬化磁性材料227。电感器迹线220完全嵌入在磁性材料(例如，下方的磁性材料207和上方的磁性材料227)内。组合的磁性材料可以形成包封电感器迹线220的磁芯。平面内电感器结构219完全嵌入在封装衬底200的电介质内。完全嵌入电感器迹线220的磁芯由组合的磁性材料207和227形成，组合的磁性材料207和227具有在10和200微米之间的范围内的总厚度和在5和10之间的相对磁导率。环形结构221延伸穿过磁性材料227与相邻的电介质212之间的界面，其中外侧壁224嵌入在电介质212内。磁性材料227与表面229可以通过研磨和/或抛光工艺(例如，化学机械抛光、CMP)来被平坦化。
如图2L中所示，基本完成了平面内电感器结构219的制造。磁性材料227被电介质材料遮盖，例如通过在表面229之上层合电介质230来完成封装衬底200或为后续的金属化层做准备。
图2M示出了金属化层N的x-y平面中的平面图。跨该平面图的线A-A’指示图2L中所示的截面平面的位置。如图2M中所示，电感器迹线220是包括多个互连平行段的连续的蛇形迹线结构231。电感器结构219由超出A-A’平面的互连焊盘232终止。互连焊盘232可以是过孔帽盖，其垂直地互连到封装衬底200内的较高的层(例如，N+1等)和/或较低的层(例如，N-1等)中的金属化部。电感器迹线220可以通过较低的金属化层互连到封装衬底200的底部处的封装着落焊盘(未示出)，以用于接合到外部电路(例如，安装在插座中或表面直接安装在印刷电路板上)。
环形结构221被示为围绕电感器迹线220的矩形周边特征。在所示的实施例中，电感器结构219由电介质212内的环形结构221的外侧壁224界定。在一些实施例中，环形结构221互连到其他金属化特征。作为示例，环形结构221可以通过垂直或横向迹线布线(未示出)电接地，该垂直或横向迹线布线耦合到封装衬底内的接地平面，或者耦合在电耦合到封装衬底的印刷电路板上。在一些实施例中，环形结构221是电浮置的或可以连接到任何参考电压源。
图3A-图3G示出了根据方法100的一些其他实施例的在用于形成包括封装嵌入式电感器的封装衬底300的示例性工艺流程的不同阶段处形成的代表性结构的截面图。
图3A中所示的工艺可以优先于与图2A-图2D所示的那些类似的工艺操作。例如，封装衬底堆叠体301可以作为如图2C中所示的工艺内结构而获得。因此，关于在图2A至图2C中获得并示出的金属和电介质结构的描述适用于封装衬底堆叠体301。
在图3A中，初始金属化结构302和相邻的迹线布线303在层N处由半加成工艺(SAP)形成。示例性SAP可以包括将合适的金属(例如，铜)沉积到开口中，该开口被图案化到在先前的操作中形成在电介质202和磁性材料207的表面204之上的通过光刻方式限定的镀覆掩模中。初始金属化结构302和相邻的迹线布线303也可以在在先前的操作(未示出)中形成在表面204之上的光刻胶沉积掩模中的通过光刻方式限定的开口中。电镀的结构可以具有在2和50微米之间的范围内的厚度h3。初始金属化特征302在x-y平面中可以具有在500微米和20mm之间的范围内的横向尺寸，从而覆盖磁性材料207并且延伸超过磁性材料207的顶部边缘。
在图3A的插图中示出了初始金属化结构302和迹线布线303的放大图。侧壁304可以具有如上所述的指示半加成工艺(例如，金属电镀工艺)的基本垂直的轮廓。如插图中所示，上部边缘305可以具有抹圆的轮廓。侧壁304之间的分隔可以通过最小间隔s3来测量，最小间隔s3可以与技术节点成比例，但是通常小于通过减成处理可获得的最小间隔。
在图3B中，在金属化结构和开口电介质表面204之上形成电介质306。可以如上所述形成电介质306。可以通过热辊或热真空层合工艺将电介质306共形地层合在表面204之上，例如以填充金属化结构之间的空间。例如，电介质306可以具有在5和100微米之间的范围内的厚度。
在图3C中，分别在初始金属化特征302和焊盘309之上的电介质306中形成孔307和过孔开口308。孔307可以通过如前所述的激光钻孔操作形成到由表面310与初始金属化特征302之间的距离h4定义的深度。如上所述，初始金属化特征302可以阻止激光穿透到磁性材料207中。在其他实施例中，孔307可以通过化学蚀刻方法形成。侧壁311可以具有相对于初始金属化特征302的平面的在45°和85°之间的坡度，这同样可以指示激光钻孔工艺。孔307可以具有在500微米至15mm之间的范围内的至少一个横向尺寸d6(从孔的底部测量)。
过孔开口308还可以通过激光钻孔操作形成到深度h3(例如，100微米)以暴露焊盘309的一部分。在一些替代性实施例中，也可以通过适当的蚀刻工艺代替地形成过孔开口308。过孔开口308可以在x-y平面中具有抹圆的截面，但是其他合适的截面轮廓是可能的。在一些实施例中，过孔开口308的侧壁312可以在45°和85°之间倾斜。
在图3D中，金属化层313共形地沉积到孔307、过孔开口308、初始金属化特征302的暴露部分和电介质306的表面310中。例如，可以通过电解或无电沉积来沉积铜或另一种合适的金属，以填充过孔开口308并在焊盘309之上形成过孔314。金属化层313在表面310和初始金属化特征302之上具有厚度h5(例如，高达50微米厚)。沉积的金属化层313可以将初始金属化特征302的暴露部分的金属厚度增加约h5。孔307的底部处的金属的增加的厚度对于降低电感器迹线的电阻可以是有利的。
在图3E中，光刻胶315沉积在金属化层313之上。在一些实施例中，例如，光刻胶315是基本上如前所述的层合在金属化层313之上的干膜抗蚀剂(DFR)。
在图3F中，通过同时定义金属化层N和N+1中的特征的减成工艺(例如，通过各向同性湿法化学蚀刻)对金属化层313进行图案化。金属化层313被图案化为层N中的多个电感器迹线316、和在电介质306的表面310之上创建的包括层N+1中的过孔焊盘318的迹线布线317。电感器迹线316可以是互连以形成一个或多个平面内蛇形电感器线的多个平行迹线。如前所述，侧壁319可以在x-z平面中具有指示各向同性蚀刻的梯形轮廓。电感器迹线316可以具有h6的厚度(例如，z高度)、宽度w4(例如，20-50微米)，并且由最小间隔s4(例如，20-50微米)分隔开。Z高度h6可以约为h3和h5之和。通过减成各向同性蚀刻工艺形成的电感器迹线316的最小间隔s4可以显著大于相同的N-1金属化层内的SAP结构303的最小间隔s3。
在所示的实施例中，层N+1中的金属化结构(例如，迹线布线317)可以具有如图所示的厚度(z高度)h5。迹线布线317将具有一些最小间距，该最小间距可以预期显著大于特征303的间距，并且由于厚度h5和h6的差，该最小间距甚至大于电感器迹线316的间距。与其他金属化结构相比，较大厚度的电感器迹线316可以降低电感器绕组电阻。
环形结构320与电感器迹线316同时形成在层N中。如图3F中所示，环形结构320在电介质306之下从侧壁311横向延伸距离d7，其中保护环形结构320免受化学侵蚀。环形结构320被回蚀刻到孔307的侧壁311。环形结构320的内侧壁319可以具有指示各向同性蚀刻的凹形轮廓。环形结构320可以被完全蚀刻到孔侧壁311，或者环形结构320的一部分可以保留在孔307内。环形结构320的宽度w3可以取决于蚀刻速率和持续时间。环形结构320具有的厚度h3＜h6。环形结构320包围电感器迹线316，但是可以与电感器迹线316电隔离。在一些实施例中，例如，环形结构320互连到接地平面或接地金属化部，并且可以在电感器迹线316周围提供接地的保护环。
在图3G中，磁性材料321沉积到孔307中，从而包封电感器迹线316。如图所示，磁性材料321可以与表面310被平坦化。在一些实施例中，磁性材料321具有与磁性材料207基本相同的成分。其他合适的成分也是可能的。磁性材料321可以在电感器迹线316下方接触磁性材料207，从而形成包封电感器迹线316的连续的磁芯。在一些实施例中，电感器迹线316互连以形成类似于图2M中所示的电感器结构231的蛇形结构。基本如图2M中所示，环形结构320可以延伸穿过磁性材料321和相邻的电介质306之间的界面。
电介质层322可以形成在表面310之上，从而包封金属化结构317和318，以及遮盖磁性材料321和电介质306以完成封装300。电介质322可以与如上所述的封装电介质材料类似或相同，并且可以如前所述被层合。在一些实施例中，电介质322的形成基本完成了嵌入式电感器结构323(被包围在虚线轮廓中)的制造。
图4A-图4G示出了根据方法100的一些其他实施例的在用于形成包括封装嵌入式电感器的封装衬底400的示例性工艺流程的不同阶段处形成的代表性结构的截面图。
图4A中所示的工艺可以优先于与图3A-图3B所示的那些类似的操作。例如，可以从图3B中所示的结构在工艺中获得封装衬底堆叠体401。因此，关于在图2A至图2C中获得并示出的金属和电介质结构的描述也适用于封装衬底堆叠体401。
在图4A中，封装衬底堆叠体401包括与图3C中的封装衬底堆叠体301基本相同的架构，包括电介质202、嵌入在电介质202内的磁性材料207。金属化特征203位于金属化层N–1中并且直接在磁性材料207下方。迹线布线303与金属化层N中的初始金属化特征302共面，其中初始金属化特征302覆盖磁性材料207。孔307可以通过激光钻孔工艺形成，例如，从而暴露初始金属化特征302的一部分并形成倾斜的侧壁311，如前所述。可以通过先前的半加成镀覆工艺来形成包括初始金属化特征302和相邻的共面迹线布线303的层N金属化特征。在所示的示例中，初始金属化特征302和迹线布线303具有基本垂直的侧壁。层N中的特征(例如，初始金属化特征302和相邻的迹线布线303)可以具有h3的厚度(例如，5-50微米z高度)。
在图4B中，光刻胶402共形地施加在表面310之上，从而覆盖侧壁311和初始金属化特征302。在一些实施例中，例如，光刻胶402是如前所述被层合并具有在10和100微米之间的厚度的DFR。
在图4C中，光刻胶402已经被图案化为包括开口403的蚀刻掩模。可以通过穿过开口403的各向同性蚀刻来形成电感器迹线404和环形结构405。电感器迹线404和周围的环形结构405分别具有凹形的侧壁406和407。如图所示，电感器迹线404由最小间隔s6分隔开。间隔s6可以显著大于相邻迹线布线结构303之间的最小间隔s5。
在图4D中，磁性材料408沉积到孔307中，从而包封迹线404。磁性材料408被示出为溢出侧壁311，从而形成在电介质306的相邻区之上延伸的悬垂部409。例如，磁性材料408可以包括与磁性材料207基本相同的材料。磁性材料408可以在电感器迹线404之间延伸以在电感器迹线404下方接触磁性材料207，从而形成完全包封电感器迹线404的连续的磁芯。
在图4E中，在与侧壁311相邻的电介质306中形成过孔开口410。可以通过如前所述的激光钻孔操作形成过孔开口410。可以在形成过孔开口410之前将磁性材料408与悬垂部409平坦化。
在图4F中，可以通过半加成镀覆工艺在与侧壁311相邻的表面310之上形成层N+1迹线布线411，且迹线布线411与过孔413之上的过孔焊盘412相邻。在形成结构411和412之前，可以通过电解或化学镀工艺填充过孔开口410来形成过孔413。由于减成和SAP制造技术之间的特征分辨率差异，层N+1中的迹线布线411具有的最小间隔s6与层N中的迹线布线303的间隔s5类似或相同。
在图4G中，将电介质414层合在金属化层N+1、磁性材料408和表面310之上，基本完成嵌入式电感器结构415(被包围在虚线轮廓内)的形成。电感器结构415包括包封电感器迹线404的磁性材料207和408。
图5A-图5G示出了根据方法100的一些其他实施例的在用于形成包括封装嵌入式电感器的封装衬底500的示例性工艺流程的不同阶段处形成的代表性结构的截面图。
在图5A中，封装衬底堆叠体501包括在层N-1处嵌入在电介质503内的金属化特征502。磁性材料作为层合在电介质503之上的多层箔片中的层并入到封装衬底堆叠体501上。例如，多层箔包括具有在10,000和30,000之间的范围内的相对磁导率的高磁导率材料504(例如镍铁(NiFe)或镍钴(NiCo)合金)的片。例如，磁性材料504可以具有在5和500微米之间的范围内的厚度，并且可以接合非磁性材料505，非磁性材料505也可以具有在5和500微米之间的范围内的厚度。非磁性材料505可以是铜或适合作为封装衬底堆叠体501的金属化层N的另一种导电材料。
在图5B中，光刻胶506已经被施加在多层箔之上并对光刻胶506进行图案化。光刻胶506可以是DFR或液体抗蚀剂。合适的蚀刻工艺可以蚀刻穿过至少非磁性材料505，并且可以进一步蚀刻穿过磁性材料504，其中该材料具有显著的导电性(例如，NiFe、NiCo等)。如图所示，图案化的结构507包括在磁性材料特征509之上从非磁性材料505蚀刻的初始金属化特征508，磁性材料特征509从磁性材料504蚀刻。例如，初始金属化特征508和磁性箔特征509可以具有在500微米至20mm之间的范围内的横向尺寸。可以采用合适的蚀刻工艺(例如，酸性和/或氧化湿法蚀刻浴)来侵蚀两种材料中的金属。对两种箔的蚀刻速率可以是类似的。在所示的示例中，已经采用了各向同性湿法蚀刻，从而分别创建了用于初始金属化特征508和磁性箔特征509的底切凹形侧壁510和511。由于针对不同材料的蚀刻速率可以变化，所以示例中所示的每个箔的侧壁凹槽的数量略有不同，这由侧壁510和511的横向位移指示。
在图5C中，通过如前所述的层合工艺或通过另一种合适的方法在电介质503和初始金属化特征508之上形成电介质512。如上所述，通过激光钻孔方法或通过蚀刻工艺在初始金属化特征508之上形成孔513。孔513的形成可以在孔513的底部处暴露初始金属化特征508的一部分。例如，初始金属化特征508的暴露部分可以具有在500微米至15mm之间的范围内的横向尺寸(例如，长度)d8。孔513包括侧壁514。在一些实施例中，侧壁514相对于初始金属化特征508的平面以角度θ3(例如，45°至85°)倾斜。
在图5D中，光刻胶515可以共形地施加在封装衬底堆叠体501之上，从而覆盖电介质512、孔513的侧壁514、和初始金属化特征508。例如，光刻胶515可以是DFR层合物。可以对光刻胶515进行图案化以在初始金属化特征508和磁性箔特征509之上形成蚀刻掩模。
在图5E中，光刻胶515中的通过光刻方式限定的条和开口(未示出)已经转移到初始金属化特征508和磁性箔特征509。例如，已经通过各向同性湿法蚀刻对两种结构同时进行图案化，从而分别为多个蚀刻的铜电感器迹线518和电感器迹线518下面的磁性条519形成凹形侧壁516和517。侧壁516和517可以具有分别与图5B中所示的光刻工艺中获得的侧壁510和511基本相同的轮廓。电感器迹线518可以具有由最小间隔s7(例如，5至50微米)表示的分隔。开口520已经在磁性箔特征509中被蚀刻以在电感器迹线518下方形成多个磁性条519，从而暴露电介质503的磁性条519之间的部分。开口520(由虚线轮廓描绘)与电感器迹线518之间的空间521(也由虚线轮廓描绘)重合。
环形结构522形成在铜箔的周边处，该铜箔通过图案化工艺与电感器迹线518分隔开。环形结构522的部分和下层磁性材料509从侧壁514延伸穿过电介质512。环形结构522具有以在图5B中所示的蚀刻工艺(例如，在电介质512的形成之前)形成的外侧壁510和在电感器迹线518的形成期间获得的内侧壁516。在一些实施例中，环形结构522可以互连到电感器迹线518。在一些实施例中，环形结构522与电感器迹线518电隔离。如下所述，在所示的实施例中，环形结构522从孔侧壁514不对称地延伸，例如以提供用于垂直互连的着落焊盘。
在图5F中，磁性材料523沉积在孔513中。在一些实施例中，磁性材料523具有与如前所述的磁性材料(例如，磁性材料207)类似或基本等同的成分。磁性材料523具有与磁性条519的成分不同的成分。例如，如上所述，可以通过喷墨或丝网印刷方法沉积磁性材料523。在所示的实施例中，磁性材料523与周围的电介质512的表面524是平面的。研磨和抛光操作(未示出)可以在磁性材料523的沉积和固化之后，以用于与周围的电介质512进行平坦化。
磁性材料523可以延伸穿过开口520和空间521到达(前)孔513的底部，以接触电介质503的上表面，从而将电感器迹线518包封在磁性材料内并电隔离高磁导率磁性条519。电感器迹线518被磁性条519(在下方)和磁性材料523(在侧壁上方并与侧壁相邻)两者完全包封在磁性材料中。
在随后的操作中，在表面524上在层N+1处形成金属化特征525。例如，如上所述，金属化特征525可以通过半加成工艺形成，例如通过镀覆铜或其他合适的金属通过镀覆掩模来形成。金属化特征525的侧壁526可以是基本垂直的(10°或更小的坡度)，并且可以具有指示通过沉积到镀覆掩模中的金属结构的半加成形成的圆化的上部边缘。金属化特征525具有的最小间隔s8可以小于层N中的电感器迹线518之间的最小间隔s7。
在图5G中，在封装衬底堆叠体501之上形成电介质527，从而覆盖电介质512、金属化特征525。磁性材料523被电介质527遮盖，并且完全嵌入在封装衬底堆叠体501内。在随后的操作中，在电介质527之上形成层N+2金属化特征528。例如，可以通过半加成镀覆工艺(或通过减成金属蚀刻工艺)形成金属化特征528，以形成可以接收焊料凸块或其他互连的顶层互连焊盘。可以通过镀覆到形成在电介质527和512两者中的开口中来形成暴露环形结构522的一部分的过孔529。过孔529将环形结构522(在层N中)与层N+2金属化部互连。过孔帽盖530可以与金属化特征528同时形成。在一些实施例中，层N+2金属化特征的形成基本完成封装衬底500的形成。在所示的示例中，过孔529将环形结构522互连到顶部金属化层N+2。环形结构522可以(例如，在印刷电路板上)通过过孔529互连到外部接地电路。
如所示的实施例中所示，磁性条519具有显著小于磁性材料523的z高度，并且可以占据包括磁性材料523和磁性条519两者的磁芯的相对小的部分。高磁导率的磁性条519可以控制电感器结构531的磁芯(例如，包括磁性材料523和磁性条519)的整体磁导率，电感器结构531在所示的实施例中示为被包围在虚线轮廓内的结构。复合芯的磁导率可以比单独的磁性材料523的磁导率大数千倍。大大增加的磁导率可以减小复合芯结构的z高度要求，从而减小封装衬底500的整体z高度。
图6A至图6R示出了根据方法100的一些其他实施例的在用于形成包括封装嵌入式电感器的封装衬底600的示例性工艺流程的不同阶段处形成的代表性结构的截面图。
在图6A中，封装衬底堆叠体601包括电介质602和嵌入式金属化结构603(层N-1)。在包括如上所述的半加成或减成金属化工艺的先前的金属化操作中，已经在电介质602之上的层N中形成初始金属化特征604和相邻的金属特征(例如，过孔焊盘605)。过孔606和607将包括初始金属化特征604的层N金属化结构互连到层N-1中的金属化结构603。
在图6B中，电介质608形成在电介质602之上，从而覆盖初始金属化特征604和相邻的金属化部(例如，焊盘605)。如图6C中所示，通过如前所述的激光钻孔或蚀刻操作在电介质608中形成孔609。孔609被形成为深度h8(例如在5和100微米之间的范围内)，并且暴露初始金属化特征604的一部分。在所示的实施例中，例如作为激光钻孔工艺的结果，侧壁610具有在45°和85°之间的范围内的坡度角θ4。
在图6D中，种子金属的共形金属层611沉积在电介质608、侧壁610和初始金属化特征604之上。可以在电介质608之上通过将合适的金属(例如，铜)溅射或化学镀沉积到在5和50微米之间的范围内的厚度h9来形成金属层611。金属层611沉积在初始金属化特征604之上，从而将结构的总厚度增加到h10，约为h7和h9之和。
在图6E中，光刻胶612被施加在封装衬底堆叠体601之上。例如，光刻胶612可以是DFR层合物。光刻胶612具有的厚度h11(在15和150微米之间的范围内)大于孔609的深度h8。光刻胶612在光刻操作中被图案化以在图6F中所示的操作中形成开口613。
在图6G中，柱615沉积到开口613中。可以通过将铜或其他合适的金属电解(或化学镀)沉积到开口613中来形成柱615。如图所示，柱615可以过填充开口613并在光刻胶612上方延伸。例如，光刻胶612可以具有15微米的厚度，并且柱615可以生长到20微米的z高度，从而在过孔606上方延伸例如5微米。蚀刻种子金属层611和初始金属化特征604以暴露下层电介质(例如，电介质602和608)。可以从先前的蚀刻保留环形结构616。
在图6I中，磁性材料617沉积到孔609中，从而使柱615嵌入。磁性材料617可以是本公开中的先前所述的磁性材料粘合剂或油墨(例如与磁性材料207相同)中的任一种。磁性材料617可以过填充孔609，并在电介质608之上扩散，从而形成悬垂部618。
在图6J中，将磁性材料617和柱615与电介质608平坦化。在图6K中，在封装衬底堆叠体601之上在电介质608和磁性材料617上方形成金属化层N+1。初始金属化特征619和相邻的金属化部(例如，过孔焊盘620)可以被形成为SAP金属结构或者通过产生凹形侧壁的减成蚀刻工艺形成，其中结构具有如图所示的基本垂直且笔直的侧壁。可以已经在先前的电沉积工艺中形成将金属化层N与金属化层N+1互连的过孔621。柱615将下部金属化部(例如，金属化结构603)与初始金属化特征619(以后将其图案化为电感器迹线)互连。初始金属化特征619可以具有至少与磁性材料617相同的横向尺寸(例如，高达20mm)。
在图6L中，在包括初始金属化结构619的N+1金属化部之上(例如，通过层合)形成电介质622。在图6M中，在电介质622中(例如，通过如前所述的激光钻孔或蚀刻)形成孔623。孔623可以具有与在图6C中所示的操作中形成的孔609相同的大小(例如，宽度、深度)或小于孔609。在图6N中描绘的工艺中，光刻胶624被共形地施加(例如，层合或旋涂)在封装衬底堆叠体601之上，从而覆盖孔623中的侧壁和初始金属化特征619。光刻胶624可以提供通过光刻方式图案化的蚀刻掩模，以从初始金属化特征619形成电感器结构。
在图6O中，通过将在先前操作中形成的光刻图案转移到初始金属化特征619的减成蚀刻工艺(如上所述)，已经在层N+1中形成多个电感器迹线625。如上所述，电感器迹线625可以具有指示各向同性蚀刻工艺的凹形侧壁和梯形轮廓。可以通过蚀刻工艺在柱615之上同时形成焊盘626，以将电感器迹线625耦合到柱615从而用于垂直互连布线。环形结构627从孔623的内部穿过侧壁628延伸到电介质622中。
在图6P中，磁性材料629沉积到孔623中，从而包封电感器迹线625。磁性材料629可以具有与磁性材料617相同或类似的成分和磁性性质(例如，5-10的相对磁导率)，并且可以通过在电感器迹线625之间延伸而接触磁性材料617。因此，连续的磁性电感器芯可以将电感器迹线625完全包封在磁性材料中，从而形成电感器结构630(由虚线轮廓描绘)。
在图6Q中，已经在封装衬底堆叠体601之上形成电介质631，从而将(虚线轮廓中的)电感器结构630完全嵌入在封装电介质中。已经在电介质631之上形成金属化部N+2，从而完成封装600。已经形成过孔632，并且过孔632从顶层(例如，层N+2)中的过孔焊盘633延伸到层N+1中的过孔焊盘620。过孔632可以是封装600内的电源布线的一部分。
图6R示出了金属化层N+1的x-y平面中的平面图。跨平面图的线A-A’指示图6Q中所示的截面平面的位置。如图6R所示，电感器迹线625以形成(虚线轮廓中的)单个电感器迹线634的连续的蛇形构造进行布置。焊盘626使电感器迹线634终止，并且在一些实施例中，可以通过在焊盘626之上形成过孔来将焊盘626互连到更高层的金属化部。如图6Q中所示，过孔焊盘620被互连到顶层金属化焊盘633。环形结构627被示出为与电感器迹线634电隔离。
图7示出了根据本公开的一些实施例的包括并入到IC封装中的封装衬底600的示例性部件安装的组件700的在x-z平面中的截面图。
顶层封装金属化特征633通过通往主机部件焊盘704的二级互连703(例如，焊料)与主机部件702接口连接。IC管芯705与封装衬底600的相对侧接口连接。一级互连706(例如，焊料)将底层封装金属化特征707接合到IC管芯705上的互连焊盘708。在所示的示例中，功率可以通过电感器结构630从电源709通过PCB 702路由到管芯705。
电感器结构630可以用作完全集成的电压调节器(FIVR)电路的一部分，从而将整个电感器结构630嵌入在封装衬底内可以实现比在管芯上可能制造的更大的电感器和/或更大的磁芯。作为结果，管芯上的降压转换电路可以在较低的切换频率下操作，从而放宽了管芯和封装衬底两者上的电源布线设计规则。在其他示例中，电感器结构可以是射频振荡器回路电路或射频滤波器电路的一部分。
图8示出了根据本公开的一些实施例的在封装集成的电感器的实施方式中作为片上系统(SoC)封装的一部分的计算设备800的块图。
根据一些实施例，计算设备800表示服务器、台式工作站、或移动工作站，例如但不限于膝上型计算机、计算平板电脑、移动电话或智能电话、支持无线的电子阅读器、或其他无线移动设备。
在一些实施例中，计算设备800具有无线连接(例如，蓝牙、WiFi和5G网络)。将理解，总体上示出了某些部件，并且在计算设备800中未示出这样的设备的所有部件。
本公开的各种实施例还可以包括诸如无线接口的网络接口870，使得系统实施例可以被并入无线设备(例如，蜂窝电话或个人数字助理)中。无线接口包括毫米波发生器和天线阵列。毫米波发生器可以是单片微波集成电路的一部分。
根据一些实施例，处理器810表示CPU或GPU，并且可以包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑设备、或其他处理装置。处理器810可以包括具有所公开的嵌入式电感器结构的封装衬底中的任一个(例如，封装衬底200、300、400、500或600中的任一个)。由处理器810执行的处理操作包括在其上执行应用和/或设备功能的操作平台或操作系统的执行。处理操作包括与人类用户或其他设备的I/O(输入/输出)有关的操作、与电源管理有关的操作、和/或与将计算设备800连接到另一个设备有关的操作。处理操作还可以包括与音频I/O和/或显示I/O有关的操作。
在一个实施例中，计算设备800包括音频子系统820，其表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编码解码器)部件。音频功能可以包括扬声器和/或耳机输出、以及麦克风输入。用于这种功能的设备可以集成到计算设备800中，或连接到计算设备800。在一个实施例中，用户通过提供由处理器810接收并处理的音频命令来与计算设备800交互。
显示子系统830表示提供视觉和/或触觉显示以用于用户与计算设备800交互的硬件(例如，显示设备)和软件(例如，驱动器)部件。显示子系统830包括显示接口832，其包括特定屏幕或硬件设备，用于向用户提供显示。在一个实施例中，显示接口832包括与处理器810分离的逻辑，用以执行与显示有关的至少一些处理。在一个实施例中，显示子系统830包括触摸屏(或触控板)设备，其提供到用户的输出和输入。
I/O控制器840表示与和用户的交互有关的硬件设备和软件部件。I/O控制器840可操作以管理是音频子系统820和/或显示子系统830的部分的硬件。另外，I/O控制器840示出了连接点以用于连接到计算设备800的额外设备，用户可以通过它与系统交互。例如，可以附接到计算设备800的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或辅助键盘设备、或者用于与诸如读卡器或其他设备的特定应用一起使用的其他I/O设备。
如上所述，I/O控制器840可以与音频子系统820和/或显示子系统830交互。例如，通过麦克风或其他音频设备的输入可以提供输入或命令，以用于计算设备800的一个或多个应用或功能。另外，代替或除了显示输出，可以提供音频输出。在另一个示例中，如果显示子系统830包括触摸屏，显示设备还充当输入设备，其可以至少部分地由I/O控制器840管理。计算设备800上也可以有额外的按钮或开关，以提供由I/O控制器840管理的I/O功能。
在一个实施例中，I/O控制器840管理例如加速度计、相机、光传感器或其他环境传感器的设备，或者可以包括在计算设备800中的其他硬件。输入可以是部分直接用户交互以及向系统提供环境输入，以影响其操作(例如滤除噪声、针对亮度检测调整显示、为相机应用闪光灯、或其他特征)。
在一个实施例中，计算设备800包括电源管理850，其管理电池电力使用、电池的充电、和与省电操作有关的特征。存储器子系统860包括存储器设备，用于在计算设备800中存储信息。存储器可以包括非易失性(如果中断到存储器设备的电力，状态不改变)和/或易失性(如果中断到存储器设备的电力，状态不确定)存储器设备。存储器子系统860可以存储应用数据、用户数据、音乐、照片、文档、或其他数据、以及与计算设备800的应用和功能的执行有关的系统数据(长期的或暂时的)。
实施例的元件也可以作为用于存储计算机可执行指令的机器可读介质(例如，存储器860)来提供。机器可读介质(例如，存储器860)可以包括但不限于，闪存、光盘、CD-ROM、DVD ROM、RAM、EPROM、EEPROM、磁或光卡、相变存储器(PCM)、或者适合于存储电子或计算机可执行指令的其他类型的机器可读介质。例如，本公开的实施例可以作为计算机程序(例如，BIOS)下载，该计算机程序可以作为数据信号经由通信链路(例如，调制解调器或网络连接)从远程计算机(例如，服务器)传送到请求计算机(例如，客户端)。
经由网络接口870的连接包括硬件设备(例如，无线和/或有线连接器和通信硬件)和软件部件(例如，驱动器、协议栈)，以使得计算设备800能够与外部设备通信。计算设备800可以是单独的设备，例如其他计算设备、无线接入点或基站，以及外围设备，例如耳机、打印机或其他设备。
网络接口870可以包括多个不同类型的连接。概括地说，将计算设备800示出为具有蜂窝连接872和无线连接874。蜂窝连接872通常是指由无线载波提供的(例如借助GSM(全球移动通信系统)或其变型或其派生物、CDMA(码分多址)或其变型或其派生物、TDM(时分复用)或其变型或其派生物、或者其他蜂窝服务标准提供的)蜂窝网络连接。无线连接(或无线接口)874是指不是蜂窝的无线连接，并可以包括个域网(例如蓝牙、近场等)、局域网(例如Wi-Fi)和/或广域网(例如WiMax)或其他无线通信。
外围连接880包括硬件接口和连接器、以及软件部件(例如，驱动程序、协议栈)以进行外围连接。将理解，计算设备800可以是通往其他计算设备的外围设备(“通往”882)，也可以具有连接到其的外围设备(“来自”884)。计算设备800通常具有“对接”连接器以连接到其他计算设备，以用于诸如管理(例如，下载和/或上传、改变、同步)计算设备800上的内容的目的。另外，对接连接器可以允许计算设备800连接到某些外围设备，其允许计算设备800控制例如到视听或其他系统的内容输出。
除了专有的对接连接器或其他专有连接硬件，计算设备800可以经由常用或基于标准的连接器获得外围连接880。常用类型可以包括通用串行总线(USB)连接器(其可以包括任何数量的不同硬件接口)、包括MiniDisplayPort(MDP)的DisplayPort、高清晰度多媒体接口(HDMI)、火线或其他类型。
此外，特定特征、结构、功能或特性可以在一个或多个实施例中以任何适合的方式组合。例如，第一实施例可以与第二实施例组合，只要与两个实施例相关联的特定特征、结构、功能或特性不相互排斥。
尽管结合本公开的特定实施例说明了本公开，但按照前述说明，这些实施例的许多替代、修改和变化对于本领域普通技术人员是显而易见的。本公开的实施例旨在包含落入所附权利要求书的宽泛范围内的所有此类替代、修改和变化。
另外，为了图示和论述的简单，并为了不使得本公开难以理解，在所呈现的附图内可以显示或不显示到集成电路(IC)芯片或其他部件的公知的电源/接地连接。此外，为避免使得本公开难以理解，并且还鉴于以下事实：相对于这种方框图装置的实施方式的细节与要在其内实施本公开的平台极为相关(即，这种细节应完全在本领域技术人员的理解能力内)，可以以方块图形式示出装置。在阐述了特定细节(例如，电路)以便说明本公开的示例性实施例的情况下，对于本领域技术人员显而易见的是，可以无需这些特定细节或者借助这些特定细节的变化来实践本公开。本说明因而应视为说明性而非限制性的。
以下示例涉及另外的实施例。示例中的细节可以在一个或多个实施例中的任意处使用。也可以相关于方法或工艺实施本文所述装置的所有可选特征。
示例1是集成电路(IC)封装衬底，其包括：嵌入在电介质材料内的磁性材料，其中，电介质材料的第一表面在磁性材料下方，并且电介质材料的与第一表面相对的第二表面在磁性材料之上；以及金属化层，该金属化层包括嵌入在磁性材料内的第一金属特征、和在磁性材料和电介质材料的界面处的第二金属特征，第二金属特征具有与电介质材料接触的第一侧壁和与磁性材料接触的第二侧壁。
示例2包括示例1的所有特征，其中，第二金属特征完全包围第一金属特征，并且沿着磁性材料的周边延伸。
示例3包括示例1或示例2的所有特征，其中，金属化层包括多层材料堆叠体，该多层材料堆叠体包括在第二金属上的第一金属，该第二金属具有比第一金属高的磁导率。
示例4包括示例1至3中任一项的所有特征，其中，金属化层还包括第三金属特征，该第三金属特征嵌入在电介质材料的与磁性材料的侧壁横向相邻的部分内，其中，第三金属特征的侧壁具有比第二金属特征少的横向底切。
示例5包括示例4的所有特征，其中，第二金属特征是嵌入在磁性材料内的多个第二金属特征中的一个；第三金属特征是嵌入在电介质材料的部分内的多个第三金属特征中的一个；并且第二金属特征具有第一间距；第三金属特征具有第二间距；并且第二间距小于第一间距。
示例6包括示例4或5的所有特征，其中，第一侧壁具有比第二侧壁少的横向底切。
示例7包括示例4至6中任一项的所有特征，其中，第二金属特征具有比第三金属特征大的厚度。
示例8包括示例1至7中任一项的所有特征，其中，磁性材料的侧壁具有相对于金属化层的平面的至少45°的坡度。
示例9包括示例1至8中任一项的所有特征，其中，金属化层是上部金属化层，衬底还包括下部金属化层，下部金属化层包括在磁性材料的底部和电介质材料的第一表面之间的下部金属特征，并且下部金属特征具有比磁性材料的与下部金属特征接触的部分大的横向尺寸。
示例10是集成电路(IC)封装组件，其包括：附接到主机电路板的电源；通过嵌入在IC封装衬底内的电感器电耦合到主机电路板的IC管芯，其中，IC封装衬底还包括嵌入在电介质材料内的磁性材料，其中，电介质材料的第一表面在磁性材料下方，并且电介质材料的与第一表面相对的第二表面在磁性材料之上；以及金属化层，该金属化层包括嵌入在磁性材料内的电感器的元件、和在磁性材料和电介质材料的界面处的金属特征，该金属特征具有与电介质材料接触的第一侧壁和与磁性材料接触的第二侧壁。
示例11包括示例10的所有特征，其中，电感器具有平面架构，该平面架构包括嵌入在磁性材料内的蛇形结构。
示例12包括示例10或11的所有特征，其中，金属特征完全包围电感器的元件，并且沿着磁性材料的周边延伸。
示例13包括示例10至12中的任一项的所有特征，其中，金属化层包括多层堆叠体，该多层堆叠体包括在第二金属上的第一金属，该第二金属具有比第一金属高的磁导率。
示例14是一种制造集成电路(IC)封装衬底的方法，该方法包括：形成嵌入在电介质材料内的一个或多个金属化层，金属化层中的至少一个已经被图案化为初始金属特征；形成穿过电介质材料的开口，该开口暴露初始金属特征的一部分；在初始金属特征的该部分之上施加干膜抗蚀剂；基于干膜抗蚀剂中的图案，将初始金属特征图案化为第一金属特征；将磁性材料沉积到开口中和第一金属特征之上；以及在磁性材料之上形成电介质材料。
示例15包括示例14的所有特征，其中，形成穿过电介质材料的开口包括在初始金属特征上方的电介质中激光钻孔出开口。
示例16包括示例14或15的所有特征，其中，形成嵌入在电介质材料内的一个或多个金属化层包括通过减成-加成工艺形成初始金属特征，并且其中，初始金属特征的一个或多个侧壁具有相对于初始金属特征的平面的10°或更小的坡度。
示例17包括示例14至16中任一项的所有特征，其中，将初始金属特征图案化为第一金属特征包括从初始金属特征减成去除金属，并且其中，第一金属特征的一个或多个侧壁具有相对于初始金属特征的平面的在45°和85°之间的坡度。
示例18包括示例14至17中任一项的所有特征，其中，第一金属特征包括蛇形迹线，该蛇形迹线包括多个平行迹线以及包围蛇形迹线的环形结构，其中，通过根据干膜抗蚀剂中的图案以湿法金属蚀刻浴减成去除初始金属特征的金属，来形成蛇形迹线和与蛇形迹线相邻的环形结构的侧壁。
示例19包括示例14至18中任一项的所有特征，其中，蛇形迹线的多个平行迹线的侧壁和与蛇形迹线相邻的环形结构的侧壁具有相对于初始金属特征的平面的在45°和85°之间的坡度。
示例20包括示例14至19中任一项的所有特征，其中，初始金属特征是在与开口的底部共面的第一导电层中的第一初始金属特征，并且第二初始特征在电介质材料上的第二导电层中且在第一导电层之上，并且其中，通过从第二初始金属特征减成去除金属来与第一金属特征同时形成多个第二金属特征。
示例21包括示例14至20中任一项的所有特征，其中，第一金属特征包括多个平行迹线，其中，多个平行迹线中的平行迹线通过最小间距分隔开，其中，多个第二金属特征通过第二最小间距分隔开，并且其中，第一最小间距与第二最小间距基本相同。
示例22包括示例14至18中任一项的所有特征，还包括通过减成-加成工艺在与磁性材料相邻的电介质材料之上形成多个第二金属特征，其中，通过将金属沉积到图案化到光刻胶中或电介质材料中的开口中来形成多个第二金属特征。
示例23包括示例14至22中任一项的所有特征，其中，多个平行迹线的侧壁通过第一最小间距分隔开，并且多个第二金属特征的侧壁通过第二最小间距分隔开，并且其中，第一最小间距大于第二最小间距。
示例24包括示例14至23中任一项的所有特征，其中，将磁性材料沉积到开口中包括：在第一电介质之上层合磁性箔；在磁性箔之上形成第二电介质；以及在磁性箔之上的第二电介质中形成开口以暴露磁性箔的一部分。
示例25包括示例14至23中任一项的所有特征，其中，铜箔在磁性箔之上并接合到磁性箔，其中，磁性箔包括第一磁性材料，其中，同时对铜箔和磁性箔进行图案化以形成包括多个平行迹线的蛇形迹线，该蛇形迹线具有包括第一磁性材料的第一层和在第一层之上的包括铜的第二层，并且其中，第二磁性材料沉积在多个平行迹线之上，并且其中，第二层中的铜由第一层中的第一磁性材料和铜之上的第二磁性材料包封。
提交摘要时应理解，摘要将不被用于限制权利要求的范围或含义。因此，以下权利要求被并入具体实施方式中，其中每个权利要求本身作为单独的实施例。

Claims (21)

1.一种集成电路(IC)封装衬底，包括：
磁性材料，所述磁性材料嵌入在电介质材料内，其中，所述电介质材料的第一层在所述磁性材料下方；以及
金属化层，所述金属化层包括嵌入在所述磁性材料内的第一金属特征、以及在所述磁性材料和所述电介质材料的界面处的第二金属特征，所述第二金属特征具有与所述电介质材料的第二层接触的第一侧壁和与所述磁性材料接触的第二侧壁。
2.根据权利要求1所述的IC封装衬底，其中，所述第二金属特征完全包围所述第一金属特征，并且沿着所述磁性材料的周边延伸。
3.根据权利要求1-2中的任一项所述的IC封装衬底，其中，所述金属化层包括多层材料堆叠体，所述多层材料堆叠体包括在第二金属上的第一金属，所述第二金属具有比所述第一金属高的磁导率。
4.根据权利要求1-2中的任一项所述的IC封装衬底，其中，所述金属化层还包括第三金属特征，所述第三金属特征嵌入在所述电介质材料的与磁性材料的侧壁横向相邻的所述第二层内，并且其中，所述第三金属特征的侧壁具有比所述第二金属特征少的横向底切。
5.根据权利要求4所述的IC封装衬底，其中：
所述第二金属特征是嵌入在所述磁性材料内的多个第二金属特征中的一个；
所述第三金属特征是嵌入在电介质材料的所述第二层内的多个第三金属特征中的一个；并且
所述第二金属特征具有第一间距；
所述第三金属特征具有第二间距；并且
所述第二间距小于所述第一间距。
6.根据权利要求4所述的IC封装衬底，其中，所述第二金属特征具有比所述第三金属特征大的厚度。
7.根据权利要求1-2中的任一项所述的IC封装衬底，其中，所述第一侧壁具有比所述第二侧壁少的横向底切。
8.根据权利要求1-2中的任一项所述的IC封装衬底，其中，所述磁性材料的所述侧壁具有相对于所述金属化层的平面的至少45°的坡度。
9.根据权利要求1-2中的任一项所述的IC封装衬底，其中：
所述金属化层是上部金属化层；
所述衬底还包括下部金属化层；
所述下部金属化层包括在所述磁性材料的底部与所述电介质材料的所述第一层之间的下部金属特征；并且
所述下部金属特征具有的面积大于所述磁性材料的与所述下部金属特征接触的面积。
10.一种集成电路(IC)封装组件，包括：
电源，所述电源附接到主机电路板；
IC管芯，所述IC管芯通过嵌入在IC封装衬底内的电感器电耦合到所述主机电路板，其中，所述IC封装衬底还包括：
磁性材料，所述磁性材料嵌入在电介质材料内，其中，所述电介质材料的第一层在所述磁性材料下方；以及
金属化层，所述金属化层包括嵌入在所述磁性材料内的所述电感器的元件、以及在所述磁性材料和所述电介质材料的界面处的金属特征，所述金属特征具有与所述电介质材料的第二层接触的第一侧壁和与所述磁性材料接触的第二侧壁。
11.根据权利要求10所述的IC封装组件，其中，所述电感器具有平面架构，所述平面架构包括嵌入在所述磁性材料内的蛇形结构。
12.根据权利要求10-11中的任一项所述的IC封装组件，其中，所述金属特征完全包围所述电感器的所述元件，并且沿着所述磁性材料的周边延伸。
13.根据权利要求10-11中的任一项所述的IC封装，其中，所述金属化层包括多层材料堆叠体，所述多层材料堆叠体包括在第二金属上的第一金属，所述第二金属具有比所述第一金属高的磁导率。
14.一种制造集成电路(IC)封装衬底的方法，所述方法包括：
在电介质材料的第一层之上形成一个或多个金属化层；
将所述金属化层中的至少一个图案化为初始金属特征；
在所述初始金属特征之上形成电介质材料的第二层；
形成穿过电介质材料的所述第二层的开口，所述开口暴露初始金属特征的一部分；
在所述初始金属特征的所述部分之上施加干膜抗蚀剂；
基于所述干膜抗蚀剂中的图案，将所述初始金属特征图案化为第一金属特征；
将磁性材料沉积到所述开口中和所述第一金属特征之上；以及
在所述磁性材料之上形成额外的电介质材料。
15.根据权利要求14所述的方法，其中，形成穿过所述电介质材料的所述第二层的开口包括在所述初始金属特征上方的电介质材料的所述第二层中激光钻孔出开口。
16.根据权利要求14所述的方法，其中，形成嵌入在电介质材料内的所述一个或多个金属化层包括通过半加成工艺(SAP)形成所述初始金属特征，并且其中，所述初始金属特征的一个或多个侧壁具有相对于所述初始金属特征的所述平面的10°或更小的坡度。
17.根据权利要求14-16中的任一项所述的方法，其中，将所述初始金属特征图案化为所述第一金属特征包括从所述初始金属特征减成去除金属，并且其中，所述第一金属特征的一个或多个侧壁具有相对于所述初始金属特征的所述平面的在45°和85°之间的坡度。
18.根据权利要求14-16中的任一项所述的方法，其中，所述第一金属特征包括蛇形迹线，所述蛇形迹线包括多个平行迹线和包围所述蛇形迹线的环形结构，其中，通过根据所述干膜抗蚀剂中的所述图案以湿法金属蚀刻浴减成去除初始金属特征的金属，来形成所述蛇形迹线和与所述蛇形迹线相邻的所述环形结构的侧壁。
19.根据权利要求18所述的方法，其中，所述蛇形迹线的所述多个平行迹线的侧壁和与所述蛇形迹线相邻的所述环形结构的所述侧壁具有相对于所述初始金属特征的所述平面的在45°和85°之间的坡度。
20.根据权利要求19所述的方法，其中，所述初始金属特征是在与所述开口的所述底部共面的第一导电层中的第一初始金属特征，并且第二初始特征在所述第二电介质材料层上的第二导电层中且在所述第一导电层之上，并且其中，通过从所述第二初始金属特征减成去除金属，来与所述第一金属特征同时形成多个第二金属特征。
21.根据权利要求20所述的方法，其中，所述第一金属特征包括多个平行迹线，其中，所述多个平行迹线中的平行迹线通过最小间距分隔开，其中，所述多个第二金属特征通过第二最小间距分隔开，并且其中，所述第一最小间距与所述第二最小间距基本相同。
CN202011470117.8A 2020-02-28 2020-12-14 Ic封装中的平面内电感器 Pending CN113327909A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/804,317 2020-02-28
US16/804,317 US20210273036A1 (en) 2020-02-28 2020-02-28 In-plane inductors in ic packages

Publications (1)

Publication Number Publication Date
CN113327909A true CN113327909A (zh) 2021-08-31

Family

ID=77271408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011470117.8A Pending CN113327909A (zh) 2020-02-28 2020-12-14 Ic封装中的平面内电感器

Country Status (5)

Country Link
US (1) US20210273036A1 (zh)
JP (1) JP2021141311A (zh)
KR (1) KR20210110174A (zh)
CN (1) CN113327909A (zh)
DE (1) DE102020132374A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115103509A (zh) * 2022-05-06 2022-09-23 珠海越亚半导体股份有限公司 一体电感嵌埋基板及其制作方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11443892B2 (en) * 2018-06-27 2022-09-13 Intel Corporation Substrate assembly with encapsulated magnetic feature
US20220028770A1 (en) * 2020-07-24 2022-01-27 Texas Instruments Incorporated Semiconductor device with a power converter module
US20230090759A1 (en) * 2021-09-23 2023-03-23 Intel Corporation Localized high permeability magnetic regions in glass patch for enhanced power delivery
US20230167234A1 (en) * 2021-12-01 2023-06-01 Ticona Llc Plateable Polymer Composition
WO2023101853A1 (en) * 2021-12-01 2023-06-08 Ticona Llc Plateable polymer composition for use at high frequencies
US20230187386A1 (en) * 2021-12-14 2023-06-15 Intel Corporation Microelectronic assemblies with glass substrates and planar inductors

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396122B1 (en) * 2000-09-08 2002-05-28 Newport Fab, Llc Method for fabricating on-chip inductors and related structure
US7986023B2 (en) * 2007-09-17 2011-07-26 Infineon Technologies Ag Semiconductor device with inductor
US8664745B2 (en) * 2010-07-20 2014-03-04 Triune Ip Llc Integrated inductor
US8535544B2 (en) * 2010-07-26 2013-09-17 International Business Machines Corporation Structure and method to form nanopore
US9496213B2 (en) * 2015-02-05 2016-11-15 Qualcomm Incorporated Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate
US10177107B2 (en) * 2016-08-01 2019-01-08 Xilinx, Inc. Heterogeneous ball pattern package
US9735224B1 (en) * 2016-10-11 2017-08-15 International Business Machines Corporation Patterning magnetic films using self-stop electro-etching
US11450471B2 (en) * 2018-03-28 2022-09-20 Intel Corporation Methods to selectively embed magnetic materials in substrate and corresponding structures
KR102524812B1 (ko) * 2018-11-06 2023-04-24 삼성전자주식회사 반도체 패키지
US20200411317A1 (en) * 2019-06-26 2020-12-31 Intel Corporation Integrated circuit package assemblies with high-aspect ratio metallization features

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115103509A (zh) * 2022-05-06 2022-09-23 珠海越亚半导体股份有限公司 一体电感嵌埋基板及其制作方法

Also Published As

Publication number Publication date
DE102020132374A1 (de) 2021-09-02
JP2021141311A (ja) 2021-09-16
KR20210110174A (ko) 2021-09-07
US20210273036A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
US20210273036A1 (en) In-plane inductors in ic packages
EP1356520B1 (en) Microelectronic substrate with integrated devices
KR101863462B1 (ko) 범프리스 빌드업 층을 위한 범프리스 다이 패키지 인터페이스
US9536864B2 (en) Package structure and its fabrication method
KR101588312B1 (ko) 적층 상호접속 구조들을 구비한 브리지 상호접속부
US10085341B2 (en) Direct chip attach using embedded traces
US20220384365A1 (en) Innovative fan-out panel level package (foplp) warpage control
US20200266184A1 (en) Patch accomodating embedded dies having different thicknesses
US20130234283A1 (en) Semiconductor Packages and Methods of Forming The Same
US9466578B2 (en) Substrate comprising improved via pad placement in bump area
CN111816569B (zh) 封装框架及其制作方法和基板
US11908821B2 (en) Sacrificial dielectric for lithographic via formation to enable via scaling in high density interconnect packaging
CN104392937A (zh) 增加bbul封装中的i/o密度和降低层数的方法
KR20120120789A (ko) 인쇄회로기판의 제조방법
CN116264204A (zh) 具有包括开口和穿玻璃过孔的玻璃芯的中介层
CN112382575B (zh) 一种用于5g设备的半导体存储封装及其制备方法
US20190067178A1 (en) Fine pitch and spacing interconnects with reserve interconnect portion
CN115939082A (zh) 用于增强功率递送的玻璃贴片中的局部高磁导率磁性区域
CN118039582A (zh) 高散热嵌埋基板制作方法
KR20100126991A (ko) 능동 및 수동 소자를 내장한 플렉시블 인쇄회로기판 및 그 제조방법
JP2008305952A (ja) 高密度細線実装構造及びその製造方法
JP2008305976A (ja) 高密度細線実装構造及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination