CN115103509A - 一体电感嵌埋基板及其制作方法 - Google Patents

一体电感嵌埋基板及其制作方法 Download PDF

Info

Publication number
CN115103509A
CN115103509A CN202210490230.5A CN202210490230A CN115103509A CN 115103509 A CN115103509 A CN 115103509A CN 202210490230 A CN202210490230 A CN 202210490230A CN 115103509 A CN115103509 A CN 115103509A
Authority
CN
China
Prior art keywords
layer
dielectric layer
opening
substrate
arranging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210490230.5A
Other languages
English (en)
Inventor
陈先明
徐小伟
黄聚尘
黄本霞
黄高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202210490230.5A priority Critical patent/CN115103509A/zh
Publication of CN115103509A publication Critical patent/CN115103509A/zh
Priority to TW112103987A priority patent/TWI823768B/zh
Priority to US18/175,527 priority patent/US20230361058A1/en
Priority to JP2023029581A priority patent/JP2023165609A/ja
Priority to KR1020230028634A priority patent/KR20230156646A/ko
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种一体电感嵌埋基板及其制作方法，涉及半导体封装技术领域。该方法包括以下步骤：提供承载板；在承载板的表面制作第一导通铜柱；在承载板的表面设置第一介质层，并使第一介质层覆盖第一导通铜柱；对第一介质层进行开口，形成第一开口；在第一开口的位置处填充磁性材料；对第一介质层进行研磨，以使第一导通铜柱的表面和磁性材料的表面均与第一介质层的表面齐平；去除承载板，并蚀刻第一介质层表面的金属层，形成封装基板；在封装基板的上表面和下表面设置第一线路层；在封装基板的上表面和下表面设置阻焊层，并对阻焊层开窗，形成与第一线路层相对应的窗口。根据本发明实施例的一体电感嵌埋基板的制作方法，有利于提高良品率。

Description

一体电感嵌埋基板及其制作方法
技术领域
本发明涉及半导体封装技术领域，尤其是涉及一种一体电感嵌埋基板及其制作方法。
背景技术
传统的一体电感的制作工艺，是绕制成品线圈植入磁腔内，并用磁性材料填充磁腔，固化后磁性材料与线圈形成一体电感，具体可参考中国专利CN105989988B。但是这种制作工艺，线圈放置与磁腔制作对位尺寸公差叠加后较大，无法实现小型化；而且，线圈导出与基板布线导通连接对位的难度较大，最终导致良率较低。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出了一种一体电感嵌埋基板及其制作方法，能够减少制程尺寸叠加公差，有利于小型化。
一方面，根据本发明实施例的一体电感嵌埋基板的制作方法，包括以下步骤：
提供承载板；其中，所述承载板的表面设置有金属层；
在所述承载板的表面设置第一导通铜柱；
在所述承载板的表面设置第一介质层，并使所述第一介质层覆盖所述第一导通铜柱；
对所述第一介质层进行开口，形成第一开口；
在所述第一开口的位置处填充磁性材料；
对所述第一介质层进行研磨，以使所述第一导通铜柱的表面和所述磁性材料的表面均与所述第一介质层的表面齐平；
去除所述承载板，并蚀刻所述第一介质层表面的所述金属层，形成封装基板；
在所述封装基板的上表面和下表面设置第一线路层；
在所述封装基板的上表面和下表面设置阻焊层，并对所述阻焊层开窗，形成与所述第一线路层相对应的窗口。
根据本发明的一些实施例，所述金属层包括层叠设置的第一铜层、第二铜层和蚀刻阻挡层；其中，所述第一铜层和所述第二铜层能够通过物理方式相互分离。
根据本发明的一些实施例，所述去除所述承载板，并蚀刻所述第一介质层表面的所述金属层，形成封装基板，包括以下步骤：
将所述第一铜层和所述第二铜层分离，去除所述承载板；
蚀刻所述第一介质层表面的所述第二铜层和所述蚀刻阻挡层，形成所述封装基板。
根据本发明的一些实施例，所述去除所述承载板，并蚀刻所述第一介质层表面的所述金属层，形成封装基板的步骤之前，还包括以下步骤：
在所述第一介质层的表面设置第二线路层，所述第二线路层与所述第一导通铜柱相导通；
在所述第二线路层上设置第二导通铜柱；
在所述第一介质层的表面设置第二介质层，并使所述第二介质层覆盖所述第二导通铜柱；
对所述第二介质层进行开口，形成第二开口；
在所述第二开口的位置处填充所述磁性材料；
对所述第二介质层进行研磨，以使所述第二导通铜柱的表面和所述磁性材料的表面均与所述第二介质层的表面齐平；
重复上述步骤，形成多层介质层。
根据本发明的一些实施例，所述在所述第一介质层的表面设置第二线路层，所述第二线路层与所述第一导通铜柱相导通，包括以下步骤：
在所述第一介质层的表面设置第一种子层；
在所述第一种子层的表面设置第一光阻层；
对所述第一光阻层进行曝光和显影，形成第三开口；
在所述第三开口的位置处电镀形成所述第二线路层；所述第二线路层与所述第一导通铜柱相导通。
根据本发明的一些实施例，所述在所述承载板的表面设置第一导通铜柱，包括以下步骤：
在所述承载板的表面设置第二光阻层；
对所述第二光阻层进行曝光和显影，形成第四开口；
在所述第四开口的位置处电镀形成所述第一导通铜柱；
褪去所述第二光阻层。
根据本发明的一些实施例，所述第一介质层采用感光材料；所述对所述第一介质层进行开口，形成第一开口，包括以下步骤：
对所述第一介质层进行曝光和显影，形成所述第一开口。
另一方面，根据本发明实施例的一体电感嵌埋基板，通过本发明上述实施例所述的一体电感嵌埋基板的制作方法制备得到。
根据本发明的一些实施例，一体电感嵌埋基板包括：封装基板，包括至少一层介质层，所述介质层的内部设置有贯穿所述介质层的导通铜柱和磁性材料；第一线路层，设置于所述封装基板的上表面和下表面，所述第一线路层与所述导通铜柱相导通；阻焊层，设置于所述封装基板的上表面和下表面，且所述组焊层上对应所述第一线路层的位置处设置有窗口。
根据本发明的一些实施例，所述封装基板包括多层所述介质层，每相邻两层所述介质层的所述导通铜柱之间设置有第二线路层。
本发明实施例的一体电感嵌埋基板及其制作方法，至少具有以下有益效果：封装基板内部的磁性材料、导通铜柱和线路层形成一体电感结构，直接在制作基板的过程中形成嵌埋在基板内部的一体电感，而无需像传统的方式一样，先是制作磁腔，再将成品线圈放置在磁腔里面，从而减少了制程尺寸叠加公差，缩短了制程周期；而且，一体电感与基板布线和介质同步制作，提升了电感导电线圈与基板布线对位的精度，提升产品良率，降低了成本，并且可使电感设计尺寸更灵活、尺寸更小，从而实现小型化。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的一体电感嵌埋基板的制作方法的步骤流程图；
图2为本发明实施例的承载板的结构示意图；
图3和图4为在承载板上制作第一导通铜柱的过程对应的结构示意图；
图5为在承载板上设置第一介质层，并在第一介质层上形成第一开口后的结构示意图；
图6为在第一开口的位置处填充磁性材料后的结构示意图；
图7为对第一介质层进行研磨后的结构示意图；
图8为在第一介质层的表面设置第二线路层后的结构示意图；
图9为在第二线路层上设置第二导通铜柱后的结构示意图；
图10为褪去第一光阻层和第三光阻层后的结构示意图；
图11为在承载板上设置三层介质层后的结构示意图；
图12为承载板与封装基板分离后的结构示意图；
图13为本发明实施例的一体电感嵌埋基板的结构示意图；
图14为本发明另一种实施例的一体电感嵌埋基板的结构示意图；
附图标记：
承载板100、金属层110、第一铜层111、第二铜层112、蚀刻阻挡层113、第二光阻层200、第四开口300、第一导通铜柱400、第一介质层500、第一开口600、磁性材料700、第一种子层800、第一光阻层900、第二线路层1000、第三光阻层1100、第二导通铜柱1200、第二介质层1300、第三介质层1400、封装基板1500、第一线路层1600、阻焊层1700、窗口1800。
具体实施方式
本部分将详细描述本发明的具体实施例，本发明之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本发明的每个技术特征和整体技术方案，但其不能理解为对本发明保护范围的限制。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
一方面，如图1所示，根据本发明实施例的一体电感嵌埋基板的制作方法，包括以下步骤：
步骤S100：提供承载板100；其中，承载板100的表面设置有金属层110。
具体的，如图2所示，在本示例中，承载板100的上表面设置有金属层110；需要说明的是，承载板100的下表面也可以设置有金属层110，在本申请中，为了方便描述，仅以承载板100的上表面设置有金属层110为例进行描述。更具体的，在本发明的一些实施例中，金属层110包括依次层叠设置在承载板100表面的第一铜层111、第二铜层112和蚀刻阻挡层113；其中，第一铜层111和第二铜层112能够通过物理方式相互结合和分离。蚀刻阻挡层113一般可以采用金属镍或是其它抗蚀刻金属材料，用于后期在蚀刻第二铜层120时防止过度蚀刻。
步骤S200：在承载板100的表面设置第一导通铜柱400。
具体的，在本发明的一些实施例中，为了在承载板100的表面设置第一导通铜柱400，如图3至图4所示，包括以下四个步骤：
在承载板100的表面设置第二光阻层200；
对第二光阻层200进行曝光和显影，形成第四开口300；
在第四开口300的位置处电镀形成第一导通铜柱400；
褪去第二光阻层200。
其中，可以采用贴膜的方式在承载板100的表面设置第二光阻层200，然后对第二光阻层200进行曝光、显影形成第四开口300；随后，通过填孔电镀的方式，在第四开口300的位置处形成第一导通铜柱400。
步骤S300：在承载板100的表面设置第一介质层500，并使第一介质层500覆盖第一导通铜柱400，如图5所示。
步骤S400：对第一介质层500进行开口，形成第一开口600，如图5所示。
具体的，在本发明的一些实施例中，为了对第一介质层500进行开口，第一介质层500可以采用PID(Photo-Imageable Dielectric，感光电介质)感光材料，第一介质层500通过涂覆或者压合的方式设置在承载板100的表面。然后，对第一介质层500进行曝光和显影，形成第一开口600。
步骤S500：在第一开口600的位置处填充磁性材料700，如图6所示。
步骤S600：对第一介质层500进行研磨，以使第一导通铜柱400的表面和磁性材料700的表面均与第一介质层500的表面齐平，如图7所示。
其中，可以采用机械研磨的方式，对第一介质层500进行研磨，使得第一导通铜柱400和磁性材料700的表面均可以漏出第一介质层500的表面。
需要说明的是，到这一步为止，便可以对第一介质层500和承载板100进行分板，然后进行后续的线路制作，形成一体电感嵌埋基板。但是，在实际应用中，为了满足实际的结构需求，还可以在第一介质层500上继续进行增层制作，形成多层介质层后，再进行分板。为了在第一介质层500上继续增加介质层，包括以下步骤：
在第一介质层500的表面设置第二线路层1000，第二线路层1000与第一导通铜柱400相导通，如图8所示；
在第二线路层1000上设置第二导通铜柱1200，如图9所示；
在第一介质层500的表面设置第二介质层1300，并使第二介质层1300覆盖第二导通铜柱1200，如图10和图11所示；
对第二介质层1300进行开口，形成第二开口(图未示)；
在第二开口的位置处填充磁性材料700；
对第二介质层1300进行研磨，以使第二导通铜柱1200的表面和磁性材料700的表面均与第二介质层1300的表面齐平；
如需要继续增层，便可以重复上述步骤，从而形成多层介质层。
其中，为了在第一介质层500的表面设置第二线路层1000，如图8所示，可以采用以下步骤：
在第一介质层500的表面设置第一种子层800；
在第一种子层800的表面设置第一光阻层900；
对第一光阻层900进行曝光和显影，形成第三开口(图未示)；
在第三开口的位置处电镀形成第二线路层1000；第二线路层1000与第一导通铜柱400相导通。
而为了在第二线路层1000上设置第二导通铜柱1200，如图9所示，可以采用以下步骤：
在第一光阻层900上设置第三光阻层1100；
对第三光阻层1100进行曝光和显影，形成第五开口(图未示)；
在第五开口的位置处电镀形成第二导通铜柱1200；第二导通铜柱1200与第二线路层1000相导通；
褪去第一光阻层900和第三光阻层1100，如图10所示。
在制作完第二介质层1300后，可以根据实际需要，继续在第二介质层1300上制作第三介质层1400，甚至是更多层介质层。
步骤S700：去除承载板100，并蚀刻第一介质层500表面的金属层110，形成封装基板1500。
具体的，如图12所示，在完成一层或多层介质层的制作后，通过物理剥离的方式，将第一铜层111和第二铜层112分离，从而去除承载板100；然后，蚀刻掉第一介质层500下表面的第二铜层112和蚀刻阻挡层130，从而形成封装基板1500。其中，蚀刻阻挡层130起到防止过度蚀刻，保护第一导通铜柱400的作用。封装基板1500内部的磁性材料700、导通铜柱和线路层形成一体电感结构。
步骤S800：在封装基板1500的上表面和下表面设置第一线路层1600，如图13所示。
其中，为了制作第一线路层1600，可以先在封装基板1500的上表面和下表面溅射一层钛铜，作为种子层；然后，通过贴膜、曝光、显影和电镀的操作，在种子层上形成第一线路层1600，然后褪膜并蚀刻掉暴露出来的多余的种子层。
步骤S900：在封装基板1500的上表面和下表面设置阻焊层1700，并对阻焊层1700开窗，形成与第一线路层1600相对应的窗口1800，如图13所示。
具体的，阻焊层1700可以通过丝印的方式设置在封装基板1500上，然后对阻焊层1700进行曝光和显影，形成与第一线路层1600相对应的窗口1800，窗口1800可以作为焊盘。
如图13所示，通过上述的制作方法，最终便能形成将一体电感嵌埋在基板内部的结构，封装基板1500内部的磁性材料700、导通铜柱和线路层形成一体电感结构。如图14所示，基板内部嵌埋的一体电感，也可以是2个，甚至更多个；也就是说，通过上述的制作方法，可在基板内部或表面布线实现多个互连的一体电感。
由此可见，根据本发明实施例的一体电感嵌埋基板的制作方法，直接在制作基板的过程中形成嵌埋在基板内部的一体电感，而无需像传统的方式一样，先是制作磁腔，再将成品线圈放置在磁腔里面，从而减少了制程尺寸叠加公差，缩短了制程周期；而且，一体电感与基板布线和介质同步制作，提升了电感导电线圈与基板布线对位的精度，提升产品良率，降低了成本，并且可使电感设计尺寸更灵活、尺寸更小，从而实现小型化。
另一方面，根据本发明实施例的一体电感嵌埋基板，通过本发明上述实施例所述的一体电感嵌埋基板的制作方法制备而成。
另一方面，根据本发明实施例的一体电感嵌埋基板，如图13所示，包括封装基板1500、第一线路层1600和阻焊层1700；其中，封装基板1500包括至少一层介质层(例如图中的第一介质层500、第二介质层1300和第三介质层1400等)，介质层的内部设置有贯穿介质层的导通铜柱和磁性材料700；第一线路层1600设置于封装基板1500的上表面和下表面，第一线路层1600与导通铜柱相导通；阻焊层1700设置于封装基板1500的上表面和下表面，且组焊层1700上对应第一线路层1600的位置处设置有窗口1800。
根据本发明的一些实施例，封装基板1500包括多层介质层，每相邻两层介质层的导通铜柱之间设置有第二线路层1000。
根据本发明实施例的一体电感嵌埋基板，其通过采用上述的一体电感嵌埋基板的制作方法，直接在制作基板的过程中形成嵌埋在基板内部的一体电感，而无需像传统的方式一样，先是制作磁腔，再将成品线圈放置在磁腔里面，从而减少了制程尺寸叠加公差，缩短了制程周期；而且，一体电感与基板布线和介质同步制作，提升了电感导电线圈与基板布线对位的精度，提升产品良率，降低了成本，并且可使电感设计尺寸更灵活、尺寸更小，从而实现小型化。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (10)

1.一种一体电感嵌埋基板的制作方法，其特征在于，包括以下步骤：
提供承载板；其中，所述承载板的表面设置有金属层；
在所述承载板的表面设置第一导通铜柱；
在所述承载板的表面设置第一介质层，并使所述第一介质层覆盖所述第一导通铜柱；
对所述第一介质层进行开口，形成第一开口；
在所述第一开口的位置处填充磁性材料；
对所述第一介质层进行研磨，以使所述第一导通铜柱的表面和所述磁性材料的表面均与所述第一介质层的表面齐平；
去除所述承载板，并蚀刻所述第一介质层表面的所述金属层，形成封装基板；
在所述封装基板的上表面和下表面设置第一线路层；
在所述封装基板的上表面和下表面设置阻焊层，并对所述阻焊层开窗，形成与所述第一线路层相对应的窗口。
2.根据权利要求1所述的一体电感嵌埋基板的制作方法，其特征在于，所述金属层包括层叠设置的第一铜层、第二铜层和蚀刻阻挡层；其中，所述第一铜层和所述第二铜层能够通过物理方式相互分离。
3.根据权利要求2所述的一体电感嵌埋基板的制作方法，其特征在于，所述去除所述承载板，并蚀刻所述第一介质层表面的所述金属层，形成封装基板，包括以下步骤：
将所述第一铜层和所述第二铜层分离，去除所述承载板；
蚀刻所述第一介质层表面的所述第二铜层和所述蚀刻阻挡层，形成所述封装基板。
4.根据权利要求1所述的一体电感嵌埋基板的制作方法，其特征在于，所述去除所述承载板，并蚀刻所述第一介质层表面的所述金属层，形成封装基板的步骤之前，还包括以下步骤：
在所述第一介质层的表面设置第二线路层，所述第二线路层与所述第一导通铜柱相导通；
在所述第二线路层上设置第二导通铜柱；
在所述第一介质层的表面设置第二介质层，并使所述第二介质层覆盖所述第二导通铜柱；
对所述第二介质层进行开口，形成第二开口；
在所述第二开口的位置处填充所述磁性材料；
对所述第二介质层进行研磨，以使所述第二导通铜柱的表面和所述磁性材料的表面均与所述第二介质层的表面齐平；
重复上述步骤，形成多层介质层。
5.根据权利要求4所述的一体电感嵌埋基板的制作方法，其特征在于，所述在所述第一介质层的表面设置第二线路层，所述第二线路层与所述第一导通铜柱相导通，包括以下步骤：
在所述第一介质层的表面设置第一种子层；
在所述第一种子层的表面设置第一光阻层；
对所述第一光阻层进行曝光和显影，形成第三开口；
在所述第三开口的位置处电镀形成所述第二线路层；所述第二线路层与所述第一导通铜柱相导通。
6.根据权利要求1所述的一体电感嵌埋基板的制作方法，其特征在于，所述在所述承载板的表面设置第一导通铜柱，包括以下步骤：
在所述承载板的表面设置第二光阻层；
对所述第二光阻层进行曝光和显影，形成第四开口；
在所述第四开口的位置处电镀形成所述第一导通铜柱；
褪去所述第二光阻层。
7.根据权利要求1所述的一体电感嵌埋基板的制作方法，其特征在于，所述第一介质层采用感光材料；所述对所述第一介质层进行开口，形成第一开口，包括以下步骤：
对所述第一介质层进行曝光和显影，形成所述第一开口。
8.一种一体电感嵌埋基板，其特征在于，通过权利要求1-7任一项所述的一体电感嵌埋基板的制作方法制备得到。
9.根据权利要求8所述的一体电感嵌埋基板，其特征在于，所述一体电感嵌埋基板包括：
封装基板，包括至少一层介质层，所述介质层的内部设置有贯穿所述介质层的导通铜柱和磁性材料；
第一线路层，设置于所述封装基板的上表面和下表面，所述第一线路层与所述导通铜柱相导通；
阻焊层，设置于所述封装基板的上表面和下表面，且所述组焊层上对应所述第一线路层的位置处设置有窗口。
10.根据权利要求9所述的一体电感嵌埋基板，其特征在于，所述封装基板包括多层所述介质层，每相邻两层所述介质层的所述导通铜柱之间设置有第二线路层。
CN202210490230.5A 2022-05-06 2022-05-06 一体电感嵌埋基板及其制作方法 Pending CN115103509A (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210490230.5A CN115103509A (zh) 2022-05-06 2022-05-06 一体电感嵌埋基板及其制作方法
TW112103987A TWI823768B (zh) 2022-05-06 2023-02-04 一體電感嵌埋基板及其製作方法
US18/175,527 US20230361058A1 (en) 2022-05-06 2023-02-27 Substrate embedded with integrated inductor and manufacturing method thereof
JP2023029581A JP2023165609A (ja) 2022-05-06 2023-02-28 一体型インダクタ埋め込み基板及びその製作方法
KR1020230028634A KR20230156646A (ko) 2022-05-06 2023-03-03 몰디드 인덕터 매립 기판 및 그 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210490230.5A CN115103509A (zh) 2022-05-06 2022-05-06 一体电感嵌埋基板及其制作方法

Publications (1)

Publication Number Publication Date
CN115103509A true CN115103509A (zh) 2022-09-23

Family

ID=83287683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210490230.5A Pending CN115103509A (zh) 2022-05-06 2022-05-06 一体电感嵌埋基板及其制作方法

Country Status (5)

Country Link
US (1) US20230361058A1 (zh)
JP (1) JP2023165609A (zh)
KR (1) KR20230156646A (zh)
CN (1) CN115103509A (zh)
TW (1) TWI823768B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111223A (ja) * 2000-09-26 2002-04-12 Otari Kk パターンにインダクタンスを持つプリント配線板
CN101778539A (zh) * 2009-12-23 2010-07-14 深南电路有限公司 一种pcb加工工艺方法
US20160196906A1 (en) * 2015-01-06 2016-07-07 Samsung Electro-Mechanics Co., Ltd. Coil-embedded substrate and method of manufacturing the same
CN112382574A (zh) * 2020-10-29 2021-02-19 珠海越亚半导体股份有限公司 具有埋磁电感结构的封装基板及其制作方法
CN113327909A (zh) * 2020-02-28 2021-08-31 英特尔公司 Ic封装中的平面内电感器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465329A (zh) * 2014-12-18 2015-03-25 江苏长电科技股份有限公司 一种基板内置环形磁芯电感的工艺方法
US9496213B2 (en) * 2015-02-05 2016-11-15 Qualcomm Incorporated Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate
US11404364B2 (en) * 2018-08-22 2022-08-02 Intel Corporation Multi-layer embedded magnetic inductor coil
US11024702B2 (en) * 2019-03-04 2021-06-01 Cyntec Co., Ltd. Stacked electronic structure
CN111554639A (zh) * 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法
CN113053849B (zh) * 2021-03-04 2022-02-15 珠海越亚半导体股份有限公司 集成电感的嵌埋支撑框架、基板及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111223A (ja) * 2000-09-26 2002-04-12 Otari Kk パターンにインダクタンスを持つプリント配線板
CN101778539A (zh) * 2009-12-23 2010-07-14 深南电路有限公司 一种pcb加工工艺方法
US20160196906A1 (en) * 2015-01-06 2016-07-07 Samsung Electro-Mechanics Co., Ltd. Coil-embedded substrate and method of manufacturing the same
CN113327909A (zh) * 2020-02-28 2021-08-31 英特尔公司 Ic封装中的平面内电感器
CN112382574A (zh) * 2020-10-29 2021-02-19 珠海越亚半导体股份有限公司 具有埋磁电感结构的封装基板及其制作方法

Also Published As

Publication number Publication date
US20230361058A1 (en) 2023-11-09
KR20230156646A (ko) 2023-11-14
JP2023165609A (ja) 2023-11-16
TW202345222A (zh) 2023-11-16
TWI823768B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
TWI282261B (en) Multilayer ceramic electronic part, circuit board and method for producing ceramic green sheet used for manufacturing those part and circuit board
US6977348B2 (en) High density laminated substrate structure and manufacture method thereof
US6555913B1 (en) Electronic component having a coil conductor with photosensitive conductive paste
CN100562995C (zh) 层叠封装的底部衬底及其制造方法
KR101832614B1 (ko) 코일 부품 및 그 제조방법
US8633392B2 (en) Circuit board with high-density circuit patterns
CN112382574B (zh) 具有埋磁电感结构的封装基板及其制作方法
CN102214628B (zh) 封装基板及其制造方法
US20060164757A1 (en) Magnetic field sensing device and a fabricating method of the same
CN111816569B (zh) 封装框架及其制作方法和基板
US5200300A (en) Methods for forming high density multi-chip carriers
CN115103509A (zh) 一体电感嵌埋基板及其制作方法
TW201126623A (en) Circuit board and method of manufacturing the same
CN111863627B (zh) 集成无源器件封装结构及其制作方法和基板
KR100726239B1 (ko) 전자소자 내장형 다층 인쇄회로기판 제조방법
JPH0653350A (ja) 多層回路基板及びその製造方法とそれを用いた電子回路モジュール並びに電子回路装置
CN210245482U (zh) 大板扇出型双面天线封装结构
CN116387278A (zh) 嵌埋磁体框架、集成结构及制作方法
JP4577479B2 (ja) 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート
JP3930443B2 (ja) 電子部品製造時に用いられる、内部回路および層間接続材を包含するシートの形成方法
CN116207081A (zh) 一种嵌埋同轴电感的基板及其制作方法
CN112584622A (zh) 薄型线路制作方法
CN117677045A (zh) 电路板的制备方法及电路板
JPH08116150A (ja) 電極配線および抵抗素子の形成方法
JP2001036236A (ja) 多層基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220923

RJ01 Rejection of invention patent application after publication