CN112382574A - 具有埋磁电感结构的封装基板及其制作方法 - Google Patents
具有埋磁电感结构的封装基板及其制作方法 Download PDFInfo
- Publication number
- CN112382574A CN112382574A CN202011182853.3A CN202011182853A CN112382574A CN 112382574 A CN112382574 A CN 112382574A CN 202011182853 A CN202011182853 A CN 202011182853A CN 112382574 A CN112382574 A CN 112382574A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- magnetic
- circuit layer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 64
- 238000005530 etching Methods 0.000 claims abstract description 24
- 229910000679 solder Inorganic materials 0.000 claims abstract description 18
- 230000006698 induction Effects 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 366
- 229910052751 metal Inorganic materials 0.000 claims description 181
- 239000002184 metal Substances 0.000 claims description 181
- 230000008569 process Effects 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 15
- 239000004033 plastic Substances 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 8
- 238000000465 moulding Methods 0.000 claims description 8
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000012546 transfer Methods 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 7
- 238000001465 metallisation Methods 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000003755 preservative agent Substances 0.000 claims description 5
- 230000002335 preservative effect Effects 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims description 4
- BSIDXUHWUKTRQL-UHFFFAOYSA-N nickel palladium Chemical compound [Ni].[Pd] BSIDXUHWUKTRQL-UHFFFAOYSA-N 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 229910052718 tin Inorganic materials 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 239000011135 tin Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000003466 welding Methods 0.000 abstract description 2
- 230000005389 magnetism Effects 0.000 abstract 1
- 238000002360 preparation method Methods 0.000 abstract 1
- 239000012792 core layer Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- -1 ni-pd-au Chemical class 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请公开了一种具有埋磁电感结构的封装基板及其制作方法，该具有埋磁电感结构的封装基板制作方法包括步骤：提供载板，在载板的上依次制作第一结构、第二结构和第三结构并分离载板，在第三结构和第一结构的外表面分别制作第四结构和第五结构，在第四结构和第五结构的外表面形成外部线路层、阻焊层、焊盘和刻蚀开窗；在刻蚀开窗处依次对第四结构、第三结构、第二结构和第一结构进行刻蚀，形成埋磁空腔，在埋磁空腔内埋置磁芯；其中，第二结构和第四结构分别包括电感线路层，电感线路层设置在磁芯周围，与磁芯一起构成埋磁电感结构，本申请相对于现有埋磁电感技术，采用先制作电感线圈和埋磁空腔，后置磁芯形成埋磁电感的方法，降低了工艺难度。
Description
技术领域
本申请涉及半导体封装技术领域，尤其涉及一种具有埋磁电感结构的封装基板及其制作方法。
技术背景
电感是无源器件的一种，在电子电路中是必不可少的元器件。它在电子电路中能起到阻流、变压、耦合及和电容配合用作调谐、滤波、分频等作用。一般来讲，电感器件是独立的器件，需要通过表面贴装于印刷线路板，通过锡膏焊接和有源器件、其他无源器件进行电性连接，但表面贴装造成电感器件贴装的面积过度占据印制电路板的表面。因此，为了解决这一问题，电感器件需要嵌埋到印刷电路板内部，这种集成元件的印制电路板不仅可减小板面铺设元件所占的面积而缩减电子产品的三维尺寸，由于元件内嵌于印制电路板内部可以缩小电信号传输的最小距离，还可以最大程度地消除印制电路信号的衰减问题从而提高信号传输的完整性。
为了在封装基板上集成电感器件，主要方法是在封装基板的制造过程中，形成电感线圈结构，并且为了进一步提高电感的感值，在封装基板制作过程中加入磁芯层到电感线圈中，提升电感感值密度。
制作磁芯层的方法主要包括磁芯层沉积和刻蚀图形，磁芯层的沉积方法包括电镀沉积和磁控溅射沉积，电镀软磁材料制作磁芯薄膜是一种成本较低的方法，适合较大横截面的微电感的制作，但该方法只适用于导电的软磁材料的制作。磁控溅射沉积磁芯薄膜的速率较低，而且当磁控溅射磁芯薄膜的厚度超过4μm，磁芯层内部就会产生很大的应力，这将为后面实现磁芯薄膜图形化的蚀刻工艺带来挑战。而对磁芯层的刻蚀方法包括干法刻蚀和湿法刻蚀两种，干法刻蚀经常会消耗大量时间导致基底长时间处于热环境，并且会导致磁性薄膜性能的退化，而湿法刻蚀则会产生严重的截槽问题。
申请内容
本申请旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本申请提出一种具有埋磁电感结构的封装基板及其制作方法，相对于现有埋磁技术，采用先制作电感线圈和埋磁空腔，后置磁芯形成埋磁电感结构的方法，大大降低了制作工艺难度。以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。所述技术方案如下：
第一方面，本申请实施例提供一种具有埋磁电感结构的封装基板的制作方法，包括以下步骤：
提供载板，所述载板为对称结构；
在所述载板的上表面和/或下表面通过第一工艺流程形成第一结构，所述第一结构包括第一金属柱和第一介质层，所述第一金属柱间隔设置在所述第一介质层中，并与所述第一介质层表面齐平；
在所述第一结构表面再次通过第一工艺流程依次形成第二结构和第三结构，所述第二结构包括第一线路层、第二金属柱和第二介质层，所述第三结构包括第二线路层、第三金属柱和第三介质层；
分离所述载板，在所述第三结构和所述第一结构的外表面通过第一工艺流程分别形成第四结构和第五结构，所述第四结构与所述第三结构连接，包括第三线路层、第四金属柱和第四介质层，所述第五结构与所述第一结构连接，包括第四线路层、第五金属柱和第五介质层；
分别在所述第四结构和所述第五结构的外表面通过第二工艺流程形成外部线路层、阻焊层、焊盘和刻蚀开窗；
在所述刻蚀开窗处依次对第四结构、第三结构、第二结构和第一结构进行刻蚀，形成埋磁空腔，在所述埋磁空腔内埋置磁芯和填充塑封层；
其中，所述第一线路层、所述第二线路层、所述第三线路层、所述第四线路层和所述外部线路层通过所述第一金属柱、所述第二金属柱、所述第三金属柱、所述第四金属柱和所述第五金属柱电连通，所述第一线路层和所述第三线路层为电感线路层，所述二线路层和所述第四线路层为连通线路层。
根据本申请第一方面实施例的具有埋磁电感结构的封装基板的制作方法，至少具有以下有益效果：第一方面，本申请的具有埋磁电感封装基板结构采用先预制电感后埋置磁芯的方式，操作简单方便，易于实现量产化，第二方面，相对于传统制作埋芯的工艺，通过埋磁空腔埋置磁芯，减少了埋芯制作环节中出现的缺陷，提高了封装基板的成品良率；第三方面，本申请的具有埋磁电感结构的封装基板的制作方法可与现有的半导体工艺相兼容，节省了生产成本。
可选地，在本申请的一个实施例中，所述第一工艺流程包括图形转移、沉积金属和层压打磨介质。
可选地，在本申请的一个实施例中，所述第二工艺流程包括图形转移、沉积金属和涂覆印刷。
可选地，在本申请的一个实施例中，所述沉积金属包括以下之一：
沉积金属图形层；
依次沉积金属种子层和金属图形层。
可选地，在本申请的一个实施例中，所述金属图形层材料包括金属铜；所述金属种子层材料包括金属钛或金属铜。
可选地，在本申请的一个实施例中，所述电感线路层为螺旋线路层。
可选地，在本申请的一个实施例中，还包括在所述焊盘表面形成保护层。
可选地，在本申请的一个实施例中，所述保护层材料包括镍金、镍钯金、锡、银或有机保焊膜。
可选地，在本申请的一个实施例中，所述载板的上表面和下表面分别设置有金属层。
可选地，在本申请的一个实施例中，所述载板上表面和下表面设置的金属层包括第一金属层和第二金属层，所述第一金属层与所述第二金属层可通过物理剥离的方式进行分板。
可选地，在本申请的一个实施例中，所述塑封层材料包括聚酰亚胺、味之素增层材料或感光性绝缘材料。
第二方面，本申请实施例提供了一种具有埋磁电感结构的封装基板，包括：
介质层，
内部线路层，设置在介质层中间；
外部线路层，设置在介质层表面；
金属柱，设置在所述介质层中间，与所述内部线路层和所述外部线路层电连通；
埋磁空腔，设置在所述介质层中，贯穿于所述内部线路层之间；
磁芯，设置在所述埋磁空腔内；
塑封层，填充在所述埋磁空腔中，对所述磁芯进行固定；
阻焊层，设置在所述外部线路层表面，所述阻焊层包括焊盘，所述焊盘与所述外部线路层电连通。
根据本申请第二方面实施例的具有埋磁电感结构的封装基板，至少具有以下有益效果：第一方面，本申请的具有埋磁电感结构的封装基板结构采用先预制电感后埋置磁芯的方式，操作简单方便，易于实现量产化；第二方面，本申请的具有埋磁电感结构的封装基板通过埋磁空腔埋置磁芯，减少了埋芯制作环节中出现的缺陷，提高了封装基板的成品良率；第三方面，本申请的具有埋磁电感结构的封装基板的制作方法可与现有的半导体工艺相兼容，节省了生产成本。
可选地，在本申请的一个实施例中，所述介质层包括从下到上依次连接的第五介质层、第一介质层、第二介质层、第三介质层和第四介质层，所述内部线路层包括第一线路层、第二线路层、第三线路层和第四线路层，所述金属柱包括第一金属柱、第二金属柱、第三金属柱、第四金属柱和第五金属柱，所述第一线路层、所述第二线路层、所述第三线路层、所述第四线路层和所述外部线路层通过所述第一金属柱、所述第二金属柱、所述第三金属柱、所述第四金属柱和所述第五金属柱电连通，所述第一线路层和所述第三线路层为电感线路层，所述第二线路层和所述第四线路层为连通线路层。
可选地，在本申请的一个实施例中，所述电感线路层为螺旋线路层，所述磁芯设置在所述螺旋线路层中央。
可选地，在本申请的一个实施例中，所述焊盘表面设置有保护层，所述保护层材料包括镍金、镍钯金、锡、银或有机保焊膜。
可选地，在本申请的一个实施例中，所述塑封层材料包括味之素增层材料或感光性绝缘材料。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1是本申请一个实施例提供的具有埋磁电感结构的封装基板制作方法的步骤流程图；
图2至图8是本申请另一个实施例提供的具有埋磁电感结构的封装基板制作方法步骤对应的截面图；
图9是本申请另一个实施例提供的具有埋磁电感结构的封装基板的截面图；
图10是图9具有埋磁电感结构的封装基板截面图对应的局部三维视图；
图11是本申请另一个实施例提供的采用具有埋磁电感结构的封装基板的封装体的截面图。
附图标记：
载板10、第一金属层11、第二金属层12、第一结构100、第一介质层110、第一金属柱120、第二结构200、第二介质层210、第二金属柱220、第一线路层230、第三结构300、第三介质层310、第三金属柱320、第二线路层330、第四结构400、第四介质层410、第四金属柱420、第三线路层430、第五结构500、第五介质层510、第五金属柱520、第四线路层530、外部线路层600、阻焊层700、焊盘710、保护层711、刻蚀开窗720、埋磁空腔800、磁芯900、塑封层1000。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
本部分将详细描述本申请的具体实施例，本申请之较佳实施例在附图中示出，附图的作用在于用图形补充说明书文字部分的描述，使人能够直观地、形象地理解本申请的每个技术特征和整体技术方案，但其不能理解为对本申请保护范围的限制。
在申请的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
参照图1，本申请的一个实施例提供的一种具有埋磁电感结构的封装基板制作方法包括以下步骤：
S100，提供载板10，载板10为对称结构；S200，在载板10的上表面和/或下表面通过第一工艺流程形成第一结构100，第一结构100包括第一金属柱120和第一介质层110，第一金属柱120间隔设置在第一介质层110中，并与第一介质层110表面齐平；具体地，如图2所示，首先准备一个载板10，载板10包括中间承载体，和对称设置在中间承载体上表面和下表面的初始金属层，其中初始金属层包括第一金属层11和第二金属层12，第一金属层11设置在中间承载体和第二金属层12中间，在后续步骤中可直接将第一金属层11与第二金属层12剥离进行分板；在对称载板10的上表面或者下表面的初始金属层上进行第一工艺流程，具体为，首先进行图形转移工艺，形成金属通孔，在对称载板10的上表面或者下表面的初始金属层上贴附感光干膜，对感光干膜进行曝光和显影，生成金属通孔图案，再进行沉积金属工艺，采用化学气相淀积或者物理溅射等方式在金属通孔图案处形成第一金属柱120，最后进行层压和打磨介质工艺，在第一金属柱120表面层压第一介质层110，使第一介质层110完全覆盖载板10和第一金属柱120，并对第一介质层110进行打磨，使第一介质层110与第一金属柱120表面齐平，完成第一结构100的制作。
需要说明的是，制作工艺以载板10为起始层，载板10为上下对称结构，可以在载板10的上表面和下表面双面进行具有埋磁电感结构的封装基板的制作，也可以在载板10的上表面或者下表面单面进行具有埋磁电感结构的封装基板的制作，在本申请的一些实施例中，优选的，以单面具有埋磁电感结构的封装基板的制作为例进行描述。
S300，在第一结构100表面再次通过第一工艺流程依次形成第二结构200和第三结构300，第二结构200包括第一线路层230、第二金属柱220和第二介质层210，第三结构300包括第二线路层330、第三金属柱320和第三介质层310；具体地，如图3所示，重复两次上述第一工艺流程，在第一结构100上表面依次形成第二结构200和第三结构300，即通过图形转移工艺，包括贴附感光干膜，曝光显影等步骤，在第一结构100表面形成第二金属柱220和第一线路层230的图案，再进行沉积金属工艺，采用化学气相淀积或者物理溅射等方式在第二金属柱220和第一线路层230图案处形成第二金属柱220和第一线路层230，最后进行层压和打磨介质工艺，在第二金属柱220和第一线路层230表面层压第二介质层210，并对第二介质层210进行打磨，使第二介质层210减薄和平坦化，与第二金属柱220表面齐平，完成第二结构200的制作，如图4所示，重复上述步骤，完成第三结构300的制作，第三结构300包括第二线路层330、第三金属柱320和第三介质层310，第二结构200与第三结构300的区别在于，第二线路层330与第一线路层230结构和作用均不相同，如图10所示，第一线路层230在介质层的内部在水平方向呈螺旋状分布，第二线路层330为起到电连接作用的连通线路层，连通线路层根据线路布局关系进行灵活设计。
S400，分离载板10，在第三结构300和第一结构100的外表面通过第一工艺流程分别形成第四结构400和第五结构500，第四结构400与第三结构300连接，包括第三线路层430、第四金属柱420和第四介质层410，第五结构500与第一结构100连接，包括第四线路层530、第五金属柱520和第五介质层510；具体地，如图4所示，将载板10的第一金属层11和第二金属层12通过物理剥离的方式进行分离，从而使载板10与第一结构100分离，分离后，载板10的第二金属层12附着在第一结构100下表面，通过刻蚀工艺，对第二金属层12进行刻蚀，使第一结构100以及第二结构200第三结构300分离成单独的一部分；如图5所示，在第一结构100和第三结构300两个结构的外表面再次通过图形转移、沉积金属和层压工艺流程分别形成第五结构500和第四结构400，其中第四结构400与第三结构300连接，第四结构400包括第三线路层430、第四金属柱420和第四介质层410，而第三线路层430同第一线路层230类型一样，在介质层的内部水平方向上呈螺旋状分布，第五结构500设置在第一结构100的下表面，包括第四线路层530、第五金属柱520和第五介质层510，其中第四线路层530分布在第五介质层510内部，与第二线路层330类型一样，为连通线路层，第四线路层530的两端分别与第一金属柱120和第五金属柱520连接，而第三线路层430两端则与第四金属柱420和第三金属柱320连接，以此类推，在第四线路层530、第一线路层230、第二线路层330、第三线路层430之间分别连接有第一金属柱120、第二金属柱220、第三金属柱320，而第四线路层530和第三线路层430的外部则分别与第五金属柱520和第四金属柱420对应连接。
需要说明的是，各个线路层和金属柱是通过沉积金属工艺形成，沉积金属过程可以只沉积一种金属，形成各层线路层和各层金属柱等金属图形层，例如通过沉积金属铜形成铜线路层和铜金属柱，也可以沉积金属种子层和金属图形层的方式，具体为先沉积金属种子层，再在金属种子层表面继续沉积金属图形层，形成各层线路层和各层金属柱，例如先通过溅射的方式沉积金属钛或者金属铜等一薄层金属种子层，在通过化学气相淀积在金属种子层表面沉积具有一定高度的金属铜层，通过两次沉积工艺形成各个线路层和金属柱可以提高沉积质量和产品的可靠性。
S500，分别在第四结构400和第五结构500的外表面通过第二工艺流程形成外部线路层600、阻焊层700、焊盘710和刻蚀开窗720；具体地，如图6所示，采用第二工艺流程在第四结构400和第五结构500的两个外表面形成外部线路层600、阻焊层700、焊盘710和刻蚀开窗720，第二工艺流程包括图形转移、沉积金属和涂覆印刷，首先在第四结构400和第五结构500两个外表面整面施加金属种子层，再粘附感光干膜，对感光干膜进行曝光显影等处理进行图形转移工艺，形成外部线路层600的图案，进一步电镀沉积或者物理溅射沉积金属，退除感光干膜并蚀刻掉外部线路层600以外区域的金属种子层，形成外部线路层600，进一步的通过涂覆印刷工艺对上述结构的两个外表面施加外层线路阻焊层700，并在外部线路层600对应处预留焊盘710窗口和刻蚀开窗720，焊盘710窗口用于暴露外部线路层，通过焊盘710窗口可实现内部线路层及电路结构与外部器件的封装，刻蚀开窗720用于刻蚀埋磁空腔800，填埋磁芯900，增强电感线路层的电感感值密度。
S600，在刻蚀开窗720处依次对第四结构400、第三结构300、第二结构200和第一结构100进行刻蚀，形成埋磁空腔800，在埋磁空腔800内埋置磁芯900和填充塑封层1000；具体地，如图7所示，对刻蚀开窗720处暴露的第四结构400、第三结构300、第二结构200和第一结构100进行刻蚀，保留第五结构500，形成埋磁空腔800，如图8所示，在埋磁空腔800内埋置磁芯900，如图9所示，最后通过填充塑封层1000将磁芯900固定，形成埋磁电感封装基板。
需要说明的是，形成埋磁空腔800用于埋置磁芯900，增强电感线路层的感值密度，因电感线路层贯穿于分布在不同介质层内，所以需要对相应位置处的结构进行埋磁空腔800制作，使埋磁空腔800被电感线路层包围环绕，埋磁空腔800的大小可根据设计需要的磁芯900大小进行设定，并不局限与第一结构100、第二结构200、第三结构300和第四结构400的区域范围，另外刻蚀开窗720下面对应的结构可以包括金属柱和线路层，也可以不包括金属柱和线路层，包括金属柱和线路层可以在进行各个线路层和金属柱制作过程中同时生成，进一步做金属刻蚀工艺，降低工艺难度，不包括金属柱和线路层则需要通过激光钻孔或其他物理钻孔等方式对各个介质层进行物理钻孔，形成埋磁空腔800，工艺难度相对较大，在本申请的一个实施例中，以包括金属柱和线路层为例进行描述。
需要说明的是，塑封层1000为一种封装材料，可以对埋磁空腔800进行塑封，固定磁芯900，常用的塑封层1000材料包括聚酰亚胺(PI)、味之素增层材料(ABF)和感光性绝缘材料(PID)，本申请不做限定。
在本申请的一些实施例中，进一步的，在暴露的焊盘710窗口处进行金属表面处理，形成保护层711，防止焊盘710窗口处的线路层氧化，降低基板可靠性，保护层711可通过沉积镍钯金、镍金、锡、银等化学稳定的金属，还包括覆盖有机保焊膜进行表面处理。
参照图9，本申请提供了一种具有埋磁电感结构的封装基板，包括介质层，内部线路层，设置在介质层中间；外部线路层600，设置在介质层表面；金属柱，设置在介质层中间，与内部线路层和外部线路层600电连通；埋磁空腔800，设置在介质层中，贯穿于内部线路层之间；磁芯900，设置在埋磁空腔800内；塑封层1000，填充在埋磁空腔800，对磁芯900进行固定；阻焊层700，设置在外部线路层600表面，阻焊层700包括焊盘710，焊盘710与外部线路层600电连通。
在一实施例中，具有埋磁电感结构的封装基板包括介质层、内部线路层、外部线路层600、金属柱、埋磁空腔800、磁芯900、塑封层1000以及阻焊层700，其中，内部线路层、金属柱，埋磁空腔800分布在介质层内部，外部线路层600设置在介质层外部，通过金属柱与内部线路层进行电连通，磁芯900埋置在埋磁空腔800内，通过塑封层1000进行封装固定，内部线路层设置在埋磁空腔800周围，内部线路层与磁芯900构成埋磁电感结构，外部线路层600表面覆盖有用于绝缘的阻焊层700，在阻焊层700设置有焊盘710开窗，焊盘710设置在外部线路层600表面，内部线路层通过金属柱连接至外部线路层600，再进一步通过焊盘710与外部基板或芯片进行电连接。通过埋磁空腔800和内部线路层的分布结构可以实现具有高电感感值密度的嵌埋电感封装基板。
参照图9，在本申请的一些实施例中，介质层包括从下到上依次连接的第五介质层510、第一介质层110、第二介质层210、第三介质层310和第四介质层410，内部线路层包括第一线路层230、第二线路层330、第三线路层430和第四线路层530，金属柱包括第一金属柱120、第二金属柱220、第三金属柱320、第四金属柱420和第五金属柱520，第一线路层230、第二线路层330、第三线路层430、第四线路层530和外部线路层600之间通过第一金属柱120、第二金属柱220、第三金属柱320、第四金属柱420和第五金属柱520电连通，第一线路层230和第三线路层430为电感线路层，第二线路层330和第四线路层530为连通线路层。
参照图9和图10，在本申请的一些实施例中，电感线路层为螺旋线路层。
在一实施例中，介质层包括从下到上依次连接的第五介质层510、第一介质层110、第二介质层210、第三介质层310和第四介质层410，在介质层内部，依次对应分布有第五金属柱520、第一金属柱120、第二金属柱220、第三金属柱320和第四金属柱420，在以上各个金属柱之间对应设置有第四线路层530、第一线路层230、第二线路层330和第三线路层430，其中第一线路层230和第三线路层430为电感线路层，在对应的介质层内水平方向上呈螺旋状分布，将磁芯900环绕包围，第一线路层230和第三线路层430之间通过第二金属柱220、第二线路层330和第三金属柱320进行连通。
参照图9，在本申请的一些实施例中，焊盘710表面设置有保护层711，保护层711材料包括镍金、镍钯金、锡、银或有机保焊膜。
在一实施例中，焊盘710表面为金属线路层，金属线路层在保存和使用过程中容易氧化，因此可在焊盘710表面设置一层保护层711，保护层711可通过沉积镍钯金、镍金、锡、银等化学稳定的金属，还包括覆盖有机保焊膜进行表面处理。
在本申请的一些实施例中，塑封层1000材料包括聚酰亚胺、味之素增层材料或感光性绝缘材料，塑封层1000为一种封装材料，可以对埋磁空腔800进行塑封，固定磁芯900，常用的塑封层1000材料包括味之素增层材料(ABF)和感光性绝缘材料(PID)，感光性绝缘材料(PID)可以是感光性的聚酰亚胺(PI)。
参照图11，本申请提供了一种基于具有埋磁电感结构的封装基板的封装体，芯片或者电子元器件通过焊盘710与具有埋磁电感结构的封装基板进行连接，并最终通过塑封层1000加固塑封，实现芯片与埋磁电感结构的连通。
需要说明的是，电子器件包括但不限于器件、芯片，可以是有源器件也可以是无源器件，可以是独立的芯片或器件，也可以是多颗芯片或者器件的组合，按用途分类可以是不同的功率器件，还可以是射频或逻辑芯片，芯片或器件的种类和数量可根据实际需求按照3D背靠背堆叠多颗芯片的组合，也可以是上下左右单层阵列组合设计。
以上是对本申请的较佳实施进行了具体说明，但本申请并不局限于上述实施方式，熟悉本领域的技术人员在不违背本申请精神的前提下还可作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (16)
1.一种具有埋磁电感结构的封装基板制作方法，其特征在于，包括以下步骤：
提供载板(10)，所述载板(10)为对称结构；
在所述载板(10)的上表面和/或下表面通过第一工艺流程形成第一结构(100)，所述第一结构(100)包括第一金属柱(120)和第一介质层(110)，所述第一金属柱(120)间隔设置在所述第一介质层(110)中，并与所述第一介质层(110)表面齐平；
在所述第一结构(100)表面再次通过第一工艺流程依次形成第二结构(200)和第三结构(300)，所述第二结构(200)包括第一线路层(230)、第二金属柱(220)和第二介质层(210)，所述第三结构(300)包括第二线路层(330)、第三金属柱(320)和第三介质层(310)；
分离所述载板(10)，在所述第三结构(300)和所述第一结构(100)的外表面通过第一工艺流程分别形成第四结构(400)和第五结构(500)，所述第四结构(400)与所述第三结构(300)连接，包括第三线路层(430)、第四金属柱(420)和第四介质层(410)，所述第五结构(500)与所述第一结构(100)连接，包括第四线路层(530)、第五金属柱(520)和第五介质层(510)；
分别在所述第四结构(400)和所述第五结构(500)的外表面通过第二工艺流程形成外部线路层(600)、阻焊层(700)、焊盘(710)和刻蚀开窗(720)；
在所述刻蚀开窗(720)处依次对第四结构(400)、第三结构(300)、第二结构(200)和第一结构(100)进行刻蚀，形成埋磁空腔(800)，在所述埋磁空腔(800)内埋置磁芯(900)和填充塑封层(1000)；
其中，所述第一线路层(230)、所述第二线路层(330)、所述第三线路层(430)、所述第四线路层(530)和所述外部线路层(600)通过所述第一金属柱(120)、所述第二金属柱(220)、所述第三金属柱(320)、所述第四金属柱(420)和所述第五金属柱(520)电连通，所述第一线路层(230)和所述第三线路层(430)为电感线路层，所述第二线路层(330)和所述第四线路层(530)为连通线路层。
2.根据权利要求1所述的具有埋磁电感结构的封装基板制作方法，其特征在于，所述第一工艺流程包括图形转移、沉积金属和层压打磨介质。
3.根据权利要求1所述的具有埋磁电感结构的封装基板制作方法，其特征在于，所述第二工艺流程包括图形转移、沉积金属和涂覆印刷。
4.根据权利要求2或3所述的具有埋磁电感结构的封装基板制作方法，其特征在于，所述沉积金属包括以下之一：
沉积金属图形层；
依次沉积金属种子层和金属图形层。
5.根据权利要求4所述的具有埋磁电感结构的封装基板制作方法，其特征在于，所述金属图形层材料包括金属铜；所述金属种子层材料包括金属钛或金属铜。
6.根据权利要求1所述的具有埋磁电感结构的封装基板制作方法，其特征在于，所述电感线路层为螺旋线路层。
7.根据权利要求1所述的具有埋磁电感结构的封装基板制作方法，其特征在于，还包括在所述焊盘(710)表面形成保护层。
8.根据权利要求7所述的具有埋磁电感结构的封装基板制作方法，其特征在于，所述保护层材料包括镍金、镍钯金、锡、银或有机保焊膜。
9.根据权利要求1所述的具有埋磁电感结构的封装基板制作方法，其特征在于，所述载板(10)的上表面和下表面分别设置有金属层。
10.根据权利要求9所述的具有埋磁电感结构的封装基板制作方法，其特征在于，所述载板(10)上表面和下表面设置的金属层包括第一金属层(11)和第二金属层(12)，所述第一金属层(11)与所述第二金属层(12)可通过物理剥离的方式进行分板。
11.根据权利要求1所述的具有埋磁电感结构的封装基板制作方法，其特征在于，所述塑封层(1000)材料包括味之素增层材料或感光性绝缘材料。
12.一种具有埋磁电感结构的封装基板，其特征在于，包括：
介质层，
内部线路层，设置在介质层中间；
外部线路层(600)，设置在介质层表面；
金属柱，设置在所述介质层中间，与所述内部线路层和所述外部线路层(600)电连通；
埋磁空腔(800)，设置在所述介质层中，贯穿于所述内部线路层之间；
磁芯(900)，设置在所述埋磁空腔(800)内；
塑封层(1000)，填充在所述埋磁空腔(800)中，对所述磁芯(900)进行固定；
阻焊层(700)，设置在所述外部线路层(600)表面，所述阻焊层(700)包括焊盘(710)，所述焊盘(710)与所述外部线路层(600)电连通。
13.根据权利要求12所述的具有埋磁电感结构的封装基板，其特征在于，所述介质层包括从下到上依次连接的第五介质层(510)、第一介质层(110)、第二介质层(210)、第三介质层(310)和第四介质层(410)，所述内部线路层包括第一线路层(230)、第二线路层(330)、第三线路层(430)和第四线路层(530)，所述金属柱包括第一金属柱(120)、第二金属柱(220)、第三金属柱(320)、第四金属柱(420)和第五金属柱(520)，所述第一线路层(230)、所述第二线路层(330)、所述第三线路层(430)、所述第四线路层(530)和所述外部线路层(600)通过所述第一金属柱(120)、所述第二金属柱(220)、所述第三金属柱(320)、所述第四金属柱(420)和所述第五金属柱(520)电连通，所述第一线路层(230)和所述第三线路层(430)为电感线路层，所述第二线路层(330)和所述第四线路层(530)为连通线路层。
14.根据权利要求12所述的具有埋磁电感结构的封装基板，其特征在于，所述电感线路层为螺旋线路层，所述磁芯(900)设置在所述螺旋线路层中央。
15.根据权利要求12所述的具有埋磁电感结构的封装基板，其特征在于，所述焊盘(710)表面设置有保护层(711)，所述保护层材料包括镍金、镍钯金、锡、银或有机保焊膜。
16.根据权利要求12所述的具有埋磁电感结构的封装基板，其特征在于，所述塑封层(1000)材料包括聚酰亚胺、味之素增层材料或感光性绝缘材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011182853.3A CN112382574B (zh) | 2020-10-29 | 2020-10-29 | 具有埋磁电感结构的封装基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011182853.3A CN112382574B (zh) | 2020-10-29 | 2020-10-29 | 具有埋磁电感结构的封装基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112382574A true CN112382574A (zh) | 2021-02-19 |
| CN112382574B CN112382574B (zh) | 2021-10-29 |
Family
ID=74576840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011182853.3A Active CN112382574B (zh) | 2020-10-29 | 2020-10-29 | 具有埋磁电感结构的封装基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112382574B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113260173A (zh) * | 2021-06-07 | 2021-08-13 | 珠海越亚半导体股份有限公司 | 任意方向自由路径阶梯通孔、基板及通孔结构的制作方法 |
| CN113314324A (zh) * | 2021-05-21 | 2021-08-27 | 厦门通富微电子有限公司 | 一种变压器封装结构的制备方法及封装结构 |
| CN114420419A (zh) * | 2021-12-08 | 2022-04-29 | 珠海越亚半导体股份有限公司 | 嵌埋电感结构及其制造方法 |
| CN115103509A (zh) * | 2022-05-06 | 2022-09-23 | 珠海越亚半导体股份有限公司 | 一体电感嵌埋基板及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160196906A1 (en) * | 2015-01-06 | 2016-07-07 | Samsung Electro-Mechanics Co., Ltd. | Coil-embedded substrate and method of manufacturing the same |
| CN106332447A (zh) * | 2016-08-31 | 2017-01-11 | 电子科技大学 | 一种用于印制电路板埋嵌技术的电感结构及其制作方法 |
| US20200066627A1 (en) * | 2018-08-22 | 2020-02-27 | Intel Corporation | Multi-layer embedded magnetic inductor coil |
-
2020
- 2020-10-29 CN CN202011182853.3A patent/CN112382574B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160196906A1 (en) * | 2015-01-06 | 2016-07-07 | Samsung Electro-Mechanics Co., Ltd. | Coil-embedded substrate and method of manufacturing the same |
| CN106332447A (zh) * | 2016-08-31 | 2017-01-11 | 电子科技大学 | 一种用于印制电路板埋嵌技术的电感结构及其制作方法 |
| US20200066627A1 (en) * | 2018-08-22 | 2020-02-27 | Intel Corporation | Multi-layer embedded magnetic inductor coil |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113314324A (zh) * | 2021-05-21 | 2021-08-27 | 厦门通富微电子有限公司 | 一种变压器封装结构的制备方法及封装结构 |
| CN113314324B (zh) * | 2021-05-21 | 2023-06-27 | 厦门通富微电子有限公司 | 一种变压器封装结构的制备方法及封装结构 |
| CN113260173A (zh) * | 2021-06-07 | 2021-08-13 | 珠海越亚半导体股份有限公司 | 任意方向自由路径阶梯通孔、基板及通孔结构的制作方法 |
| CN113260173B (zh) * | 2021-06-07 | 2021-12-03 | 珠海越亚半导体股份有限公司 | 任意方向自由路径阶梯通孔、基板及通孔结构的制作方法 |
| CN114420419A (zh) * | 2021-12-08 | 2022-04-29 | 珠海越亚半导体股份有限公司 | 嵌埋电感结构及其制造方法 |
| CN115103509A (zh) * | 2022-05-06 | 2022-09-23 | 珠海越亚半导体股份有限公司 | 一体电感嵌埋基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112382574B (zh) | 2021-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112382574B (zh) | 具有埋磁电感结构的封装基板及其制作方法 | |
| CN1316524C (zh) | 多层阵列电容及其制作方法 | |
| CN102646628B (zh) | 用于制造半导体装置的方法 | |
| CN1051670C (zh) | 可叠置的电路板层的制造方法 | |
| US20070069333A1 (en) | Integrated inductor structure and method of fabrication | |
| TW200301493A (en) | Semiconductor device package and method of production and semiconductor device of same | |
| KR20140134243A (ko) | 일체식 패러데이 실딩을 갖는 ic 지지 구조체 | |
| US5221858A (en) | Tape automated bonding (TAB) semiconductor device with ground plane and method for making the same | |
| WO2021004459A1 (zh) | 一种埋入式电路板及其制备方法 | |
| CN103633060B (zh) | 具有内嵌元件及电磁屏障的线路板 | |
| JP6459107B2 (ja) | 多層電子支持構造体の製作方法 | |
| TW201029133A (en) | Printed circuit board structure and fabrication method thereof | |
| CN101364586B (zh) | 封装基板结构 | |
| US7869222B2 (en) | Embedded electronic component structure and fabrication method thereof | |
| CN108900216B (zh) | 一种无线传输模组及制造方法 | |
| CN103716992A (zh) | 具有内嵌元件、内建定位件、及电磁屏障的线路板 | |
| TW201413907A (zh) | 具有新型傳輸線的多層電子結構 | |
| KR100726239B1 (ko) | 전자소자 내장형 다층 인쇄회로기판 제조방법 | |
| TWI769073B (zh) | 電子封裝件 | |
| US11810844B2 (en) | Component carrier and method of manufacturing the same | |
| EP3846598A1 (en) | Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method | |
| CN113963935A (zh) | 一种电感结构及其制作方法 | |
| CN111741592B (zh) | 多层基板及其制作方法 | |
| US20240215174A1 (en) | Package carrier board integrated with magnetic element structure and manufacturing method thereof | |
| CN113270327B (zh) | 主被动器件垂直叠层嵌埋封装结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |