CN1316524C - 多层阵列电容及其制作方法 - Google Patents

多层阵列电容及其制作方法 Download PDF

Info

Publication number
CN1316524C
CN1316524C CNB018214436A CN01821443A CN1316524C CN 1316524 C CN1316524 C CN 1316524C CN B018214436 A CNB018214436 A CN B018214436A CN 01821443 A CN01821443 A CN 01821443A CN 1316524 C CN1316524 C CN 1316524C
Authority
CN
China
Prior art keywords
capacitor
row
passage
layer
material layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018214436A
Other languages
English (en)
Other versions
CN1484840A (zh
Inventor
L·E·莫斯利
H·多
D·G·费格罗尔
K·M·布朗
K·K·查克拉沃尔蒂
J·P·罗德里格兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1484840A publication Critical patent/CN1484840A/zh
Application granted granted Critical
Publication of CN1316524C publication Critical patent/CN1316524C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电容器，该电容器包括按照不同的电感值给负载提供电容的多个层(图3、12、13的302、304、306、1210、1212、1310、1312、1380)。每个层包括被绝缘材料分开的加工成图案的导电材料的多个层(图3、12、13的311-325、1220、1222、1320、1322、1382)。在一个实施例中，将层沿着垂直方向叠放，并且通过延伸过某些或全部层的通道(图3、12的330、332、334、1230、1232)将层电气连接。在另一个实施例中，使一个或多个层(图13的1310、1312)位于电容器的外围区域(图14的1408)，并且使一个或多个层(图13的1380)位于电容器的外围区域(图14的1408)。在该实施例中，通过一个或多个加工成图案的导电材料附加层(图13的1370)使中心层与外围层电气连接。可以将各个实施例中的电容器用作分立器件，可以将它们安装外壳(例如，封装、内插器、插座或PC板)之上或嵌入外壳之中，或者，可以将它们集成制作在外壳中。

Description

多层阵列电容及其制作方法
发明领域
本发明总体上涉及用于给电子电路提供电容的装置，更具体讲，涉及给集成电路负载提供电容以及电容器和外壳制作的方法。
发明背景
近几年，电子电路，尤其是计算机和仪表电路的功能和速度日益提高。由于电路的频率随着它们相关的高频瞬变持续提高，在电源和接地线中的噪声逐渐成为问题。例如，如众所周知的，由于电感和电容寄生现象而导致这种噪声增大。为了减小这种噪声，经常利用已知为去耦电容器的电容器给电路提供稳定的信号或稳定的电源。
电容器还被用来衰减电子器件(例如，处理器)断电时的电压过冲和器件通电时的电压下降。例如，开始进行计算的处理器可能迅速需要比片上(on-chip)电容能够提供的电流更多的电流。为了提供这样的电流并且减缓与负载增加有关的电压下降，片外(off-chip)电容应该在足够长的时间内有效地对这种电流需要做出响应。如果处理器可用的电流不够大，或者电容的响应时间太长，则电路片电压(die voltage)可能下降到影响处理器性能的电平。通常将在短时间内需要大电流的电路片的局部部分称为电路片“热点”。
为了提高电容器的有效性，一般将去耦电容器和用于衰减电压过冲或下降的电容器按照实际放置在靠近电路片负载或热点的位置。通常，将去耦电容器表面安装到在其上安装电路片的封装的电路片侧或连接侧。图1示出按照现有技术的具有电路片侧电容器106和连接侧电容器108的集成电路封装102的截面图。如它们的名字所表示的，电路片侧电容器106安装在封装的与集成电路电路片104相同的侧面上。相反，连接侧电容器108安装在封装102的与电路片104相反的侧面上。
图2示出模拟图1所示的电容器的电气特性的电路。该电路示出电路片负载202，为了正常工作，它可能需要电容或进行噪声抑制。一部分电容可以由电容器204所模拟的位于电路片上的电容提供。但是，其它电容必须片外提供，如由片外电容器206所模拟的。例如，片外电容器206可以是图1所示的电路片侧电容器106和/或连接侧电容器108。片外电容器206可以被更准确地模拟为电容器与某些电阻和电感串联。但是，为了便于说明，将片外电容器206模拟为一个简单的电容器。
当然，由于制作的限制，片外电容器206应该位于距离电路片负载202一定距离的位置，无论这个距离多小。因此在电路片负载与片外电容器206之间存在一定的由电感器208所模拟的电感。由于电感器208往往使片外电容器206的响应时间变慢，因此希望使片外电容器206与电路片负载202之间的电气距离最小，由此减小电感器208的值。这可以通过使片外电容器206在电气上尽可能接近电路片负载来实现。
参照图1，电路片侧电容器106安装在电路片104的周围，通过在封装102中的迹线、通道(没有示出)和平面给电路片上的各点提供电容。由于围绕电路片的边界安装电路片侧电容器106，因此，在热点与电容器106之间的路径长度可以在热点与电容器106之间产生相对较高的电感特征。
相反，连接侧电容器108可以直接安装在电路片104下面，并且因此直接在某些电路片热点之下。这样，在某些情况下，在电气上，可以将连接侧电容器108放置在比电路片侧电容器106更靠近电路片热点的位置，从而减小电路片热点与电容器108之间的电感路径。但是，封装还包括位于其连接侧的连接器(没有示出)，如管脚或连接点。在某些情况下，在封装的连接侧上的连接侧电容器108的位置可能与这些连接器冲突。这样，不是总能利用连接侧电容器108来解决电感问题。
除了上述的电感问题以外，由于工业上的不断减小器件尺寸和组装密度的趋势还引起了另外一些问题。由于这种趋势，可用于表面安装电容器的封装面积正在变得越来越少。
随着电子器件的不断发展，日益需要在减小电感等级的同时提供更高等级的电容，用于去耦、电压缓冲和提供电荷。此外，需要不与封装连接器冲突的电容解决措施，该措施不将工业限制在某种器件尺寸和组装密度。因此，本领域需要另一种在制作、电子器件运行以及它们的封装方面的电容解决措施。
附图简要说明
图1示出按照现有技术的具有电路片侧和连接侧电容器的集成电路封装的截面图；
图2示出模拟图1所示电容器的电气特性的电路；
图3示出按照本发明一个实施例的多层阵列电容器的截面图；
图4示出模拟图3所示电容器的电气特性的电路；
图5示出用于按照本发明一个实施例的多层阵列电容器的第一层的电源或接地平面导电层的顶视图；
图6示出用于按照本发明一个实施例的多层阵列电容器的第二层的电源或接地平面导电层的顶视图；
图7示出用于按照本发明一个实施例的多层阵列电容器的第三层的电源或接地平面导电层的顶视图；
图8示出按照本发明一个实施例的，用于制作多层阵列电容器的流程图；
图9-11为示出按照本发明一个实施例的，制作多层阵列电容器的各个阶段的示意性截面图；
图12示出按照本发明一个实施例的，被集成在电子电路封装中的阵列电容器的截面图；
图13示出按照本发明另一个实施例的，被集成在电子电路封装中的阵列电容器的截面图；
图14示出按照本发明一个实施例的，包括具有多级电容的集成阵列电容器的电子电路封装的顶视图；
图15示出按照本发明一个实施例的，用于在外壳中制作具有多级电容的集成阵列电容器的方法的流程图；
图16示出集成电路封装、内插器、插座和印刷电路板，它们当中的每一个都包括按照本发明各个实施例进行安装、嵌入和/或集成的一个或多个电容器；并且
图17示出按照本发明一个实施例的通用电子系统。
发明详细描述
本发明的各个实施例提供了一种多层电容器，它可以在低电感等级的情况下用来给负载提供附加电荷、去耦电容以及对电压缓冲。每层在不同电感值提供电容并且包括被多层绝缘材料分开的加工成图案的多层导电材料。在一个实施例中，将层沿着垂直方向叠放并且通过延伸过某些或所有层的通道将它们电气连接。在另一个实施例中，使一个或者多个层位于电容器的中心区域，并且使一个或者多个其它层位于电容器的外围区域。在该实施例中，通过一个或者多个加工成图案的导电材料附加层将中心层与外围层电气连接。可以将各个实施例的电容器用作分立器件，可以将它们安装在外壳(例如，封装、内插器、插座和印刷电路板)上或者嵌入外壳中，或者可以将它们整体制作在外壳中。
图3示出按照本发明一个实施例的多层阵列电容器300的截面图。如根据这里的描述对本领域技术人员来说应该是显而易见的，在各个实施例中，电容器300可以是陶瓷电容器、氧化铝电容器或者利用任何其他实际技术制造的电容器。
在一个实施例中，电容器300是一个分立器件，在电气上，可以将它连接到集成电路、电子电路封装的电路片侧或连接侧或者连接到内插器、插座或印刷电路(PC)板。作为分立器件，还可以将电容器300嵌入封装、内插器、插座和PC板。在将结合图12-15描述的另一个实施例中，电容器300被整体制作在封装、内插器、插座和PC板中。
在一个实施例中，电容器300包括两个或多个电容层302、304和306。302、304和306中的每一层包括加工成图案的多层导电材料311-325。在所示结构中，顶层302包括层311-315，中间层304包括层316-320，而底层306包括层321-325。加工成图案的导电材料311-325的每一层都被绝缘层分开，并且每个由相邻层以及中间绝缘层组成的组构成了一个平行平板电容器。因此，例如，层311和312构成了一个平行平板电容器，层313和314等同样如此。
通过从电容器的顶表面向下延伸的被称为“电容器通道”的导电通道330、332和334，将层302、304、306以及加工成图案的导电材料层311-325电气连接。通道330、332和334中与一层有关的某些通道每隔一层与该层中的一层接触，而通道330、332和334中与该层有关的其它通道与该层中剩下的层电气接触。
按照这样的方式，可以将这些层交替地连接到电源和地(例如，Vcc和Vss)，由此在每组相邻层之间提供电容电荷。因此，可以将层311、313、315、317、319、321、323和325连接到电源，而将层312、314、316、318、320、322和324连接到地线，反之亦然。在一个实施例中，通道334延伸到电容器的底面。因此，可以通过顶部连接器340和/或底部连接器342进行电气连接。在另一个实施例中，也可以通过侧面出头的连接器(没有示出)进行连接，这种连接器沿着电容器300的垂直侧面与层电气接触。
在图3所示的实施例中，将层302、304和306沿着垂直方向叠放。因此，层304和306大致位于层302的下面。因此，延伸过中间层304的电容器通道332还延伸过顶层302的层311-315，每隔一层与在顶层302中的一层电气接触。此外，延伸过底层306的电容器通道334还延伸过顶层和中间层302、304的层311-320，每隔一层与在顶层和中间层302、304中的一层电气接触。在另一个实施例中，可以使所有延伸过中间层和底层304、306的通道332、334中的某些通道与顶层和中间层302、304的层绝缘。
尽管在图3中示出三个电容层302、304和306，但是，在不同的实施例中可以实现更多或更少的层。此外，尽管将层302、304和306中的每层示出为具有五层，但是，在每层中可以包括更多或更少的层。此外，尽管将层311-325以及层302、304、306示出为彼此相邻，但是，可以利用一个或多个信号线或其它层将层311-325的各个层和/或层302、304、306的各个层彼此分开。此外，连接过层302、304、306中的每层的通道330、332、334的数量以及顶部连接器340和/或底部连接器342的数量可以与图3所示的数量不同。
连接到和穿过在层302、304、306中的每层中的层311-325的通道330、332、334的数量影响该层的电感和电容。基本上，通道的数量与每层的电感和电容成反比。
层302、304、306中每层的电容值与组成层的导电层311-325的面积以及导电层311-325的组之间的绝缘层的厚度成正比。如以下将结合图5-7更详细描述的，在顶层中的导电层311-315具有多个通过孔，这些孔使通道330、332、334能够穿过到达下层。通过穿过层311-315的孔的每个通道减少了层的电感面积。在一个实施例中，顶层302具有大量连接和穿过它的层311-315的通道330、332、334。中间层304具有较少的连接和穿过它的层316-320的通道332、334，而底层306具有更少的连接和穿过它的层321-325的通道334。这样，顶层的层311-315的导电面积是三个层中最小的，而底层的层321-325的导电面积是三个层中最大的。因此，在三个层302、304、306中，顶层302具有最低的电感和电容，而底层306具有最高的电感和电容。
除了与连接和穿过每层的通道的数量成反比以外，层302、304、306中每层的电感与该层到负载的距离成正比。在一个实施例中，由于负载将被连接到电容器的顶部，因此顶层302到负载最近，中间层304距负载较远，而底层306距负载最远。因此，对于负载来说，顶层302具有最低电感，中间层304具有较大电感，而底层306具有最大电感。
由于以上所述的电感和电容特性，可以将层定义为一组具有特定电感和电容值的层。利用对电容器300的电气特性进行模拟，对这些概念进行进一步说明。
图4示出对图3所示的电容器的电气特性进行模拟的电路。该电路示出为了正常运行而可能需要电容或者对噪声进行抑制的电路片负载402。可以由位于电路片上的电容404提供一部分电容。在一个实施例中，由具有如图3所示结构的电容器406从片外提供另外的电容。
电容器406被模拟为三个并联的电容器408、410、412，由一定的电感420、422、424将每个电容器与电路片负载402分开。电容器408、410、412中的每一个都可以被更精确地模拟为电容器与一定的电感和电阻串联，但是，为了便于说明，将电容器408、410、412模拟为简单的电容器。
还参照图3，电容器408代表顶层302，电容器410代表中间层304，而电容器412代表底层306。由于上述原因，电容器408具有最低的电容值，但也具有对于负载402的最低的电感420。电容器410具有较高的电容值和较高的对于负载402的电感422。最后，电容器412具有最高的电容值和最高的对于负载402的电感424。
电感420、422、424越高，电容器408、410、412的响应时间越慢。这样，当出现高频瞬变过程或电压下降时，由于电容器408(例如，图3的层302)具有对于电路片负载402的最低电感，因此它将首先响应。尽管由电容器408提供的电容量相对较小，但是其设计应该使电容器408将给最高预期频率的瞬变过程提供足够的电容。在频率较低时，另外的电容由电容器410(例如，图3的层304)然后由电容器412(例如，图3的层306)提供。尽管对这些电容器410、412的电感较高，并且具有较慢的响应时间，但是，对于电路片负载402来说，总的可用电容比假如只有电容器408可用时更大。
参照图3，如前所述，连接到层302、304、306的每层的层311-325的通道330、332、334的数量与该层的电容和电感成反比。此外，顶层302具有最多的连接它的层311-315的通道330、332、334，中间层304具有较少的通道332、334，而底层306具有最少的通道334。这样，如结合图5-7所描述的，依次在每层302、304、306中的层311-325具有越来越少的通道孔。
图5示出用于按照本发明一个实施例的多层阵列电容器的第一层(例如，图3的层302)的电源或接地平面导电层500(例如，图3的层311-315中的一层)的顶视图。层500包括导电材料502，通过导电材料形成孔504。
当将层500集成在电容器中(例如，图3的电容器300)时，某些通道(例如，图3的通道330、332、334)在不与导电材料502电接触的情况下延伸过孔504。这些在这里被称为“绝缘通道”的通道具有小于孔504的直径，并且它们与恰好在层500之上和/或之下的其它层(没有示出)电接触。在孔540之间的区域中，由导电材料502形成其它通道。这些在这里被称为“接触通道”的通道与层500电接触，但不与恰好在层500之上和/或之下的层(没有示出)电接触。因此，如果层500接地，则应该由导电材料502形成多个接触通道，而多个绝缘通道应该延伸过孔504。
由于将相邻层分别连接到电源和地，因此，在一个实施例中，对于在一个层内每个随后的层，将导电材料502的图案错位。换句话说，对于恰好在层500之上或者之下的相邻层，该相邻层的孔应该与导电材料502对齐，而该相邻层的导电材料应该与孔504对齐。按照这样的方式，一个延伸过两层的通道应该与其中的一层绝缘，而与相邻层电接触。
在一个实施例中，孔504之间的节距(即，中心到中心的距离)在200-500微米的范围内，尽管在其它实施例中，孔504之间的节距可以更大或者更小。一般来说，当孔504之间的节距较小时，电感较低，但电容也较低。当孔504之间的节距较大时，电容较高，但电感也较高。根据电容器的类型(例如，陶瓷的、氧化铝的等等)，孔504之间的节距还可以更大或更小。
如图3所示，每个依次降低的层302、304、306具有越来越少的连接到其层311-325的通道330、332、334。因此，对于每个依次降低的层302、304、306，层311-325具有越来越少的孔。这种情况在图6和7中示出。
图6示出用于按照本发明一个实施例的多层阵列电容器的第二层(例如，图3的层304)的电源或接地平面导电层600的顶视图。层600包括导电材料602，通过导电材料形成孔604。与层500(图5)相似，绝缘通道延伸过孔604，并且由在孔604之间的导电材料602形成接触通道。按照这样的方式，可以将在该层中的相邻层分别连接到电源和地，从而形成一个平行板电容器。
将层600与层500(图5)相对比，很明显，层600明显具有较少的通过其导电材料602形成的孔604。由于层600具有更多的导电表面积，因此当将层600与相邻层(没有示出)用来形成平行板电容器时，它们能够比由层500与相邻层构成的电容器储存更多的电荷。
图7示出用于按照本发明一个实施例的多层阵列电容器的第三层(例如，图3的层306)的电源或接地平面导电层700的顶视图。层700包括导电材料702，通过导电材料形成孔704。与层500(图5)和600(图6)相似，绝缘通道延伸过孔704，而由在孔704之间的导电材料702构成接触通道。按照这样的方式，可以将在该层中的相邻层分别连接到电源和地线，从而形成平行平板电容器。
将层700与层500(图5)和600(图6)相对比，很明显，层700明显具有更少的通过其导电材料702形成的孔704。由于层700具有更多的导电表面积，因此当将层700与相邻层(没有示出)用来形成平行板电容器时，它们能够比由层500与相邻层或者由层600与相邻层形成的电容器储存更多的电荷。
尽管将在图5-7中的每行的孔示出为与相邻行的孔错开位置，但是在其它实施例中，也可以按照网格对齐的形式或者其它图案对孔进行排列。此外，在图5-7中示出的孔的数量仅用于说明，在不同的实施例中可以使用更多或更少的孔。
作为分立器件，可以将电容器300安装在电子电路封装(连接侧或电路片侧)、内插器、插座或PC板上。将电容器连接到封装、内插器、插座或PC板的方法应该依据用于对电容器进行封装的技术。可以利用表面安装、粘结导线和/或其它技术，将电容器300封装在陶瓷的、有机绝缘材料的或者其它类型的封装中。对于本领域技术人员来说，封装分立电容器，如电容器300，的方法是众所周知的，因此不在这里进行详细讨论。在某些实施例中，可以将电容器300用作不进行封装的分立器件。
在一个实施例中，顶部连接器340和底部连接器342使电容器300能够被安装在集成电路与封装或插座之间。在这样的实施例中，可以在电气上和机械上将顶部连接器340连接到使用焊接连接的有机连接网格阵列(organic land grid array，OLGA)或者倒装管脚栅格阵列(flip chip pin grid array，FCPGA)型集成电路的底部。然后，可以在电气上和机械上将底部连接器342连接到连接栅格阵列(landgrid array，LGA)插座的顶部。
在另一个实施例中，可以将电容器300嵌入某些类型的外壳中，如封装、内插器、插座或PC板。在这种实施例中，在外壳中形成空腔，并且将电容器300装在该空腔内。然后，应该将空腔填满，并且在电容器300之上建立附加层。在电气上，利用微型通道将电容器300连接到外壳的顶层和/或底层和/或其它层。
在另一个实施例中，可以通过将电容器300附着到一个层，在电容器300之上建立层，并且形成在电气上将电容器300连接到外壳的顶层和/或底层和/或其它层的通道，将电容器300嵌入外壳内。如后面将要详细描述的，在其它实施例中，可以按照许多其它结构并且利用各种其它连接技术，将电容器300连接到集成电路、封装、插座或PC板，或者嵌入或集成在集成电路、封装、插座或PC板内。
图8示出按照本发明一个实施例的，用于制作多层阵列电容器(例如，图3的电容器300)的流程图。应该将图8与图9-11结合起来看，图9-11为示出按照本发明一个实施例的，制作多层阵列电容器的各个阶段的示意性截面图。在各种实施例中，可以利用陶瓷多层、有机或者薄膜工艺构成多层阵列电容器(例如，图3的电容器300)。为了便于描述，伴随着对应用于有机或薄膜工艺变化的描述，结合图8，对形成陶瓷多层电容器的方法进行描述。由于对本领域技术人员来说，在所有这些技术中使用的具体制作技术是众所周知的，因此本说明中不包括这些制作技术的具体细节。
本方法由框802中制作多层结构(例如，图9的结构900)开始。结构900包括多层电容902、904、906，每层具有被绝缘材料分开的、加工成图案的多层导电材料910、912、914。尽管在图9中示出三层902、904、906以及十五层910、912、914，但是在其它实施例中，结构900中可以包括更多或者更少层和/或层。
在一个实施例中，利用陶瓷多层处理技术形成结构900。首先，将导电层910、912、914丝网印刷到各个陶瓷层上。然后将这些层对齐、叠放在一起并且固定就位，形成结构900。
在利用有机或者薄膜技术构成结构900的另一个实施例中，利用一种建立工艺形成结构900。这种组成工艺主要包括按照顺序在彼此的顶部构成绝缘材料层和导电材料层，并且将绝缘材料层和导电材料层加工出图案。
可以由不同的导电材料，如厚的或者薄的薄膜镍或薄膜铜、喷镀导体或者铝盖层(aluminum cap layer)，构成导电层910、912、914，尽管在不同的实施例中也可以使用其它合适的导电材料。虽然在不同的实施例中也可以使用其它绝缘材料，但是，在层910、912、914之间的绝缘材料可以是，例如，钛酸钡陶瓷、高分子薄膜或氧化铝层。虽然也可以使用具有较高或较低ε值(电阻率)的绝缘材料，但是，在一个实施例中，绝缘材料具有范围在2000-5000的很高的ε值。此外，在一个实施例中，绝缘层非常薄。例如，绝缘层可以在1-30微米的范围以内，尽管在其它实施例中绝缘层可以更厚或者更薄。
在框804中，通过结构的顶面1010形成通道孔(例如，图10的孔1002、1004、1006)。利用陶瓷多层技术，通过对陶瓷层和导电层进行叠压装配，形成通道孔1002、1004、1006。在另一个实施例中，在将层对齐和叠压之前，在每个陶瓷层中形成通道孔1002、1004、1006。因此，框802和804应该是组合处理。在利用有机或者薄膜建立技术的另一些实施例中，在建立层期间或者之后，形成通道孔1002、1004、1006。
在不同的实施例中，可以利用激光打孔、机械钻孔和/或机械挤压或冲压形成通道孔。通道孔1002、1004、1006在各层902、904、906的层之间以及结构的顶面形成开口。在一个实施例中，某些孔1006还形成对结构的底面1012的开口。例如，孔1002形成对层902的某些层910的开口，孔1004形成对层902、904的某些层910、912的开口，而孔1006形成对层902、904、906的某些层910、912、914的开口。在一个实施例中，将孔1006延伸到电容器的底面，从而最终可以在底面对通道进行电气连接。
如前所述，孔1002、1004、1006形成向层910、912、914中每隔一层的开口。在这种方法中，可以按照交替的方式，每隔一层，将层连接到电源或地，由此给分开层910、912、914的绝缘材料的两边提供电容电荷。
在框806中，将导电通道的材料沉积在通道孔中，形成到结构的顶面和底面的导电通道(图11的1102、1104、1106)。在框808中，在利用陶瓷多层技术的一个实施例中，用金属和玻璃粉浆料填充通道孔，按照共烧(cofire)工艺将其与陶瓷一起共烧。在其它实施例中，用金属材料对通道孔进行喷射沉积或电镀。在在建立过程中形成通道的另一些实施例中，可以在建立层的过程中填充通道孔。在这些实施例中，框802、804和808应该是组合工艺。在不同的实施例中，通道材料可以包括铜、镍或其它合适的导体。
在框810中，在完成了电容器结构和通道之后，在电容器的顶面和底面上形成连接器(例如，图3的连接器340、342)。在一个实施例中，由适合回流焊接的材料或者适合于在将电容器嵌在衬底上或者嵌入如封装、内插器、插座或PC板的外壳中之后接入的材料构成连接器。
在一个实施例中，将多个电容器一起形成。这样，在形成电容器之后，在框812中，将它们分成单数(singulate)。例如，可以利用激光或机械锯将电容器分成单数。在另一个实施例中，单独形成每个电容器，并且不需要进行分成单数。在将电容器分成单数之后，该方法结束。
尽管并不总需要或者希望在制作电容器并且将它们分成单数之后对电容器进行封装，但是，在某些情况下，可能需要进行封装处理。可以利用本领域技术人员所熟知的技术对每个电容器进行封装。例如，可以利用模制塑料、压制陶瓷、叠层陶瓷/塑料或者其它本领域技术人员所熟知的技术对电容器进行封装。在某些将电容器嵌入外壳中或者直接附着在集成电路上的应用中，可能不希望对电容器进行封装。在这种情况下，不进行封装。如前所述，可以按照被安装在如封装、插座、内插器和/或PC板的外壳之上或者嵌入外壳中的分立器件来实施图3所示的电容器。在另一些实施例中，可以在制造外壳的过成中将电容器集成在这种外壳中。
图12示出按照本发明一个实施例的，被集成在电子电路封装1202中的阵列电容器的截面图。在它的层内，封装1202包括由这里被称为“中心层”的两层电容1210、1212构成的集成电容器。层1210、1212的每层包括多层被绝缘材料分开的加工成图案的导电材料1220、1222。
利用这里称为“电容器通道”的通道1230、1232将集成电容器与其它封装层和/或封装1202的顶部或底部电气连接。电容器通道1230电气连接到顶层1210的层1220，电容器通道1232电气连接到顶层和底层1210、1212的层1220、1222。
在一个实施例中，在集成电路1240与顶层1210之间存在一个或多个加工成图案的导电的过渡层1250。过渡层1250在电容器通道1230、1232的节距(即，中心到中心的距离)与电路片侧连接器1242的节距之间提供节距转换。也可以利用过渡层1250按照其它范围对其它焊盘和电路片凸起的节距进行节距转换。在可以将电容器通道1230、1232的节距与电路片凸起1242的节距更紧密匹配的另一个实施例中，可以将过渡层1250去掉或者用于其它目的。在另一个实施例中，可以将嵌入式电容器结构的顶层1210的两层或多层用来提供节距转换，因此不需要过渡层1250。封装1202还包括用于在集成电路1240与封装1202的一个或多个附加层1270之间传送信号的信号通道1260。这些也称为“扇出层(fan-out layer)”的附加层1270能够将在信号通道1260上传送的信号输出到在封装1202的底面(即，连接侧)上的焊盘1272和连接器1280。扇出层1270还能够将电源和地线从焊盘1272和连接器1280连接到多层电容器结构的层1212、1210。换句话说，扇出层1270在连接侧焊盘1272的节距与电路片凸起1242的节距和/或对应于最低层1212的通道1232之间提供节距转换。例如，扇出层1270可以提供从用于连接侧焊盘1272的450微米到用于电路片凸起1242的150微米的节距转换。
在另一个实施例中，通过对在层1210、1212中的通道节距进行适当设计，可以实现用于电源和地线的某些或所有需要的节距转换。再次参照图5-7，很明显，在顶层中的通道节距(图5)小于在下面层(图6和7)中的通道节距。因此，当需要某种用于电源和地的节距转换时，可以通过设计在顶层和下层中的通道之间的特定节距来全部或部分实现这种节距转换。
例如，假设电路片凸起的节距是150微米，而连接侧焊盘的节距是450微米。在这种情况下，顶层1210可以具有150微米的通道节距，而底层1212可以具有450微米的通道节距。在另一些实施例中，如果实施的是多于两层的电容，则通道节距可以从顶层到底层逐渐增加，直到实现需要的节距转换为止。
尽管通过顺序地将下层的通道节距逐渐增加来实现用于电源和地的全部节距转换可能是理想的，但是，利用层之间的节距变化仅完成部分节距转换也可能是理想的。利用电路片凸起节距是150微米而连接侧焊盘节距是450微米的上述例子，可以将层1210、1212用于将通道之间的节距转换到某个中间值，例如300微米。然后，如前所述，利用扇出层1270完成从300微米到450微米的节距转换。
以上结合图3-7，详细描述了集成电容器结构的电气特性。基本上，该结构给附着到封装1202的集成电路1240提供了两个附加级去耦电容。顶层1210在很低电感的情况下提供较低等级的电容，而底层1212在较高电感的情况下提供较高等级的电容。
在某些情况下，可能需要给集成电路提供更多级的低电感去耦电容。或者，可能需要在集成电路中心下面有一层或多层电容，而在不是集成电路下面的区域中有一个或多个附加层电容。
在示出按照本发明另一实施例的被集成在电子电路封装1302中的阵列电容器的截面图的图13中，示出一个提供这种附加电容的实施例。图13所示的封装1302与图12所示的封装1202的相似之处在于封装1302至少包括一个位于附着到封装1302的集成电路1340下面的中心电容层1310、1312。此外，封装1302包括一个或多个过渡层1350、扇出层1370、电容器通道1330和信号通道1360。
但是，与图12所示实施例不同，图13所示实施例还包括一个或多个位于不在集成电路1340下面的封装区域中的附加电容层1380。这些称为“外围层”的附加层1380至少包括两层加工成图案的导电材料1382。在一个实施例中，按照交替的方式，每隔一层，将层1382中的一层连接到电源或地，从而建立层两边的电容电荷。
在一个实施例中，通过大致位于中心层1310、1312和外围层1380下面的扇出层1370进行中心层1310、1312与外围层1380之间的连接。在另一个实施例中，可以通过位于集成电路1340与层1310、1312和1380之间的过渡层1350将中心层1310、1312与外围层1380连接。尽管这样可能减少了电气距离并且由此减少了外围层1380与集成电路1340之间的电感，但还需要另外的过渡层。这些另外的过渡层(没有示出)会增加电气距离，并且由此增加集成电路1340与中心层1310、1312之间的电感。
在另一个实施例中，可以利用层1310、1312和1380中的两层或多层将中心层1310、1312与外围层1380连接，因而不需要扇出层1370来提供这种连接。如结合图12所描述的，在一个实施例中，也可以将扇出层1370用于电路片凸起1342的节距与连接侧焊盘1372的节距之间的节距转换。在一个实施例中，如前所述，可以通过对电容器结构的通道1330的节距进行设计，全部或者部分提供用于电源和地线的节距转换。
由于外围层1380在电路上不靠近集成电路1340，因此，它们对需要增加电容的响应比中心层1310、1312更慢。但是，外围层1380将增大由中心层1310、1312提供的附加的去耦电容的大小。
可以利用本领域技术人员所熟知的各种技术和材料制作图12和13所示的封装1202、1302。例如，可以利用多层陶瓷、有机、薄膜或其它封装技术构成封装1202、1302。此外，可以利用如表面安装、粘结导线和/或其它技术的各种互连技术将集成电路连接到封装。此外，封装1202、1302可以被过孔安装或表面安装到下一个低级互连(例如，内插器、插座或PC板)。
尽管在图12和13中示出两层内部电容1210、1212、1310、1312，一层外部电容1380，两个过渡层1250、1350以及三个扇出层1270、1370，但是，在不同的实施例中可以实施更多或更少的层、过渡层和/或扇出层。例如，如前所述，可以利用电容器层1210、1212、1310、1312的层代替实施过渡层1250、1350和/或扇出层1270、1370的功能，因而不需要过渡层和/或扇出层。此外，包括在每层中的层1220、1222、1320、1322的数量可以比图12和13所示的更多或更少。最后，电容器以及连接每层的信号通道1230、1232、1330、1332、1334的数量，以及电路片侧连接器1242、1342和连接侧连接器1280、1380的数量和方向可以与图12和13所示的数量不同。
图14示出按照本发明一个实施例的，包括具有多级电容的集成阵列电容器的电子电路封装1400的顶视图。封装1400包括大致位于将附着到封装1400的集成电路的下面和中心的中心区域1404。在这个区域1404中，由一个或多个电容层(例如，图13的层1310、1312)构成中心电容器。
封装1400还包括第二区域1406。在一个实施例中，第二区域也大致位于集成电路的下面，但是在中心区域1404边界的外面。第二区域1406包括信号通道(例如，图13的通道1360)和各种导电层的部分。
最后，封装1400包括不位于将附着到封装1400的集成电路的下面的外围区域1408。在一个实施例中，外围区域1408包括由一个或多个电容层(例如，图13的层1380)构成的一个或多个外围电容器。在一个实施例中，通过扇出层(例如，图13的层1370)将在中心区域1404中的中心电容器与在外围区域1408中的外围电容器电气连接。在另一个实施例中，通过电容器的两层或多层将中心电容器与外围电容器电气连接，不需要扇出层。
尽管将图13和14所示的电容器描述为被集成在外壳中，但是，也可以按照分立器件来实施该电容器。如此，将取消各种信号通道(例如，图13的通道1360)，并且可以使存在信号通道的区域(例如，图14的第二区域1406)减小尺寸或者取消。此外，该器件可以不连接集成电路。
图15示出按照本发明一个实施例的，用于在封装中制作具有多级电容的集成阵列电容器的方法的流程图。在不同的实施例中，可以利用多层陶瓷、有机或薄膜工艺构成封装和集成阵列电容器。为了便于说明，伴随着对应用有机或薄膜工艺的变化的描述，结合图15，对用于构成陶瓷多层外壳的方法进行描述。由于本领域技术人员熟知在所有这些技术中使用的具体制作技术，因此，本说明中不包括这些制作技术的具体细节。
在框1502中，该方法从制作作为外壳(例如，封装、内插器、插座或PC板)的集成部分的多层电容器结构(例如，图12和13的结构1202和1302)开始。该结构包括多个电容层，每层具有多层被绝缘材料分开的加工成图案的导电材料。
在一个实施例中，利用陶瓷多层处理技术构成外壳和电容器结构。首先，将导电层丝网印制在各个陶瓷层上。然后将这些层对齐，彼此叠放并且固定就位，形成多层外壳和电容器结构。
在利用有机或者薄膜技术构成外壳和电容器的另一个实施例中，使用建立工艺(build up process)。建立工艺主要包括按照顺序在彼此的顶部形成绝缘材料层和导电材料层并且加工出图案。
可以利用本领域技术人员所熟知的各种技术和材料制作封装和电容器结构。例如，封装和电容器结构可以是多层陶瓷(例如，压制陶瓷、高温共烧陶瓷、低温共烧陶瓷或陶瓷球栅格阵列(ceramic ball gridarray))、有机或薄膜(例如，前铸或者后铸塑料、叠片塑料或者塑料球栅格阵列)或者其它类型的外壳(例如，带球栅格阵列(tape ballgrid array)、晶片规模的封装(chip scale package)、边缘浇铸的球栅格阵列(edge molded ball grid array)、倒装晶片球栅格阵列(flip chip ball grid array)或者其它封装类型)。
可以由如厚的或者薄的镍薄膜、铜薄膜，喷镀导体或者铝盖层(aluminum cap layer)等不同材料构成不同的导电层，尽管在不同的实施例中，也可以使用其它合适的导电材料。虽然在不同的实施例中也可以使用其它绝缘材料，但是，在层之间的绝缘材料可以是，例如，钛酸钡陶瓷、高分子薄膜或氧化铝层。虽然也可以使用具有更高或更低ε值的绝缘材料，但是，在一个实施例中，绝缘材料具有范围在2000-5000的很高的ε值。此外，在一个实施例中，绝缘层非常薄。例如，绝缘层可以在1-30微米的范围以内，尽管在其它实施例中绝缘层可以更厚或者更薄。
在框1504中，通过外壳的顶面形成通道孔。利用多层陶瓷技术，通过对陶瓷和导电层进行叠压装配形成通道孔。在另一个实施例中，在将层对齐和叠放之前，在每个陶瓷层中形成通道孔。因此，框1502和1504应该是组合处理。在利用有机或者薄膜建立技术的另一些实施例中，在建立层之后或者期间，形成通道孔。
在不同的实施例中，可以利用激光打孔、机械钻孔和/或机械挤压或冲压形成通道孔。在一层或多层中心电容器与外壳的顶面之间通道孔形成开口。
在一个实施例中，对于中心电容器的层，每个通道孔每隔一层形成一个开口。按照这样的方法，以交替的方式，可以将层每隔一层连接到电源或地，由此在将层分开的绝缘材料的两边提供电容电荷。
在框1506中，将导电通道的材料沉积在通道孔中，形成到达外壳顶面的导电通道。在使用陶瓷多层技术的一个实施例中，用金属和与陶瓷一起共烧的玻璃粉浆料填充通道孔。在其它实施例中，用金属材料对通道孔进行喷射沉积或电镀。在在建立过程中形成通道的另一个实施例中，可以在建立层的过程中填充通道孔。在这些实施例中，框1502和1504应该是组合工艺。在不同的实施例中，通道材料可以包括铜、镍或其他合适的导体。
然后，在框1508中完成外壳制作。在使用有机或薄膜技术的实施例中，完成外壳制作可能需要建立导电材料和/或绝缘材料的附加层。此外，通过提供到达集成电路和/或下一级互连的连接器完成外壳制作。例如，可以利用粘结导线或表面安装技术将外壳连接到集成电路。此外，可以将外壳过孔安装或表面安装到下一级互连。在完成外壳制作之后，该方法结束。
在各种实施例中，可以将结合图15描述的结构集成在不同类型的外壳中，如封装、内插器、插座或PC板。将结构集成在具体外壳中的方法取决于制作外壳所使用的技术。对本领域技术人员来说，许多不同的技术是已知，因而这里不对这些技术进行详细讨论。
如前所述，可以将如图3、12和13所示的结构安装在集成电路封装、内插器、插座和/或PC板上，或者嵌入或集成在其中。图16示出集成电路封装1604、内插器1606、插座1608和PC板1610，它们当中的每一个都包括按照本发明各个实施例的一个或多个安装的、嵌入的和/或集成的电容器。
从图16的顶部开始，利用集成电路封装1604外壳集成电路1602。集成电路1602包括通过连接器(没有示出)电气连接到集成电路封装1604的一个或多个电路。
集成电路1602可以是任意类型数量的集成电路。尽管在其它实施例中，集成电路1602可以是存储器件、特定用途集成电路、数字信号处理器或其它类型的器件，但是，在本发明一个实施例中，集成电路1602是微处理器。在所示的例子中，集成电路1602是“倒装晶片”型集成电路，表示晶片上的输入/输出端可以出现在其表面上的任意位置。在已经准备好附着到集成电路封装1604的芯片之后，将其倒转并且通过焊接块或焊接球附着到在集成电路封装1604顶面上的相配的焊盘上。或者，利用到达集成电路封装1604顶面上的焊盘的粘结导线，可以对集成电路1602进行导线粘结，将输入/输出端连接到集成电路封装1604。
在集成电路1602中的一个或多个电路起负载的作用，它们可能需要电容、噪声抑制和/或电压缓冲。在本发明的一个实施例中，通过安装在封装1604之上或者嵌入或集成在其中的电容器1603提供一部分这样的电容。
按照这样的方式，给集成电路1602提供一级或多级附加电容，当需要时，还提供电压缓冲或噪声抑制。紧密靠近这些片外电容表示每个电容具有相对较低的对电路片的电感路径。在其它实施例中，将电容器1607、1609、1611安装在内插器1606、插座1608、PC板1610或者它们的某种组合之上，或者嵌入或集成在内插器1606、插座1608、PC板1610或者它们的某种组合之中。
例如，利用如球栅格阵列连接1612的焊接连接将集成电路封装1604与内插器1606耦合。在另一个实施例中，可以利用插针或其它连接形式将集成电路封装1604电气上和机械上连接到内插器1606。
通过在PC板1610上的插座1608将内插器1606耦合到PC板1610。在所示的例子中，内插器1606包括与插座1608中的互补的管脚孔紧密配合的管脚1614。或者，可以利用如球栅格阵列连接的焊接连接，将内插器1606电气上和机械上连接到PC板1610。在另一个实施例中，可以不用内插器而将集成电路封装1604直接连接到插座1608和/或PC板1610。在这种实施例中，可以利用球栅格阵列或插针连接，在电气上和机械上将集成电路封装1604与PC板1610连接。在其它实施例中，还可以利用将集成电路封装1604与PC板1610连接的其它方式。
例如，印刷电路板1610可以是计算机系统的主板。因此，它起将电源、地线和信号提供给集成电路1602的载体的作用。通过在PC板1610、插座1608、管脚1614、内插器1606和集成电路封装1604之上或之中的迹线或平面(没有示出)提供这些电源、地线和其它信号。
以上结合各个实施例所描述的结构可以形成通用电子系统的一部分。图17示出按照本发明一个实施例的通用电子系统1700。例如，系统1700可以是计算机、无线或有线通信设备(例如，电话机、调制解调器、移动电话、寻呼机或收音机等)、电视机、监视器或者实际上任意其它类型的电子系统。
电子系统位于一个或多个PC板上，并且包括微处理器1704、集成电路封装1706、内插器1708、插座1709、总线1710、电源1711、信号处理器1712和存储器1714等。按照本发明的各个实施例，集成电路封装1706、内插器1708、插座1709和PC板包括安装在其上或者嵌入或集成在其中的一个或多个电容器。为了在微处理器1704与耦合到总线1710的器件之间传递电源以及通信信号，集成电路封装1706、内插器1708、插座1709将微处理器1704耦合到总线1710。在一个实施例中，总线1710将微处理器1704耦合到存储器1714、电源1711以及信号处理器1712。但是，应该理解，在本发明的其它实施例中，可以通过不同的总线将微处理器1704耦合到存储器1714、电源1711以及信号处理器1712。
结论
随着对将电容器加入通用电子系统的结构进行的描述，已经对各种电容器结构的实施例以及制作该结构的方法进行了描述。尽管将前述的尺寸和范围考虑为典型的例子，但是，并不将本发明的不同实施例限制为这样的尺寸或范围。应该理解，工业方面的趋势是通常为了相关的成本以及性能方面的利益而减小设备尺寸。
在前面对优选实施例的详细描述中，对构成其一部分的附图进行了参考，这些附图是通过示出可以实施本发明的特定优选实施例而示出的。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实施本发明。
本领域一般技术人员应该理解，可以用打算达到相同目的的任何方案代替所示的特定实施例。例如，加工成图案的导电材料附加层和用于传送信号、电源和地线的互连可以存在于在附图中示出的构成电容器结构的层与层之间、之上、之间或之下。
在上下文中已经对给电路片提供另外的片外电容的各种实施例进行了描述。根据这里的描述，本领域一般技术人员应该理解，本发明的方法和装置也可以应用于许多需要具有到达电路负载的低电感路径的电容器的其它应用。因此，所有这些应用应该属于本发明的精神和范围。
本申请应该覆盖对本发明的任何修改或改变。因此，前面的详细描述不应该理解为进行限制的意思，并且本领域技术人员应该理解，在不脱离如以下的权利要求所述的本发明的精神和范围的情况下，可以对为了说明本发明的特性而已经描述和示出的部件和步骤在细节、材料和方案方面进行各种其它修改。

Claims (29)

1.一种电容器，该电容器包括：
一个第一排电容，该第一排电容包括被第一排多个绝缘材料层分开的加工成图案的第一排多个导电材料层；
第一数量的第一电容器通道，这些通道从所述电容器的顶面延伸过所述加工成图案的第一排多个导电材料层和第一排多个绝缘材料层，其中，至少一个所述第一电容器通道与第一组层电接触，该第一组层包括所述多个导电材料的第一层中的每隔一层，而其它所述第一电容器通道与第二组层电接触，该第二组层包括所述第一排多个导电材料层中剩下的层；
一个第二排电容，位于所述第一排电容下面，并电气连接到所述第一排电容，其包括被第二排多个绝缘材料层隔开的加工成图案的第二排多个导电材料层；以及
第二数量的第二电容器通道，这些通道延伸过所述加工成图案的多第二排多个导电材料层和第二排多个绝缘材料层，其中，至少一个所述第二电容器通道每隔一层与所述第二排多个导电材料层中的一层电接触，而其它所述第二电容器通道与所述第二排多个导电材料层中剩下的层电接触。
2.如权利要求1所述的电容器，其中，所述第二电容器通道延伸过所述第一排多个导电材料层，其中，至少一个所述第二电容器通道每隔一层与所述第一组层电接触，而其它所述第二电容器通道与所述第二组层电接触。
3.如权利要求2所述的电容器，其中，所述第一数量的第一电容器通道多于所述第二数量的第二电容器通道。
4.如权利要求2所述的电容器，其中，所述第二电容器通道延伸到所述电容器的底面，从而能够在底面连接所述第二电容器通道。
5.如权利要求1所述的电容器，该电容器还包括：
至少一个附加电容层，电气连接在所述第一排电容与第二排电容之间，包括多个加工成图案的导电材料附加层；以及
附加电容器通道，该电容器通道延伸过所述多个附加层，其中，至少一个所述附加电容器通道每隔一层与所述多个附加层中的一层电连接，而其它所述附加电容器通道与所述多个附加层中的剩下的层电连接。
6.如权利要求1所述的电容器，其中，所述电容器是一个分立器件。
7.如权利要求1所述的电容器，其中所述电容器是分立器件。
8.如权利要求1所述的电容器，其中，所述电容器是一个陶瓷电容器。
9.如权利要求1所述的电容器，其中，所述第一排电容与所述第二排电容被集成在一个外壳中。
10.一种外壳，该外壳包括：
一个第一排电容，该第一排电容包括被绝缘材料分开的加工成图案的第一排多个导电材料层；
第一数量的第一电容器通道，这些通道从所述电容器的顶面延伸过所述第一排多个导电材料层，其中，至少一个所述第一电容器通道每隔一层与所述第一排多个导电材料层中的一层电接触，而其它所述第一电容器通道与所述第一排多个导电材料层中剩下的层电接触；
一个第二排电容，包括加工成图案的第二排多个导电材料层的该电容层被电气连接到所述第一排电容；以及
第二数量的第二电容器通道，这些通道延伸过所述第二排多个导电材料层，其中，至少一个所述第二电容器通道每隔一层与所述第二排多个导电材料层中的一层电接触，而其它所述第二电容器通道与所述第二排多个导电材料层中剩下的层电接触。
11.如权利要求10所述的外壳，其中，所述第一排电容位于所述外壳的中心区域，所述中心区域位于将附着到外壳的集成电路所在的区域的下面和中心，而所述第二排电容位于所述外壳的外围区域，所述外围区域位于将附着到外壳的集成电路的中心区域所在的区域的周围且不在所述将附着到外壳的集成电路的中心区域所在的区域的下面。
12.如权利要求11所述的外壳，其中，所述外壳是一个集成电路封装，可以将一个集成电路安装在所述中心区域之上，而不可以将所述集成电路安装在所述外围区域之上。
13.如权利要求10所述的外壳，其中，通过一个或多个加工成图案的导电材料附加层将所述第一排电容与所述第二排电容电气连接。
14.如权利要求13所述的外壳，其中，所述一个或多个加工成图案的导电材料附加层位于所述第一排多个导电材料层和所述第二排多个导电材料层之下。
15.如权利要求10所述的外壳，该外壳还包括：
至少一个附加电容层，电气连接在所述第一排电容与第二排电容之间，包括多个加工成图案的导电材料附加层；以及
附加电容器通道，该电容器通道延伸过所述多个附加层，其中，至少一个所述附加电容器通道每隔一层与所述多个附加层中的一层电气连接，而其它所述附加电容器通道与所述多个附加层中的剩下的层电气连接。
16.如权利要求10所述的外壳，其中，所述第二排电容位于所述第一排电容之下，并且所述第二电容器通道延伸过所述第一排多个导电材料层，其中，至少一个所述第二电容器通道每隔一层与所述第一排多个导电材料层中的一层电接触，而其它所述第二电容器通道与所述第一排多个导电材料层中剩下的层电接触。
17.如权利要求16所述的外壳，其中，所述第一排多个导电材料层、所述第二排多个导电材料层、所述第一数量的第一电容器通道以及所述第二数量的第二电容器通道被包括在一个被嵌入所述外壳的分立电容器中。
18.如权利要求16所述的外壳，其中，所述第一排多个导电材料层、所述第二排多个导电材料层、所述第一数量的第一电容器通道以及所述第二数量的第二电容器通道被包括在一个被安装在所述外壳之上的分立电容器中。
19.如权利要求16所述的外壳，其中，所述第一电容器通道的第一节距小于所述第二电容器通道的第二节距，从而提供电源和地的节距转换。
20.如权利要求10所述的外壳，其中，所述外壳是包含集成电路封装、内插器、插座和印刷电路板的组中的一个。
21.如权利要求10所述的外壳，其中，所述外壳是陶瓷外壳。
22.如权利要求10所述的外壳，其中，所述外壳是有机外壳。
23.一种制作电容器的方法，该方法包括如下步骤：
制作一个多层结构，该结构包括一个第一排电容和一个电气连接到所述第一排电容的第二排电容，所述第一排电容具有被绝缘材料分开的加工成图案的第一排多个导电材料层，而所述第二排电容具有加工成图案的第二排多个导电材料层；
形成第一数量的第一电容器通道，这些通道从所述电容器的顶面延伸过所述第一排多个导电材料层，其中，至少一个所述第一电容器通道每隔一层与所述第一排多个导电材料层中的一层电接触，而其它所述第一电容器通道与所述第一排多个导电材料层中剩下的层电接触；以及
形成第二数量的第二电容器通道，这些通道延伸过所述第二排多个导电材料层，其中，至少一个所述第二电容器通道每隔一层与所述第二排多个导电材料层中的一层电接触，而其它所述第二电容器通道与所述第二排多个导电材料层中剩下的层电接触。
24.如权利要求23所述的方法，其中制作所述多层结构的步骤还包括在所述第一排电容的下面制作第二排电容，并且其中，形成所述第二数量的第二电容器通道的步骤包括形成延伸过所述第一排多个导电材料层的所述第二电容器通道，其中，至少一个所述第二电容器通道每隔一层与所述第一排多个导电材料层中的一层电接触，而其它所述第二电容器通道与所述第一排多个导电材料层中剩下的层电接触。
25.如权利要求24所述的方法，其中，形成所述第二电容器通道的步骤包括将所述第二电容器通道延伸到所述电容器的底面，从而能够在该底面与所述第二电容器通道进行电气连接。
26.如权利要求24所述的方法，该方法还包括对所述多层结构进行封装。
27.如权利要求23所述的方法，其中，制作所述多层结构的步骤包括在所述电容器的中心区域制作第一排电容，所述中心区域位于将附着到外壳的集成电路所在的区域的下面和中心，并且在所述电容器的外围区域制作第二排电容，所述外围区域位于将附着到外壳的集成电路的中心区域所在的区域的周围且不在所述将附着到外壳的集成电路的中心区域所在的区域的下面。
28.如权利要求27所述的方法，其中，制作所述多层结构的步骤包括将所述多层结构制作为外壳的集成部分。
29.如权利要求28所述的方法，其中，将所述多层结构制作为外壳的集成部分的步骤包括将所述多层结构制作为集成电路封装的集成部分，其中，可以将集成电路安装在所述中心区域之上，并且不可以将该集成电路安装在所述外围区域之上。
CNB018214436A 2000-12-29 2001-11-28 多层阵列电容及其制作方法 Expired - Fee Related CN1316524C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/751,612 2000-12-29
US09/751,612 US6532143B2 (en) 2000-12-29 2000-12-29 Multiple tier array capacitor

Publications (2)

Publication Number Publication Date
CN1484840A CN1484840A (zh) 2004-03-24
CN1316524C true CN1316524C (zh) 2007-05-16

Family

ID=25022769

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018214436A Expired - Fee Related CN1316524C (zh) 2000-12-29 2001-11-28 多层阵列电容及其制作方法

Country Status (10)

Country Link
US (1) US6532143B2 (zh)
EP (1) EP1384237A2 (zh)
JP (1) JP3995596B2 (zh)
KR (1) KR100550480B1 (zh)
CN (1) CN1316524C (zh)
AU (1) AU2002219953A1 (zh)
DE (1) DE10197124B4 (zh)
GB (1) GB2384912B (zh)
MY (1) MY128533A (zh)
WO (1) WO2002054421A2 (zh)

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US6970362B1 (en) * 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6775150B1 (en) * 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
US6515222B2 (en) * 2001-02-05 2003-02-04 Motorola, Inc. Printed circuit board arrangement
WO2002096166A1 (en) * 2001-05-18 2002-11-28 Corporation For National Research Initiatives Radio frequency microelectromechanical systems (mems) devices on low-temperature co-fired ceramic (ltcc) substrates
US7385286B2 (en) * 2001-06-05 2008-06-10 Matsushita Electric Industrial Co., Ltd. Semiconductor module
US6636416B2 (en) * 2001-06-14 2003-10-21 Intel Corporation Electronic assembly with laterally connected capacitors and manufacturing method
US6873185B2 (en) * 2002-06-19 2005-03-29 Viasic, Inc. Logic array devices having complex macro-cell architecture and methods facilitating use of same
US20040022038A1 (en) * 2002-07-31 2004-02-05 Intel Corporation Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
JP2006222442A (ja) * 2002-10-30 2006-08-24 Kyocera Corp コンデンサ、及び配線基板
JP2006179956A (ja) * 2002-10-30 2006-07-06 Kyocera Corp コンデンサの製造方法
CN100437850C (zh) * 2002-10-30 2008-11-26 京瓷株式会社 电容器，布线基板，退耦电路以及高频电路
US6819543B2 (en) * 2002-12-31 2004-11-16 Intel Corporation Multilayer capacitor with multiple plates per layer
US6753595B1 (en) * 2003-01-14 2004-06-22 Silicon Integrated Systems Corp Substrates for semiconductor devices with shielding for NC contacts
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
DE10313891A1 (de) * 2003-03-27 2004-10-14 Epcos Ag Elektrisches Vielschichtbauelement
US6785118B1 (en) 2003-03-31 2004-08-31 Intel Corporation Multiple electrode capacitor
US8129625B2 (en) * 2003-04-07 2012-03-06 Ibiden Co., Ltd. Multilayer printed wiring board
JP2006522473A (ja) * 2003-04-07 2006-09-28 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 集積分布減結合コンデンサを有する電子パッケージング構造
JP4246543B2 (ja) * 2003-05-13 2009-04-02 日本特殊陶業株式会社 積層電子部品の製造方法
CN1317923C (zh) * 2003-09-29 2007-05-23 财团法人工业技术研究院 一种具内藏电容的基板结构
US6881895B1 (en) 2003-09-30 2005-04-19 National Semiconductor Corporation Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
US6872962B1 (en) 2003-09-30 2005-03-29 National Semiconductor Corporation Radio frequency (RF) filter within multilayered low temperature co-fired ceramic (LTCC) substrate
US6873228B1 (en) 2003-09-30 2005-03-29 National Semiconductor Corporation Buried self-resonant bypass capacitors within multilayered low temperature co-fired ceramic (LTCC) substrate
EP1673142A2 (en) 2003-10-06 2006-06-28 Koninklijke Philips Electronics N.V. Apparatus and method for packaging a capacitor
US8569142B2 (en) * 2003-11-28 2013-10-29 Blackberry Limited Multi-level thin film capacitor on a ceramic substrate and method of manufacturing the same
JP2005191562A (ja) * 2003-12-05 2005-07-14 Ngk Spark Plug Co Ltd コンデンサとその製造方法
US7335966B2 (en) 2004-02-26 2008-02-26 Triad Semiconductor, Inc. Configurable integrated circuit capacitor array using via mask layers
US7449371B2 (en) * 2004-04-02 2008-11-11 Triad Semiconductor VIA configurable architecture for customization of analog circuitry in a semiconductor device
US20050225955A1 (en) * 2004-04-09 2005-10-13 Hewlett-Packard Development Company, L.P. Multi-layer printed circuit boards
US7095108B2 (en) * 2004-05-05 2006-08-22 Intel Corporation Array capacitors in interposers, and methods of using same
JP2005340647A (ja) * 2004-05-28 2005-12-08 Nec Compound Semiconductor Devices Ltd インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法
JP4079120B2 (ja) * 2004-06-04 2008-04-23 株式会社村田製作所 積層型セラミックコンデンサの製造方法
JP4597585B2 (ja) * 2004-06-04 2010-12-15 日本特殊陶業株式会社 積層電子部品及びその製造方法
US7183651B1 (en) * 2004-06-15 2007-02-27 Storage Technology Corporation Power plane decoupling
US20050285281A1 (en) * 2004-06-29 2005-12-29 Simmons Asher L Pad-limited integrated circuit
US7501698B2 (en) * 2004-10-26 2009-03-10 Kabushiki Kaisha Toshiba Method and system for an improved power distribution network for use with a semiconductor device
KR100674823B1 (ko) 2004-12-07 2007-01-26 삼성전기주식회사 적층형 캐패시터 어레이의 배선접속구조
US7149072B2 (en) * 2004-11-04 2006-12-12 Samsung Electro-Mechanics Co., Ltd. Multilayered chip capacitor array
US7334208B1 (en) 2004-11-09 2008-02-19 Viasic, Inc. Customization of structured ASIC devices using pre-process extraction of routing information
KR100714608B1 (ko) * 2004-12-03 2007-05-07 삼성전기주식회사 적층형 칩 커패시터
US20060158828A1 (en) * 2004-12-21 2006-07-20 Amey Daniel I Jr Power core devices and methods of making thereof
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
EP1833286A1 (en) * 2004-12-28 2007-09-12 Ngk Spark Plug Co., Ltd Wiring board and wiring board manufacturing method
KR20070107746A (ko) 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 내부 중첩된 조절기
EP1891650A4 (en) * 2005-03-05 2012-03-28 Innovation Engineering Llc ELECTRONICALLY VARIABLE CAPACITOR ARRAY
US7372126B2 (en) * 2005-03-31 2008-05-13 Intel Corporation Organic substrates with embedded thin-film capacitors, methods of making same, and systems containing same
JP4757587B2 (ja) * 2005-09-21 2011-08-24 Ｔｄｋ株式会社 積層コンデンサ、及び、その製造方法
US7701052B2 (en) 2005-10-21 2010-04-20 E. I. Du Pont De Nemours And Company Power core devices
WO2007063704A1 (ja) * 2005-12-01 2007-06-07 Murata Manufacturing Co., Ltd. 積層コンデンサおよびその実装構造
US7692284B2 (en) * 2005-12-12 2010-04-06 Intel Corporation Package using array capacitor core
KR100761860B1 (ko) * 2006-09-20 2007-09-28 삼성전자주식회사 와이어 본딩 모니터링이 가능한 인터포저 칩을 갖는 적층반도체 패키지 및 이의 제조방법
FI20065692L (fi) * 2006-11-02 2008-05-03 Waertsilae Finland Oy Menetelmä kiinteäoksidipolttokennon käyttämiseksi
US20080239685A1 (en) * 2007-03-27 2008-10-02 Tadahiko Kawabe Capacitor built-in wiring board
US7902662B2 (en) 2007-04-02 2011-03-08 E.I. Du Pont De Nemours And Company Power core devices and methods of making thereof
US8493744B2 (en) * 2007-04-03 2013-07-23 Tdk Corporation Surface mount devices with minimum lead inductance and methods of manufacturing the same
US7589394B2 (en) * 2007-04-10 2009-09-15 Ibiden Co., Ltd. Interposer
US7969712B2 (en) * 2007-04-19 2011-06-28 Oracle America, Inc. Power integrity circuits with EMI benefits
KR100851065B1 (ko) * 2007-04-30 2008-08-12 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
JP2009027044A (ja) * 2007-07-20 2009-02-05 Taiyo Yuden Co Ltd 積層コンデンサ及びコンデンサ内蔵配線基板
US7692309B2 (en) * 2007-09-06 2010-04-06 Viasic, Inc. Configuring structured ASIC fabric using two non-adjacent via layers
US8227894B2 (en) * 2007-11-21 2012-07-24 Industrial Technology Research Institute Stepwise capacitor structure and substrate employing the same
US20090128993A1 (en) * 2007-11-21 2009-05-21 Industrial Technology Reaserch Institute Multi-tier capacitor structure, fabrication method thereof and semiconductor substrate employing the same
CN101458994B (zh) * 2007-12-10 2012-09-26 财团法人工业技术研究院 阶梯式电容结构、其制造方法、及应用其的基板
JP4502006B2 (ja) * 2007-12-28 2010-07-14 Ｔｄｋ株式会社 貫通型積層コンデンサアレイ
TWI397933B (zh) * 2008-02-22 2013-06-01 Ind Tech Res Inst 電容器模組
US8395902B2 (en) * 2008-05-21 2013-03-12 International Business Machines Corporation Modular chip stack and packaging technology with voltage segmentation, regulation, integrated decoupling capacitance and cooling structure and process
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
US20100108369A1 (en) * 2008-10-31 2010-05-06 Alexander Tom Printed Circuit Boards, Printed Circuit Board Capacitors, Electronic Filters, Capacitor Forming Methods, and Articles of Manufacture
US8094429B2 (en) * 2009-06-22 2012-01-10 Industrial Technology Research Institute Multilayer capacitors and methods for making the same
KR101067178B1 (ko) * 2009-09-04 2011-09-22 삼성전기주식회사 칩형 전기이중층 커패시터 및 그 패키지 구조
US9450556B2 (en) * 2009-10-16 2016-09-20 Avx Corporation Thin film surface mount components
TWI381512B (zh) * 2009-11-12 2013-01-01 Powertech Technology Inc 多晶片堆疊結構
KR20120017245A (ko) * 2010-08-18 2012-02-28 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
US8717773B2 (en) * 2011-03-04 2014-05-06 General Electric Company Multi-plate board embedded capacitor and methods for fabricating the same
US9406738B2 (en) 2011-07-20 2016-08-02 Xilinx, Inc. Inductive structure formed using through silicon vias
US9330823B1 (en) 2011-12-19 2016-05-03 Xilinx, Inc. Integrated circuit structure with inductor in silicon interposer
JP5919009B2 (ja) * 2012-02-03 2016-05-18 太陽誘電株式会社 ポーラスコンデンサ及びその製造方法
US8767408B2 (en) 2012-02-08 2014-07-01 Apple Inc. Three dimensional passive multi-component structures
US9337138B1 (en) * 2012-03-09 2016-05-10 Xilinx, Inc. Capacitors within an interposer coupled to supply and ground planes of a substrate
US8643141B2 (en) * 2012-04-16 2014-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitor array layout arrangement for high matching methodology
CN102655055A (zh) * 2012-04-23 2012-09-05 苏州达方电子有限公司 制造积层电容器的方法
US20130334657A1 (en) * 2012-06-15 2013-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Planar interdigitated capacitor structures and methods of forming the same
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US9299498B2 (en) * 2012-11-15 2016-03-29 Eulex Corp. Miniature wire-bondable capacitor
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US9595526B2 (en) 2013-08-09 2017-03-14 Apple Inc. Multi-die fine grain integrated voltage regulation
US9093295B2 (en) 2013-11-13 2015-07-28 Qualcomm Incorporated Embedded sheet capacitor
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
US10068181B1 (en) 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
US10892105B2 (en) 2017-01-31 2021-01-12 International Business Machines Corporation Multi-layer capacitor package
US11443898B2 (en) * 2017-04-10 2022-09-13 Presidio Components. Inc. Multilayer broadband ceramic capacitor with internal air gap capacitance
CN117133545A (zh) 2017-05-15 2023-11-28 京瓷Avx元器件公司 多层电容器和包括其的电路板
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
CN107591256B (zh) * 2017-07-14 2019-07-19 电子科技大学 一种大容量梯度板式阵列电容芯片及其制备方法
WO2019107130A1 (ja) * 2017-11-30 2019-06-06 株式会社村田製作所 キャパシタ
JP2021082786A (ja) * 2019-11-22 2021-05-27 ルネサスエレクトロニクス株式会社 半導体装置
GB2590643B (en) * 2019-12-20 2022-08-03 Graphcore Ltd Method of manufacturing a computer device
US11024551B1 (en) 2020-01-07 2021-06-01 International Business Machines Corporation Metal replacement vertical interconnections for buried capacitance
CN113410053A (zh) * 2021-06-18 2021-09-17 安徽安努奇科技有限公司 一种电容器
US20220415572A1 (en) * 2021-06-25 2022-12-29 Intel Corporation Capacitor formed with coupled dies
CN115705959B (zh) * 2021-08-17 2024-09-10 比亚迪股份有限公司 母线电容及汽车

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424552A (en) * 1981-06-05 1984-01-03 L.C.C.-C.I.C.E. Compagnie Europeene De Composants Electroniques Condenser block and voltage multiplier comprising such a condenser block
EP0917165A2 (en) * 1997-11-14 1999-05-19 Murata Manufacturing Co., Ltd. Multilayer capacitor
CN1261457A (zh) * 1997-06-27 2000-07-26 阿维科斯公司 表面安装的多层电容器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
US5757611A (en) * 1996-04-12 1998-05-26 Norhtrop Grumman Corporation Electronic package having buried passive components
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
US5939782A (en) * 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
KR100268424B1 (ko) * 1998-08-07 2000-10-16 윤종용 반도체 장치의 배선 형성 방법
JP3337018B2 (ja) * 1999-11-19 2002-10-21 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP2001189234A (ja) * 1999-12-28 2001-07-10 Tdk Corp 積層コンデンサ
US6414835B1 (en) * 2000-03-01 2002-07-02 Medtronic, Inc. Capacitive filtered feedthrough array for an implantable medical device
US6346743B1 (en) * 2000-06-30 2002-02-12 Intel Corp. Embedded capacitor assembly in a package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424552A (en) * 1981-06-05 1984-01-03 L.C.C.-C.I.C.E. Compagnie Europeene De Composants Electroniques Condenser block and voltage multiplier comprising such a condenser block
CN1261457A (zh) * 1997-06-27 2000-07-26 阿维科斯公司 表面安装的多层电容器
EP0917165A2 (en) * 1997-11-14 1999-05-19 Murata Manufacturing Co., Ltd. Multilayer capacitor

Also Published As

Publication number Publication date
CN1484840A (zh) 2004-03-24
GB2384912B (en) 2004-12-22
DE10197124T1 (de) 2003-11-13
KR100550480B1 (ko) 2006-02-09
WO2002054421A3 (en) 2003-11-06
KR20030064887A (ko) 2003-08-02
US20020085334A1 (en) 2002-07-04
MY128533A (en) 2007-02-28
JP2004534376A (ja) 2004-11-11
WO2002054421A2 (en) 2002-07-11
GB0311850D0 (en) 2003-06-25
GB2384912A (en) 2003-08-06
JP3995596B2 (ja) 2007-10-24
EP1384237A2 (en) 2004-01-28
DE10197124B4 (de) 2006-10-26
US6532143B2 (en) 2003-03-11
AU2002219953A1 (en) 2002-07-16

Similar Documents

Publication Publication Date Title
CN1316524C (zh) 多层阵列电容及其制作方法
CN100492629C (zh) 包括具有嵌入式电容器的内插器的电子装置及其制作方法
CN100350602C (zh) 带内插器的微电子电路封装
US7821795B2 (en) Multilayer wiring board
US7327554B2 (en) Assembly of semiconductor device, interposer and substrate
US7029962B2 (en) Methods for forming a high performance capacitor
CN1728918B (zh) 电路化衬底
US6967138B2 (en) Process for manufacturing a substrate with embedded capacitor
US8242612B2 (en) Wiring board having piercing linear conductors and semiconductor device using the same
CN1925721B (zh) 布线基板、陶瓷电容器
US20070268105A1 (en) Electrical component having an inductor and a method of formation
WO2002011207A2 (en) Electronic assembly comprising substrate with embedded capacitors and methods of manufacture
US20050270748A1 (en) Substrate structure integrated with passive components
JPH07263619A (ja) 半導体装置
CN101609833A (zh) 电路装置及其制造方法
JP5160052B2 (ja) 配線基板、キャパシタ
CN112382574B (zh) 具有埋磁电感结构的封装基板及其制作方法
US7948070B2 (en) Semiconductor package having impedance matching device
CN1316612C (zh) 具有侧向连接的电容器的电子组件及其制造方法
CN103117267B (zh) 用于电隔离的信号传输的半导体装置以及用于制造此类装置的方法
US6888218B2 (en) Embedded capacitor multi-chip modules
CN100463170C (zh) 集成有rf性能的多芯片模块
JP4907274B2 (ja) 配線基板、キャパシタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070516

Termination date: 20171128

CF01 Termination of patent right due to non-payment of annual fee