CN100463170C - 集成有rf性能的多芯片模块 - Google Patents

集成有rf性能的多芯片模块 Download PDF

Info

Publication number
CN100463170C
CN100463170C CNB2005101028931A CN200510102893A CN100463170C CN 100463170 C CN100463170 C CN 100463170C CN B2005101028931 A CNB2005101028931 A CN B2005101028931A CN 200510102893 A CN200510102893 A CN 200510102893A CN 100463170 C CN100463170 C CN 100463170C
Authority
CN
China
Prior art keywords
chip module
module according
substrate
chip
active circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101028931A
Other languages
English (en)
Other versions
CN1783486A (zh
Inventor
裴孝根
边宇镇
金南兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1783486A publication Critical patent/CN1783486A/zh
Application granted granted Critical
Publication of CN100463170C publication Critical patent/CN100463170C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明公开了一种多芯片模块，其有助于在其中包括大容量无源元件并显示了较好的机械性能。多芯片模块包括：基于有机材料的层压基板，在其中插入高介电常数陶瓷层；至少一个射频/中频有源电路芯片，连接到该基板并且被设置为执行两个或更多射频/中频功能；以及多个无源元件，连接到该基板。

Description

集成有RF性能的多芯片模块
相关技术及其交叉参考
本申请基于并要求2004年12月3日提交的韩国申请第2004-101410号的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及多芯片模块(module)，尤其涉及其中包括大容量电容器的多芯片模块，该多芯片模块显示出良好的机械性能，例如高挠曲模量，并可以执行两个或更多不同射频功能。
背景技术
多芯片模块(multiple chip module，缩写为MCM)是独立电子封装器件，其可以包括多个裸露和/或封装的集成电路芯片和多个无源元件，例如电阻器、电容器和电感器，所有这些都被连接到互连基板。MCM包括设置有多个裸露的有源电路芯片和其它元件的多层互连基板。因为在减小MCM芯片元件的尺寸时存在电流限制，所以无源元件或有源电路芯片使用线连接物以裸芯片的形式彼此连接，或者形成或埋设在基板中，以减小元件或芯片的安装面积。另外，减少安装到基板上的元件的数量使得能够以更低成本制造更紧凑的MCM。而且，在MCM中包括线连接物(wire bond)和无源元件使得配线长度和连接数量的减少。因为这些原因，获得MCM中改进的射频可靠性。
用于射频/中频应用的传统MCM采用由诸如层压有机或陶瓷材料的单一材料制成的单一互连基板，一个或多个有源电路芯片和许多无源元件与该单一互连基板相连接。在传统MCM中使用层压有机材料作为基板，由于基板材料的低介电常数，使其难以在基板中包括电容元件(例如，电容器)。同时，使用诸如低温共烧结陶瓷(low temperature cofired ceramic，缩写为LTCC)的陶瓷材料作为基板有助于在基板中包括电容性无源元件，但是由于基板材料的固有特性，基板易于脆裂，这就限制了陶瓷基板的尺寸。
图1是示出了部分传统MCM的横断面视图。参考图1，MCM100包括适合附着到裸芯片附着垫(die attach pad)52上的有源电路芯片50。在由诸如有机或陶瓷无机材料的单一材料制成的基板60内部形成多个通孔54a和54b。通孔54a和54b从芯片附着垫延伸到在基板60的底表面上形成的一个或多个导电垫58a和58b。通孔54a和54b被镀有或填充有金属材料，并因此而导电。此外，有源电路芯片50可以通过线连接物59和61电连接到芯片附着垫52的两端和芯片连接垫56和57。通孔54a和54b作为用于传热的热通孔和用于射频接地的电连接通孔。额外的通孔55a和55b可以分别连接到芯片连接垫56和57上。尽管在图中仅示出了一个有源电路芯片50，但是可以在基板60上安装具有不同射频功能的另外的有源电路芯片。
然而，因为MCM的基板是由诸如层压有机或陶瓷无机材料的单一材料制成的，难以同时获得在基板中包括大容量电容器以及良好的机械性能，例如高挠曲模量。即，当基板60是由诸如FR4的单一层压有机材料制成时，可以获得较高的挠曲模量，但是介电常数低。因此，当电容性无源元件(例如电容器)被嵌入基板中时，基板材料不能被用作元件的电介质材料。
发明内容
因此，考虑到上述问题提出本发明，并且本发明的目的是提供多芯片模块，其具有诸如高挠曲模量的良好机械性能，并能够在其中包括大容量无源元件的同时，实现两个或更多射频功能。
为了实现本发明的上述目的，提供了一种多芯片模块，其包括：基于有机材料的层压基板，其中插入有高介电常数陶瓷层；至少一个射频/中频有源电路芯片，连接到基板并被设置为执行多个射频/中频功能；以及至少一个无源元件，连接到基板。以多芯片模块可以集成两个或更多射频/中频功能的方式来设置基板。
在本发明的一个实施例中，多芯片模块包括两个或更多有源电路芯片，该有源电路芯片具有不同的电特性，例如，不同的射频/中频功能。在本发明的可选实施例中，多芯片模块包括一个单一有源电路芯片，该芯片具有适于执行第一射频/中频功能的第一部分以及适于执行第二射频/中频功能的第二部分。在该实施例中，第一和第二部分电连接到各自独立的接地层。接地层可以在物理上彼此分开。
在本发明的另一实施例中，基板在其上表面上设置有芯片附着垫并在其下表面上设置有导电接地垫，并且有源电路芯片之一连接到芯片附着垫并通过导电过孔电连接和热连接到导电接地垫。
无源元件可以通过表面安装工艺连接到基板。在该种情况下，表面安装的无源元件可以被电连接到在基板上形成的表面安装垫。此外，无源元件可以被嵌入基板中。例如，可以将多芯片模块设置为具有埋设在基板中的嵌入电容器。在这种情况下，插入基板的高介电常数陶瓷层作为电容器的介电层。多芯片模块可包括嵌入基板的电阻器和电感器。
此外，多芯片模块可以包括印刷电感元件，其电感可以被调节。在这种情况下，印刷电感元件包括螺旋电感器体、导电垫、以及将电感器体电连接到垫的线连接物，其中，电感器体可以具有两个或更多接触点。可以通过改变接触点来调节电感元件的电感。
基于有机材料的层压基板可以由FR4或聚四氟乙烯制成。高介电常数陶瓷层优选包括铁电材料，例如，钛酸钡(BaTiO3)。在这种情况下，优选添加转变温度转移材料(例如SrTiO3或BaSnO)到钛酸钡。转变温度转移材料的添加改善了高介电常数陶瓷层的热稳定性。
根据本发明的多芯片模块，基于有机材料的层压基板使得多芯片模块显示出良好的机械性能(例如高挠曲模量)，并且基板中高介电常数陶瓷层的存在有助于包括大容量无源元件。为此，本发明的多芯片模块包括插入基于有机材料的层压基板中的高介电常数陶瓷层。另外，连接到基板的单一有源电路芯片或两个或更多有源电路芯片可以执行不同射频/中频功能。
附图说明
结合附图，从下面的详细描述中可以更清楚地理解本发明的上述和其它目的、特性和其它优点，其中：
图1是传统多芯片模块的示意性剖视图；
图2是根据本发明的一个实施例的多芯片模块的示意性剖视图；
图3是根据本发明的另一实施例的多芯片模块的示意性透视图；以及
图4是可以根据本发明的另一实施例的多芯片模块中使用的印刷电感元件的俯视图。
具体实施方式
下面将参考附图对本发明的实施例进行具体描述。然而，可以容易地对本发明的实施例进行各种修改，并且本发明的范围不局限于下面的实施例。提供这些实施例是为了使本领域的技术人员更好地理解本发明。在附图中，为了清楚起见，放大了元件的形状和尺寸。
图2是根据本发明的一个实施例的多芯片模块的示意性剖视图。如图2所示，多芯片模块200包括安装在基于有机材料的层压基板160上的两个或更多有源电路芯片150a和150b。两个或更多有源电路芯片150a和150b可以是执行不同射频/中频功能的器件。每个有源电路芯片都可以采用裸芯片150b和封装芯片150a的形式。用于基于有机材料的层压基板160的材料可以是，例如RF4或聚四氟乙烯。
裸芯片形式的有源电路芯片150b附着到合适的芯片附着垫170上。为了将有源电路芯片150b接地，有源电路芯片150b可以通过线连接物159被连接到芯片附着垫170的两端。在基板160的底表面上形成的导电垫165和166用作接地电位并被连接到母板上。导电过孔154c提供从有源电路芯片150b到母板的接地通道和热通道。此外，在基板160的内部形成分离的接地层，以在有源电路芯片之间(或单一有源电路芯片的不同功能部分之间)实现射频绝缘。有源电路芯片150b可以通过线连接物159之一电连接到在基板160上形成的接触垫。接触垫可以通过过孔连接到另一金属线。芯片附着垫170可以通过过孔155连接到无源元件。
封装的有源电路芯片150a可以设置有引线151，其能够电连接到外部。有源电路芯片150a可以通过引线151连接到在基板上形成的金属线。引线151连接到在基板160的上表面形成的引线接触垫162a和162b，然后引线接触垫162a和162b可以被连接到与电路网络连接的其它金属线或过孔。此外，穿透基板160的上表面和下表面的通孔154a和154b可以在有源电路芯片150a的下方形成。通孔可以电连接到嵌入的无源元件。例如，通孔154a和154b可以通过适当的金属线连接到电阻器162、电感器163等。
在上述实施例中，使用两个或更多有源电路芯片150a和150b以实现不同的射频/中频功能。在可选的实施例中，可以使用单一有源电路芯片以实现不同的射频/中频功能。特别地，单一有源电路芯片具有适于执行第一射频/中频功能的第一部分和适于执行第二射频/中频功能的第二部分。在该实施例中，第一和第二部分电连接到各自独立的接地层。接地层可以在物理上彼此分开。
如图2所示，将高介电常数陶瓷层201插入基于有机材料的层压基板160。陶瓷层201可以被用来保证嵌入的无源元件的容量。例如，在陶瓷层201的上表面和下表面形成导电层156和157，以形成嵌入的电容。以该方式，基板的内层被用作无源元件的部件，因此减少了表面安装元件的数量，并使多芯片模块更紧凑。此外，使用在基板内部形成的高介电常数陶瓷层201作为用于电容器的介电层，使得电容器具有更高容量。此外，因为基板是由有机材料制成的，所以基本上显示出高挠曲模量。因此，其上安装有多个元件和器件的基板160显示出良好的机械性能。
高介电常数陶瓷层201优选包含铁电材料，例如钛酸钡(BaTiO3)。特别地，陶瓷层201可以由复合材料形成，该复合材料是通过将钛酸钡粉分散到环氧树脂中得到的。此外，陶瓷层201可以由包含钛酸钡和聚酰亚胺的聚合物-陶瓷复合材料形成。优选向包含钛酸钡的复合材料添加转变温度转移材料，例如SrTiO3或BaSnO。可以通过转移材料在使用范围之外改变钛酸钡的转移温度。此外，添加转变温度转移材料改善了陶瓷层201的热稳定性。
图3是根据本发明的另一实施例的多芯片模块的透视图。关于图3，在基板160的表面上安装多个元件。安装在基板160的表面上的有源电路芯片150a和150b可以通过芯片引线被连接到引线接触垫，或通过线连接物159连接到在基板160的表面上形成的导线接触垫180。可以通过表面安装垫230连接表面安装的无源元件220。可以在基板160的表面形成大量过孔190和195。过孔190和195提供电连接。围绕基板160的外围形成的过孔190可以被用来使多芯片模块200免于射频干扰。多芯片模块200可以设置有用于射频隔离或EMI屏蔽的金属罩250。金属罩250可以使用过孔190和导电环绝缘并屏蔽在基板160上形成的有源电路部分，并使接地层分离(图中未示出)，其中过孔和导电环都是围绕基板160的外围形成的。
尽管在图3的透视图中没有示出，多个无源元件可以被嵌入基板160。如前所述，将高介电常数陶瓷层插入基板160。陶瓷层可以被用来使无源元件具有高介电常数。此外，可以在基板上形成多个印刷无源元件。例如，可以在基板160上形成印刷电感元件。
图4示出了可以用于根据本发明的另一实施例的多芯片模块中的印刷电感元件。电感元件1100被设置为具有可调电感值。特别地，螺旋电感器体1060通过线连接物1010连接到导电垫1050。电感器体1060具有多个线连接物接触点1061、1062和1063。线连接物1010可以连接到合适的线连接物接触点，以调节电感元件的电感。电感器体1060可以电连接到导电过孔1020。
尽管参照前述实施例和附图在此对本发明进行了描述，但是本发明的范围通过所附的权利要求来限定。因此，本领域技术人员应该理解，在不脱离权利要求中披露的本发明的精神的情况下，可以做出多种替换、修改和改变。
从以上描述可以看出，因为本发明的多芯片模块包括在其中插入高介电常数陶瓷层的基于有机材料的层压基板，多芯片模块可以在其中包括大容量无源元件，并显示了改进的机械性能。
此外，因为本发明的多芯片模块包括单一基板，所以其可以实现高性能的不同射频/中频功能。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种多芯片模块，包括：
基于有机材料的层压基板，其中插入有高介电常数陶瓷层；
至少一个射频/中频有源电路芯片，连接到所述基板并被设置为执行多个射频/中频功能；以及
至少一个无源元件，连接到所述基板。
2.根据权利要求1所述的多芯片模块，其中，所述多芯片模块包括两个或更多具有不同射频/中频功能和不同电特性的有源电路芯片。
3.根据权利要求1所述的多芯片模块，其中，所述多芯片模块包括一个有源电路芯片，所述有源电路芯片具有适于执行第一射频/中频功能的第一部分和适于执行第二射频/中频功能的第二部分。
4.根据权利要求3所述的多芯片模块，其中，所述第一和第二部分电连接到各自独立的接地层。
5.根据权利要求1所述的多芯片模块，其中，所述基板在其上表面上设置有芯片附着垫并且在其下表面上设置有导电接地垫；以及所述有源电路芯片之一连接到所述芯片附着垫，并通过导电过孔电连接到所述导电接地垫。
6.根据权利要求1所述的多芯片模块，其中，所述无源元件中的至少一个通过表面安装连接到所述基板。
7.根据权利要求1所述的多芯片模块，其中，所述无源元件中的至少一个被嵌入所述基板。
8.根据权利要求1所述的多芯片模块，其中，所述高介电常数陶瓷层被用作嵌入的电容器的介电层。
9.根据权利要求1所述的多芯片模块，其中，所述无源元件包括嵌入所述基板的电阻器和电感器。
10.根据权利要求1所述的多芯片模块，其中，所述无源元件包括印刷电感元件，所述电感元件的电感可被调节。
11.根据权利要求10所述的多芯片模块，其中，所述印刷电感元件包括螺旋电感器体、导电垫和将所述电感器体电连接到所述导电垫的线连接物；所述电感器体具有两个或更多线连接物触点。
12.根据权利要求1所述的多芯片模块，其中，所述基于有机材料的层压基板是由聚四氟乙烯制成的。
13.根据权利要求1所述的多芯片模块，其中，所述高介电常数陶瓷层包括铁电材料。
14.根据权利要求1所述的多芯片模块，其中，所述高介电常数陶瓷层包含钛酸钡。
15.根据权利要求14所述的多芯片模块，其中，所述高介电常数陶瓷层还包含SrTiO3。
CNB2005101028931A 2004-12-03 2005-09-14 集成有rf性能的多芯片模块 Expired - Fee Related CN100463170C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040101410A KR100638655B1 (ko) 2004-12-03 2004-12-03 집적된 고주파 능력을 구비한 다중 칩 모듈
KR1020040101410 2004-12-03

Publications (2)

Publication Number Publication Date
CN1783486A CN1783486A (zh) 2006-06-07
CN100463170C true CN100463170C (zh) 2009-02-18

Family

ID=36773423

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101028931A Expired - Fee Related CN100463170C (zh) 2004-12-03 2005-09-14 集成有rf性能的多芯片模块

Country Status (2)

Country Link
KR (1) KR100638655B1 (zh)
CN (1) CN100463170C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797616B (zh) * 2019-11-12 2021-11-09 扬州海科电子科技有限公司 一种基于基片集成同轴线结构的多层数模混压板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795799A (en) * 1995-05-31 1998-08-18 Nec Corporation Method for manufacturing electronic apparatus sealed by concave molded resin enveloper
US20030020173A1 (en) * 2001-05-18 2003-01-30 Huff Michael A. Radio frequency microelectromechanical systems (MEMS) devices on low-temperature co-fired ceramic (LTCC) substrates
US20040026780A1 (en) * 2001-10-17 2004-02-12 Matsushita Electric Industrial Co., Ltd. High-frequency semiconductor device
CN1543688A (zh) * 2001-08-20 2004-11-03 �����ɷ� 用于表面安装用途的毫米波滤波器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795799A (en) * 1995-05-31 1998-08-18 Nec Corporation Method for manufacturing electronic apparatus sealed by concave molded resin enveloper
US20030020173A1 (en) * 2001-05-18 2003-01-30 Huff Michael A. Radio frequency microelectromechanical systems (MEMS) devices on low-temperature co-fired ceramic (LTCC) substrates
CN1543688A (zh) * 2001-08-20 2004-11-03 �����ɷ� 用于表面安装用途的毫米波滤波器
US20040026780A1 (en) * 2001-10-17 2004-02-12 Matsushita Electric Industrial Co., Ltd. High-frequency semiconductor device

Also Published As

Publication number Publication date
CN1783486A (zh) 2006-06-07
KR100638655B1 (ko) 2006-10-30
KR20060062542A (ko) 2006-06-12

Similar Documents

Publication Publication Date Title
CN1316524C (zh) 多层阵列电容及其制作方法
CN1925721B (zh) 布线基板、陶瓷电容器
US6462950B1 (en) Stacked power amplifier module
US7945231B2 (en) Semiconductor device for an ultra wideband standard for ultra-high-frequency communication, and method for producing the same
TWI397089B (zh) 電容器、包含該電容器之電路板及積體電路承載基板
US6377464B1 (en) Multiple chip module with integrated RF capabilities
TWI251916B (en) Semiconductor assembled heat sink structure for embedding electronic components
US6395996B1 (en) Multi-layered substrate with a built-in capacitor design
US7239525B2 (en) Circuit board structure with embedded selectable passive components and method for fabricating the same
KR20060050648A (ko) 회로소자 및 회로소자의 제조방법
US20030151133A1 (en) RF transition for an area array package
KR101399202B1 (ko) 콘덴서 및 배선기판
CN102638931B (zh) 电子组件、使寄生电容最小的方法及电路板结构制造方法
JPS63260191A (ja) 表面装着リード無しチツプ支持体用、表面装着リード付きチツプ支持体用、およびピン・グリッド列パツケージ用の減結合コンデンサー
WO2003069695A2 (en) Multilayer package for a semiconductor device
JPH06275739A (ja) セラミック製アダプター及びセラミックパッケージ
KR101555403B1 (ko) 배선기판
US6888218B2 (en) Embedded capacitor multi-chip modules
CN100463170C (zh) 集成有rf性能的多芯片模块
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
KR100669963B1 (ko) 다층배선기판 및 그 제조 방법
CN101501842A (zh) 半导体封装及其制造方法
CN108307581A (zh) 具有嵌入式部件承载件的电子设备
US7656007B2 (en) Package substrate with inserted discrete capacitors
CN218867104U (zh) 异构封装基板和模组

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090218

Termination date: 20140914

EXPY Termination of patent right or utility model