KR20060050648A - 회로소자 및 회로소자의 제조방법 - Google Patents

회로소자 및 회로소자의 제조방법 Download PDF

Info

Publication number
KR20060050648A
KR20060050648A KR1020050078248A KR20050078248A KR20060050648A KR 20060050648 A KR20060050648 A KR 20060050648A KR 1020050078248 A KR1020050078248 A KR 1020050078248A KR 20050078248 A KR20050078248 A KR 20050078248A KR 20060050648 A KR20060050648 A KR 20060050648A
Authority
KR
South Korea
Prior art keywords
circuit
wiring pattern
wiring
circuit blocks
folded
Prior art date
Application number
KR1020050078248A
Other languages
English (en)
Inventor
요시오 와타나베
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20060050648A publication Critical patent/KR20060050648A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/055—Folded back on itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Abstract

복수의 회로블록을 포함하는 회로소자가 제공되고, 상기 회로소자는:
유연성을 가지는 절연시트의 한쪽 표면에, 제 1 및 제 2 배선패턴이 형성되고, 제 2 배선패턴은 복수의 분할 배치된 패턴을 포함하고 제 1 배선패턴에 전기적으로 접속되며; 절연시트의 다른 표면의 제 2 배선패턴에 해당하는 영역에, 복수의 패턴을 포함하는 제 3 배선패턴이 형성되어 도통공(conductive hole)을 통해 제 2 배선패턴과 전기적으로 접속되고; 분할 배치된 회로블록을 형성하도록 하기 위해 전자부품이 제 3 배선패턴 상에 탑재되고; 복수의 회로블록들은 절연시트의 전자부품 탑재면을 안쪽으로 하고 제 2 배선패턴을 바깥쪽 방향으로 하여 접히고; 전자기 차폐효과가 있는 절연성 수지가 복수의 접혀진 회로블록 사이의 간격에 채워진다.

Description

회로소자 및 회로소자의 제조방법{Circuit device and manufacture method for circuit device}
도 1a~1e는 본 발명의 실시예에 따른 회로소자의 제조공정을 나타낸 제조공정 흐름도이다. 도 1a는 4층 플렉스-리지드(flex-rigid) 기판의 횡단면도이고, 도 1b는 도전성 페이스트가 도포된 후의 기판의 횡단면도이고, 도 1c는 전자부품이 탑재된 후의 기판의 횡단면도이고, 도 1d는 절연 수지가 도포된 후의 기판의 횡단면도이고, 도 1e는 접기(folding)와 경화(curing)를 통해 형성된 회로소자의 횡단면도이다.
도 2a~2e는 본 발명의 다른 실시예에 따른 회로소자의 제조공정을 나타낸 제조공정 흐름도이다. 도 2a는 4층 플렉스-리지드(flex-rigid) 기판의 횡단면도이고, 도 1b는 도전성 페이스트가 도포된 후의 기판의 횡단면도이고, 도 1c는 스페이서 핀(spacer pin)이 수직으로 탑재된 후의 기판의 횡단면도이고, 도 2d는 접혀진 후의 기판의 횡단면도이고, 도 2e는 절연성 수지를 충전하고 경화하여 형성된 회로소자의 횡단면도이다.
도 3a~3e는 본 발명의 다른 실시예에 따른 회로소자의 제조공정을 나타낸 제조공정 흐름도이다. 도 3a는 플렉서블 커넥터(flexible connector)를 가지는 회로블록의 횡단면도이고, 도 3b는 접혀진 후의 회로블록의 횡단면도이고, 도 3c는 절연성 수지를 충전하고 경화하여 형성된 회로소자로의 횡단면도이며, 도 3d는 플렉서블 커넥터 팁(flexible connector tip)의 확대 사시도이다.
도 4a 및 4b는 본 발명의 다른 실시예에 따른 회로소자의 제조공정을 나타낸 흐름도이다. 도 4a는 플렉서블 배선부(flexible wiring part)가 회로블록 사이에 배치된 후의 회로블록의 횡단면도이고, 도 4b는 절연성 수지를 충전하고 경화하여 형성된 회로소자의 횡단면도이다.
도 5a~5c는 도 1e에 나타낸 회로소자의 다른 제조방법을 나타내는 도면이다. 도 5a는 가열 지그(jig)에 장착된 다층기판을 나타내는 평면도이고, 도 5b는 지그(jig) 안에 접어진 회로소자의 S－S선을 따른 확대 횡단면도이고, 도 5c는 개별 회로소자의 사시도이다.
본 발명은, 커넥터를 사용하지 않고 서로 연결된 복수의 회로블록을 사용하는 회로소자에 관한 것이며, 특히 고주파용으로서 사용하는데 매우 적합한 회로소자 및 회로소자의 제조방법에 관한 것이다.
종래의 방법에서는, 예를 들면 2개의 회로블록을 연결하는 방법에는, 각각의 회로블록을 탑재하는 2개의 배선판의 2개의 커넥터 사이를 플렉서블 케이블 기판(flexible cable board)으로 접속하는 방법, 커넥터를 이용하지 않고 플렉서블부를 가지는 배선기판 상에 2개의 회로블록을 각각 탑재하고 플렉서블부의 유연성 을 활용하여 제품의 좁은 공간 내에 배선판을 탑재하는 방법 등이 있다. 이들 방법들은 전기제품의 조립중에 일반적으로 행해진다. 후자의 예로서의 방법이 미심사 일본특허문헌 2001-358422호(도 5)에 개시되어 있다.
또한, 예를 들면, 세라믹 패키지 등의 배선기판에 IC칩 등을 탑재하여 소정의 기능을 수행하도록 형성된 복수의 회로소자 등은, 하나의 회로소자를 다른 회로소자의 상단에 위치하고 한쪽 회로소자의 위쪽 단자를 다른 회로소자의 아래쪽 단자에 납땜 등으로 접속시켜 연결되고, 그것에 의해 그러한 회로소자의 대량생산을 가능하게 한다.
커넥터는 비용을 상승시키고, 배선판에 설치공간을 필요로 하므로, 제품은 소형화에 불리할 뿐만 아니라 진동 등에 약하다고 하는 단점이 있다. 플렉서블 케이블을 이용하는 얇은 커넥터도 있으나, 비용, 공간, 접속 신뢰성의 면에서 만족되지 않는다.
플렉서블부가 2개의 회로블록과 일체로 접속되는 구성은, 회로블록 사이의 접속 신뢰성의 문제는 없다. 그러나, 전자기적 간섭에 민감한 회로 등이 탑재되면, 회로블록 사이의 전자기적 간섭의 문제가 제기되고, 2개의 회로블록을 접어서 사용하지 못하고, 결과적으로 차폐 케이스 등이 필요하다. 차폐 케이스는 어느 정도의 면적과 두께를 필요로 하므로 소형화를 방해한다. 더욱이, 일반적으로 적용되는 금속판으로 만들어진 차폐 케이스는, 열 흡수가 좋아 납땜 온도가 충분히 오르지 않는 것에 기인하는 납땜 불량의 우려도 있다.
이러한 문제들을 고려하여, 좁은 탑재영역을 가지고 커넥터를 이용하지 않고 연결된 둘 또는 그 이상의 회로블록을 사용하는, 회로소자 및 이러한 회로소자의 제조방법을 제공하는 것이 바람직하다.
본 발명의 실시예에 따르면, 복수의 회로블록을 가지는 회로소자가 제공되고, 상기 회로소자는: 구부릴 수 있는, 예를 들면, 폴리이미드 수지로 만들어진 절연시트의 한 면에, 제 1 배선패턴과 제 2 배선패턴이 형성되고, 제 2 배선패턴은 각각의 회로블록에 분할 배치된 패턴을 포함하며 제 1 배선패턴과 전기적으로 접속되고; 절연시트의 다른 면의 제 2 배선패턴과 대응하는 영역에, 각각의 회로블록에 분할 배치된 패턴을 포함하는 제 3 배선패턴이 형성되고, 제 2 배선패턴과 접속되며; 복수의 분할 배치된 회로블록을 형성하기 위해 제 3 배선패턴 상에 전자부품이 탑재되고; 복수의 회로블록들은 전자부품 탑재면을 안쪽으로 하여 접어지고; 전자기 차폐효과가 있는 절연성 수지, 예를 들면 페라이트 (ferrite) 가루 및 세라믹 가루를 분산시킨 에폭시계(epoxy-based)의 수지가 복수의 접어진 회로블록 사이의 간격에 충전된다.
이와 같이 구성한 본 발명의 실시예의 회로소자에 의하면, 복수의 회로블록이 복수의 회로블록 사이에 배치되는 복수의 제 1 배선패턴에 의해 전기적으로 접속되고, 제 3 배선패턴에 탑재된 전자부품이 안쪽에 배치되고, 복수의 회로블록은 감는 식으로 접어지고, 전자기 차폐효과를 가지는 절연성 수지가 복수의 회로블록의 간격에 충전된다. 따라서, 탑재된 전자부품 사이의 상호 간섭을 방지할 수 있다.
성능검사, 예를 들면, 동작검사 등이 전자부품이 회로블록에 탑재된 후에 수행될 수 있다. 따라서, 회로소자를 형성하기 위해 회로블록을 접기 전에 불량이 제거될 수 있다. 그러므로, 전자부품을 내장시킨 회로소자를 양호한 양품률(yield)로 저비용으로 생산할 수 있다.
주로 에폭시 수지로 만들어진 절연성 수지가 전자부품 사이에 충전되어 있으므로, 전기 절연성이 향상되고, 회로소자로서의 신뢰성이 향상될 수 있다.
더욱이, 질화 알루미늄(aluminum nitride) 및 질화 붕소(boron nitride) 등을 함유한 절연성 수지를 이용하는 것에 의해 전자부품으로부터의 발열이 회로소자 전체에 확산될 수 있어 열 방사특성이 큰 폭으로 개선될 수 있게 된다.
또, 상기한 본 발명의 다른 실시예의 회로소자에 있어서, 회로소자는 2개의 회로블록을 가지고, 제 1 배선패턴이 제 1 플렉서블 배선부로 사용되고, 제 2 배선패턴은 외층 배선패턴이고, 제 3 배선패턴은 내층 배선패턴이며, 2개의 회로블록의 전자부품의 탑재면을 안쪽으로 하고, 제 1 플렉서블 배선부를 바깥쪽으로 하여 U자 모양으로 2개의 회로블록이 접어진다.
이와 같이 구성된 본 발명의 실시예의 회로소자에 따르면, 내층 배선패턴 측의 2개의 회로블록의 전자부품 탑재면이 서로 마주하고, 2개의 회로블록은 U자형으로 구부러진 제 1 플렉서블 배선부로 이루어지는 제 1 배선패턴에 의해 전기적으로 접속되어, 회로블록이 외층 배선패턴으로 덮이도록 할 수 있다. 또한, 2개의 회로블록 사이의 간격에 전자기 차폐효과를 가지는 절연성 수지가 충전되므로, 탑재 된 전자부품 사이의 상호 간섭이 효과적으로 방지될 수 있다.
본 발명의 다른 실시예의 회로소자에 있어서, 회로블록이 접혀졌을 때, 마주하는 회로블록의 내층 배선패턴들을 접속하고, 소정의 간격을 맞추는 도전성 스페이서(conductive spacer)가 설치될 수 있다.
이와 같이 구성된 본 발명의 실시예의 회로소자에 따르면, 양쪽 블록이 접어지는 동안, 탑재된 전자부품과 탑재된 전자부품과 대응하는 배선패턴 사이를 접속하는 영역에 과도한 응력 집중이 방지될 수 있을 뿐만 아니라, 2개의 회로블록 사이의 전기적 접속을 제 1 배선패턴(제 1 플렉서블 배선부)의 그것과 독립적으로 실시할 수도 있어 회로블록의 회로설계 및 전자부품의 탑재설계가 용이하게 된다.
상기한 본 발명은 다른 실시예의 회로소자에 있어서, 2개의 회로블록의 외층 배선패턴과 제 1 플렉서블 배선부는 전자기 차폐층을 구성할 수 있다.
이와 같이 구성된 본 발명의 실시예의 회로소자에 따르면, 전자기 차폐효과를 가지고 2개의 회로블록 사이의 간격에 충전된 절연성 수지는 탑재된 전자부품 사이의 상호 간섭을 효과적으로 방지하고 외부에 대한 회로블록의 전자기적 영향을 억제할 수 있다. 그러므로 고주파에서도 오동작이 적은 회로블록을 제공할수 있다.
상기한 본 발명의 다른 실시예의 회로소자에 있어서, 2개의 회로블록이 접혀진 상태로, 제 1 플렉서블 배선부와 반대측의 2개의 회로블록의 끝 부분이, 저융점 금속(low melting point metal) 또는 도전 접착제(conductive adhesive)로 접합된다.
이와 같이 구성된 본 발명의 실시예의 회로소자에 따르면, 회로소자의 외형 치수 안정성이 2개의 접어진 회로블록 사이에 수지만 충전된 것보다 주위 온도에 대하여 유지될 수 있다.
상기한 본 발명의 다른 실시예의 회로소자에 있어서, 제2의 플렉서블 배선부가 회로블록의 단부(end)로부터 연장될 수 있다. 다른 회로와의 접속단자가 제 2 플렉서블 배선부의 배선패턴에 형성된다.
이와 같이 구성된 본 발명의 실시예의 회로소자에 따르면, 다른 회로가 회로블록의 단부(end)로부터 연장된 제2의 플렉서블 배선부의 팁(tip) 또는 중간의 배선패턴에 전기적으로 접속되고 2개의 회로블록 및 제 1 플렉서블 배선부가 제조될 때 동시에 형성될 수 있다.
상기한 본 발명의 실시예의 회로소자에 있어서, 회로블록의 단부에 접지(ground)층으로부터 연장하는 제 3 플렉서블 배선부가 형성될 수 있다. 제 3 플렉서블 배선부는 전자부품 탑재면 측에 접혀지고 전자기 차폐층은 외층 배선패턴 및 제 1 플렉서블 배선부로 구성된다.
이와 같이 구성한 본 발명의 회로소자에 의하면, 전자기 차폐층이 회로블록의 단부로부터 연장된 제 3 플렉서블 배선부에 형성되고 2개의 회로블록 및 제 1 플렉시블 배선부가 제조될 때 동시에 형성된다. 제 3 플렉서블 배선부는 하나의 회로블록을 덮도록 배치되고 그 후 다른 회로블록이 작게 접어진다. 따라서, 2개의 회로블록에 탑재된 전자부품 사이의 전자기적 영향이 더욱 억제될 수 있다. 더욱이, 전원 및 접지면적이 넓어질 수 있어, 안정된 동작이 가능하다.
본 발명의 다른 실시예에 따르면, 예를 들면, 폴리이미드 수지로 만들어진 절연시트에, 제 1 배선패턴을 형성하는 단계와, 각각 분할적으로 배치된 회로블록에 대한 제 2, 제 3 배선패턴을 형성하기 위해 절연층과 동박(copper foil)을 적층하는 단계와, 제 1, 제 2, 제 3 배선패턴의 필요한 영역의 접속을 위해 도통공(conductive hole)을 형성하는 단계와, 제 2, 제 3 배선패턴을 형성하는 단계와, 제 3 배선패턴 상에 땜납 레지스트(solder resist)를 형성하는 단계와, 제 3 배선패턴 상에 전자부품을 탑재하고 그것에 의해 각각 분할적으로 배치된 제 2 배선패턴과 제 3 배선패턴에 복수의 회로블록을 형성하는 단계와, 절연시트의 전자 부품 탑재면을 안쪽으로 하고 제 1 배선패턴을 바깥쪽으로 하여 접는 공정과, 접어진 복수의 회로블록의 전자부품 탑재면 사이에, 예를 들면, 페라이트 가루(ferrite powder) 및 세라믹 가루가 분산된, 에폭시 수지 같은 전자기 차폐효과를 가지는 절연성 수지를 충전하는 공정과, 절연성 수지를 가열하고 경화하는 공정의 단계를 포함하는 복수의 회로블록을 가지는 회로소자의 제조방법이 제공된다.
상기와 같이 구성된 본 발명의 실시예의 회로소자의 제조방법에 따르면, 절연시트의 양면에 동도금(plated copper) 및 도전성 페이스트(conductive paste)와 같은 도전성 배선패턴이 포토리소그래픽법(photolithography method) 또는 인쇄법(printing method)에 의해 형성되고, 양면의 배선패턴이 전기적으로 접속된 후, 전자부품이 탑재되어 그것에 의해 복수의 회로블록을 형성한다. 이때, 회로블록은 절연시트의 한쪽 면에 배치되는 제 1 배선패턴에 의해 전기적으로 접속된다. 따라서, 제 1 배선패턴에 복수의 회로블록을 접고 복수의 회로블록 사이에 전자기 차폐효과를 가지는 절연성 수지를 충전하고 절연성 수지를 경화시키는 것에 의해, 탑재된 전자부품 사이의 상호 간섭이 적은 회로소자를 제조할 수 있다.
도 1a~1e를 참조하여, 본 발명의 회로소자 및 회로소자의 제조방법의 적합한 실시예를 설명한다.
도 1a~1e는 본 실시예에 따른 회로소자의 제조방법을 나타내는 제조공정 흐름도이다. 회로소자는 4층 플렉스-리지드(flex-rigid) 기판을 베이스로 사용하여 제조된다.
도 1a는 4층 플렉스-리지드(flex-rigid) 기판의 횡단면도이고, 도 1b는 도전성 페이스트가 도포된 후의 기판의 횡단면도이고, 도 1c는 전자부품이 탑재된 후의 기판의 횡단면도이고, 도 1d는 절연성 수지가 도포된 후의 기판의 횡단면도이고, 도 1e는 접기(folding)와 경화(curing)를 통해 형성된 회로소자의 횡단면도이다.
도 1a~e에 있어서, 부호(10)는 4층 플렉스-리지드(flex-rigid) 기판을 나타내고, 부호(11)는 절연성 기재로 사용된 폴리이미드 수지로 만들어진 폴리이미드 시트를 나타내고, 부호(12)는 폴리이미드 시트(11)의 양면에 형성된 배선패턴을 나타내고, 부호(13)는 에폭시 수지로 만들어지고 배선패턴(12)의 영역(BL1)과 영역(BL2)을 덮는 절연층을 나타내고, 부호(14)는 절연층 위에 형성된 배선패턴을 나타낸다.
부호(15)는 유연성을 가지고 영역(BL1)과 영역(BL2)의 경계영역의 폴리이미드 시트(11) 상에, 에폭시 수지 절연층이 제거된 배선패턴(12(b-3))을 형성하는 플 렉서블 배선부(flexible wiring part)를 나타낸다. 부호(21)는 영역(BL1)에 탑재되고, 예를 들면, 고주파 신호처리 회로를 구성하는 전자부품을 나타내고, 부호(22)는 영역(BL2)에 탑재되고, 예를 들면, 중간주파 신호처리 회로를 구성하는 전자부품을 나타낸다. 부호(23)는 전체 전자부품 탑재면의 피복(cover coat)으로서의 밀봉 수지(sealing resin)를 나타낸다.
영역(BL1)은 전자부품이 탑재된 고주파 신호 처리용 회로블록이 형성된 배선기판의 부분에 해당하고, 반면에 영역(BL2)은 전자부품이 탑재된 중간주파 신호처리용 회로블록이 형성된 배선기판의 부분에 해당한다. 두 회로블록은 모두 플렉서블 배선부(15)에 의해 전기적으로 접속된다.
도 1e는 최종공정 후의 본 실시예의 회로소자의 횡단면도이다. 이하 회로소자의 제조방법을 순서대로 설명한다.
다음에 있어, 기재(base material)로서 도 1a에 나타낸 4층 플렉스-리지드 기판(10)을 제 1에서 제 9 단계로 나누어 설명한다.
플렉스-리지드 기판(10)은 폴리이미드 시트(11)를 베이스로 만들어진 플렉서블 배선부(배선패턴(12(b-3)))(15)와 경화된 유리 에폭시 수지로 만들어진 층간 절연층(13(a-1), 13(a-2), 13(b-1), 13(b-2))을 가지는 리지드 기판으로 만들어진 영역(BL1) 및 영역(BL2)으로 구성된다. 즉, 배선기판은 접을 수 있고 구부려질 수 있는 부분(배선패턴 (12(b-3)))(15)과 전자부품이 탑재된 리지드부(영역(BL1)과 영역(BL2))의 혼합으로 만들어진다.
즉, 예를 들면, 제 1 단계로서, 도 1a에 나타낸 얇은 폴리이미드 시트(11)의 소정 위치에 레이저 혹은 프레스 가공을 사용한 펀칭에 의해 도통공이 형성되고, 전체 기판표면에 도금이 행해진다.
제 2 단계로서, 도 1a에 나타낸 폴리이미드 시트(11)의 영역(BL1)에 배선패턴(12(a-1), 12(b-1))이 형성되고, 영역(BL2)에 배선패턴(12(a-1), 12(b-2))이 형성된다. 영역(BL1)과 영역(BL2) 사이의 경계영역에 배선패턴(12(a-1))과 배선패턴(12(b-3))이 형성되고, 전자는 배선패턴(12(a-1))을 전기적으로 접속하고 배선패턴(12(a-2))과 후자는 배선패턴(12(b-1))과 배선패턴(12(b-2))을 전기적으로 접속한다. 피복(cover coat)은 전체 표면에 걸쳐 형성된다.
제 3 단계로서, 유리 에폭시 수지와 동박(copper foil)은 영역(BL1) 및 영역(BL2)의 윗면과 아랫면을 덮으며 적층되고, 절연층(13(a-1), 13 (a-2), 13(b-1), 13(b-2))을 형성하기 위해 가열된다. 배선패턴(12(a-11), 12(a-20), 12(b-1), 12(b-2))과의 접속을 위한 도통공은 레이저가공 및 도금에 의해 형성된다.
제 4 단계로서, 최상층으로서, 배선패턴(14(a-1), 14(b-1))이 영역(BL1)에 형성되고, 배선패턴(14(a-2), 14(b-2))은 영역(BL2)에 형성된다. 배선패턴(14(b-1))은, 전자기 차폐층으로 기능하도록 영역(BL1)의 거의 전체 표면을 덮어 형성된다. 배선패턴(14(b-2))은, 회로소자(도 1e)를 다른 배선기판 등과 전기적으로 접속하기 위해 일반적으로 격자모양(lattice shape)의 그리드 랜드(grid land)를 가지도록 형성된다.
다음으로, 도 1b에 나타낸 바와 같이, 도전성 페이스트(16)는 4층 플렉스-리 지드 기판(10)의 위 표면에 도 1b에 나타낸 바와 같이 전자부품이 탑재되는 위치에, 인쇄법(printing)이나 투여법(dispensing method)에 의해 형성된다.
다음으로, 도 1c에 나타낸 바와 같이, 4층 플렉스-리지드 기판(10)에 전자부품이 탑재된다. 영역(BL1)에는, 제 1 회로블록을 형성하기 위해 고주파 신호처리 회로를 구성하는 전자부품(21a, 21b, 21c, 21d, 21e)이 탑재된다. 영역(BL2)에는, 제2의 회로블록을 형성하기 위해 중간주파 신호처리 회로를 구성하는 전자부품(22a, 22b, 22c)이 탑재된다. 그 후, 4층 플렉스-리지드 기판(10)에 전자부품이 탑재된 상태로, 예를 들면, 동작검사 등의 성능검사가 회로블록 단위로 실시될 수 있다.
다음으로, 도 1d에 나타낸 바와 같이, 밀봉 수지(23)가 4층 플렉스-리지드 기판(10)의 전자부품(21a~21e, 22a~22c)의 탑재면 전체에 도포되고, 전자기 차폐효과를 부여하기 위해 가건조(preliminarily dried) 된다. 밀봉 수지는 전기 절연성이 뛰어난 에폭시 수지에 페라이트 가루 및 세라믹 가루를 분산시켜 만들어진다.
다음으로, 도 1e에 나타낸 바와 같이, 배선패턴(12(a-3) 및 12(b-3))을 가지고 제 1 회로블록(영역(BL1))과 제 2 회로블록(영역(BL2)) 사이의 경계영역에 형성된 플렉서블 배선부(15)가 밀봉 수지(23)의 도포면을 안쪽으로 하고 배선패턴(12(b-3))의 도체를 바깥쪽으로 하여 U자 모양으로 구부려지고, 그것으로서 제 1 회로블록을 제 2 회로블록에 적층한다. 이러한 방법으로, 배선패턴(14(b-1))의 전자기 차폐층이 위 표면에 배치되고, 배선패턴(14(b-2))에 의한 그리드 랜드(grid land)가 아래쪽 면에 배치된다.
마지막으로, 도 1e에 나타낸 바와 같이, 이러한 구조는 소정의 두께로 도시하지 않은 지그(jig)에 수납되어 본 실시예의 회로소자를 형성하기 위해 가열되고 경화된다.
도 1a~1e에 나타낸 실시예의 회로소자 및 회로소자의 제조방법에 따르면, 예를 들면, 동작검사 등의 성능검사는 전자 부품(21a~21e, 22a~22c)을 제 1 및 제 2 회로블록에 탑재한 후에 실시되고, 불량은 최종 회로소자를 형성하기 위해 접어지기 전에 제거된다. 그러므로, 전자부품(21a~21e 및 22a~22c)을 내장시킨 회로소자가 양호한 양품률(yield)로 저비용으로 생산될 수 있다.
주로 에폭시 수지로 만들어진 절연성 수지가 고주파 신호 처리 회로의 전자부품(21a~21e)과 중간주파 처리회로의 전자부품(22a~22c)의 사이에 충전된다. 따라서 절연성을 향상시킬 수 있고, 전자부품 사이의 상호 간섭을 현저하게 억제할 수 있고 회로소자로의 신뢰성을 향상시킬 수 있다.
전자기 차폐체로 회로소자를 덮는 구조가 용이하게 얻어진다. 그러므로, 각 회로블록 사이 및 외부외의 전자기 차폐가 완벽해진다. 차폐 케이스 등이 불필요할 뿐만 아니라, 외부로의 악영향도 피할 수 있어 전자기 차폐 대책이 용이하게 실시될 수 있다.
또한, 전자부품으로부터의 발열이 회로소자 전체에 확산될 수 있으므로, 열방사특성(heat radiation characteristic)이 큰 폭으로 개선될 수 있다.
더욱이, 접힌 구조가 실현되므로, 회로소자는 3차원적 공간절약을 제공한다.
도 2a~2e를 참조하여, 본 발명의 회로소자 및 회로소자의 제조방법을 실시하 기 위한 최선의 형태의 다른 예를 설명한다.
도 1a~1e에 나타낸 실시예의 회로소자에 비하여, 도 2a~2e에 나타낸 실시예의 회로소자는 전자부품이 탑재될 때 동시에 높이조정 핀이 탑재되는 것과 밀봉 수지(23)가 접은 후에 충전된다는 점이 다르다. 이하의 도 2a~2e에 나타낸 실시예의 설명에서는, 도 1a~1e과 같은 부분은 동일한 부호로 나타낸다.
도 1a~1e에 나타낸 회로소자와 같이, 본 실시예의 회로소자도 4층 플렉스-리지드 기판을 베이스기재로 사용한다. 도 2a~2e는 회로소자의 제조방법을 나타내는 제조공정 흐름도이다.
도 2a는 4층 플렉스-리지드 기판의 횡단면도이고, 도 2b는 도전성 페이스트가 도포된 후의 기판의 횡단면도이고, 도 2c는 전자부품과 간격유지 핀이 탑재된 후의 기판의 횡단면도이고, 도 2d는 접어진 후의 기판의 횡단면도이고, 도 2d는 절연성 수지를 충전, 가열, 경화하여 형성된 회로소자의 횡단면도이다.
먼저, 도 2a에 나타낸 바와 같이, 도 1a에 나타낸 것과 동일 구성의 4층 플렉스-리지드 기판(10)이 준비된다.
다음으로, 도 2b에 나타낸 바와 같이, 도 1b를 참조하여 설명한 바와 같이, 도전성 페이스트(16)가 4층 플렉스-리지드 기판(10)의 윗면에 도 2b에 나타낸 대로 전자부품이 탑재되는 위치에, 인쇄법이나 투여법에 의해 형성된다.
다음으로, 도 2c에 나타낸 바와 같이, 도 1c를 참조하여 설명한 바와 같이, 4층 플렉스-리지드 기판(10)에 전자부품이 탑재된다. 영역(BL1)에는, 아날로그 신호처리 회로를 구성하는 전자부품(21a, 21b, 21c, 21d, 21e)이 제 1 회로블록을 형성하기 위해 탑재된다. 영역(BL2)에는, 디지털 신호처리 회로를 구성하는 전자부품(22a, 22b)이 제 2 회로블록을 형성하기 위해 탑재된다. 구리와 같은 도전성이 좋은 도체로 만들어진 핀(25)이 도전성 페이스트 등을 사용하여 제 2 회로블록의, 예를 들면, 네 모퉁이에 탑재된다.
이 핀(25)은, 제 1 회로블록(영역(BL1))과 제 2 회로블록(영역 (BL2))이 접어졌을 때 회로블록 사이를 소정의 간격으로 유지하고, 두 블록을 접착하고 고정하여 모양의 안정성에 기여한다. 또한, 필요에 따라, 핀은 영역(BL1)의 전자부품(21a~21e)의 탑재면 상의 배선패턴(12(a-1), 14(a-1))과 영역(BL2)의 전자부품(22a, 22b) 탑재면 상의 배선패턴(12(a-2), 14(a-2))을 전기적으로 접속한다.
다음으로, 도 2d에 나타낸 바와 같이, 제 1 회로블록(영역(BL1))과 제 2 회로블록(영역(BL2)) 사이의 경계영역에 형성된 배선패턴(12(a-3), 12(b-3))을 가지는 플렉서블 배선부(15)는 전자부품(21a~21e, 22a, 22b)이 탑재된 측을 안쪽으로, 배선패턴(12(b-3))의 도체를 바깥쪽으로 하여 U자 모양으로 구부려지고, 그로 인해 제 1 회로블록을 제 2 회로블록 위에 적층한다. 이러한 방법으로, 배선패턴(14(b-1))의 전자기 차폐층이 위 표면에 배치되고, 배선패턴(14(b-2))에 의한 그리드 랜드가 아래쪽 면에 배치된다. 두 블록간의 소정 간격은 핀(25)에 의해 유지된다.
다음으로, 도 2e에 나타낸 바와 같이, 밀봉 수지(23)가 U자 모양으로 접어진 제 1 회로블록과 제 2 회로블록 사이의 간격에 전자기 차폐효과를 부여하기 위해 충전된다. 밀봉 수지(23)는 전기 절연성이 뛰어난 에폭시 수지에 페라이트 가루 및 세라믹 가루를 분산시켜 만들어진다. 이러한 구조는 도면에 나타낸 형태를 유지하기 위해, 예를 들면, 지그(jig) 내에서 소정의 두께로, 본 실시예의 회로소자를 형성하기 위해 가열되고 경화된다.
도 2a~2e에 나타낸 실시예의 회로소자 및 회로소자의 제조방법에 대해서도 도 1a~1e에 나타낸 실시예와 같은 작용효과를 얻을 수 있는 것은 용이하게 이해될 수 있다.
또한, 도 2a~2e에 나타낸 실시예에 있어서, 핀(25)이 수직으로 탑재되고 제 1 회로블록(영역(BL1))과 제 2 회로블록(영역(BL2))이 도전성 페이스트로 접착되고 고정된다. 그러므로, 두 블록은 소정 간격으로 유지되고, 두 블록이 접어지는 동안, 탑재된 전자부품과 이에 대응하는 배선패턴의 접속영역 사이에 여분의 응력이 집중되는 것을 방지할 수 있을 뿐만 아니라, 핀이 두 블록을 접착하고 고정하여 모양의 안정성에 기여할 수도 있다. 또한, 필요에 따라, 핀은 접어지고 서로 마주하는 배선패턴(12(a-1), 14(a-1))과 배선패턴(12(a-2), 14(a-2))을 전기적으로 접속하여, 회로블록의 회로설계나 전자부품의 탑재설계가 용이하게 된다.
도 3a~3d를 참조하여, 본 발명의 회로소자 및 회로소자의 제조방법을 실시하기 위한 최선의 형태의 다른 예를 설명한다.
도 1a~1e에 나타낸 실시예의 회로소자에 비하여, 도 3a~3d에 나타낸 실시예의 회로소자는, 폴리이미드 시트(11)가 제 2 회로블록의 끝에서부터 연장되고, 도체의 배선패턴에 의해 형성된 커넥터가 첨단부(top end portion)에 설치되고, 밀봉 수지(23)가 도 2a~2e에 나타낸 실시예와 같이 기판이 접어진 후에 충전되는 점이 다르다. 이하의 도 3a~3d에 나타낸 실시예의 설명에서는 도 1a~1e와 같은 부분은 동일한 부호로 나타낸다.
본 실시예의 회로소자도 역시 4층 플렉스-리지드 기판을 베이스기재로서 사영하여 제조된다. 도 3a~d는 회로소자의 제조방법을 나타내는 제조공정 흐름도이다.
도 3a는 플렉서블 커넥터를 가지는 회로블록의 횡단면도이고, 도 3b는 접어진 후의 회로블록의 횡단면도이고, 도 3c는 절연성 수지를 충전하고 경화하여 형성된 회로소자의 횡단면도이며, 도 3d는 플렉서블 커넥터 팁(flexible connector tip)의 확대 사시도이다.
먼저, 도 3a에 나타낸 대로, 전자부품이 탑재된 4층 플렉스-리지드 기판(10)이 형성된다.
4층 플렉스-리지드 기판(10)은, 도 1a에 나타낸 영역(BL2)의 폴리이미드 시트(11)와 다른 점으로서 도 3a에서 좌측으로 더욱 연장된 폴리이미드 시트(11)를 가진다. 연장된 폴리이미드 시트(11)의 위 표면(11a)에, 배선패턴(12(a-4))이 형성되고 아래쪽 면(11b)에, 배선패턴(12(b-4))이 형성되어 이로써 플렉서블 커넥터부(17)를 형성한다. 도 1a~1e에 나타낸 실시예와 같이, 도 3a에 나타낸 바와 같이, 도전성 페이스트가 소정 위치에 형성되고 그 후 영역(BL1)에 전자부품(21a~21e)이 탑재되고, 영역(BL2)에 전자부품(21a, 21b)이 탑재된다.
플렉서블 커넥터부(17)를 구성하는 연장된 폴리이미드 시트(11)의 위 표면(11a)의 배선패턴(12(a-4))의 첨단부(tip)는, 도 3d의 확대 사시도에 나타낸 바와 같이, 일반적으로 직사각형 모양의 도통 패드(conductive pad)를 가진다. 리이미드 시트(11) 아래 면(11b)의 배선패턴(12(b-4))은 접지(ground)로 사용된다.
다음으로, 도 3b에 나타낸 바와 같이, 제 1 회로블록(영역(BL1))과 제 2 회로블록(영역(BL2))의 사이의 경계영역에 형성된 배선패턴(12(a-3), 12(b-3))을 가지는 플렉서블 배선부(15)는, 전자부품(21a~21e, 22a, 22b)을 탑재하는 쪽을 안쪽으로, 배선패턴(12(b-3))의 도체를 바깥쪽으로 하여 U자 모양으로 구부려지고, 이로써 제 1 회로블록을 제 2 회로 블록 위에 적층한다. 또한, 연장된 플렉서블 커넥터부(17)는 제 1 회로블록과 제 2 회로블록의 개구부(opening)를 거의 덮도록 하기 위해 제 2 회로블록(영역(BL2))에 가까운 부분이 구부려진다.
다음으로, 도 3c에 나타낸 바와 같이, 밀봉 수지(23)가 제 1 회로블록과 제 2 회로블록의 간격과 접혀진 플렉서블 커넥터부(17)에 의해 형성되는 공간에 전자기 차폐효과를 부여하기 위해 충전된다. 밀봉 수지(23)는 전기 절연성이 뛰어난 에폭시 수지에 페라이트 가루 및 세라믹 가루를 분산시켜 만들어진다. 이러한 구조는 도면에 나타낸 형태를 유지하기 위해, 예를 들면, 지그(jig) 내에서 소정의 두께로 유지되고, 본 실시예의 회로소자를 형성하기 위해 가열되고 경화된다.
본 도면 3a~3d에 나타낸 실시예의 회로소자 및 회로소자의 제조방법에 대해서도 도 1a~1e에 나타낸 실시예와 같은 작용 효과가 얻어질 수 있는 것은 용이하게 이해될 수 있다.
또한, 도 3a~d에 나타낸 실시예에 있어서, 4층 플렉스-리지드 기판이 제조되는 동안, 연장된 플렉서블 커넥터부(17)가 용이하게 만들어질 수 있다. 필요에 따라, 윗면(11a)의 배선패턴(12(a-4)) 또는 아랫면(11b)의 배선패턴(12(b-4))의 어느 쪽도 전자기 차폐층으로 사용될 수 있다. 이러한 전자기 차폐층은 회로소자가 전체로서 통 구조(tubular structure)를 가지게 하고, 큰 차폐효과가 얻어질 수 있다.
도 4a 및 4b를 참조하여, 본 발명의 회로소자 및 회로소자의 제조방법의 다른 적합한 실시예를 설명한다.
도 3a~3d에 나타낸 실시예에서는, 제 2 회로블록의 끝에서 연장된 배선패턴을 가지는 폴리이미드 시트(11)가 플렉서블 커넥터부로서 이용된다. 도 4a~4b에 나타낸 실시예에서는, 플렉서블 커넥터부가 제 1 회로블록과 제 2 회로블록의 사이에 배치된다.
이하의 도 4a~4b에 나타낸 실시예의 설명에서는, 도 1a~1e와 같은 부분은 동일한 부호를 사용하여 나타낸다.
본 실시예의 회로소자도 역시 4층 플렉스-리지드 기판을 베이스기재로 사용하여 제조된다. 도 4a 및 4b는 본 실시예의 회로소자의 제조방법을 나타내는 제조공정 흐름도이고, 도 3a에 나타낸 플렉스-리지드 기판(10)의 제조공정에서 이어지는 것이다.
도 4a는 플렉서블 배선부가 제 1 회로블록과 제 2 회로블록의 사이에 배치된 후의 회로소자의 횡단면도이고, 도 4b는 제 1 회로블록과 제 2 회로블록의 사이의 간격에 절연성 수지를 충전하고 경화하여 형성된 회로소자의 횡단면도이다.
도 4a와 4b에 나타낸 실시예의 회로블록은, 도 3a를 참조하여 설명한 바와 같은 방법으로 형성된 연장된 폴리이미드 시트로 4층 플렉스-리지드 기판에 전자부품을 탑재하는 것에 의해 형성된다. 도 3a~3e에 나타낸 실시예에 있어서, 연장된 부분은 플렉서블 커넥터부(17)로 이용되고, 이에 반해, 도 4a와 4b에 나타낸 실시예에서는, 연장된 부분은 전자기 차폐층으로 이용되는 플렉서블 배선부(117)로 이용된다.
도 4a에 나타낸 바와 같이, 플렉서블 배선부(117)는 제 2 회로블록의 전자부품 탑재면 측에 접어지고 그 후 제 1 회로블록은 플렉서블 배선부를 덮어씌우도록 배치된다.
도 4b에 나타낸 바와 같이, 제 1 회로블록, 플렉서블 배선부(17), 제 2 회로블록 사이의 간격에 전자기 차폐효과를 부여하기 위해 밀봉 수지(23)가 충전된다. 밀봉 수지(23)는 전기 절연성이 뛰어난 에폭시 수지에 페라이트 가루 및 세라믹 가루를 분산시켜 만들어진다. 이러한 구조는 도면에 나타낸 형태를 유지하기 위해, 예를 들면, 지그(jig) 내에서 소정의 두께로 유지되고, 본 실시예의 회로소자를 형성하기 위해 가열되고 경화된다.
도 4a 및 4b에 나타낸 실시예의 회로소자 및 회로소자의 제조방법에 대해서도 도 1a~1e에 나타낸 실시예와 같은 작용효과를 얻을 수 있는 것은 용이하게 이해될 수 있다.
또한, 도 4a 및 4b에 나타낸 실시예에서는, 제 1 회로블록과 제 2 회로블록에 배치된 전자부품이 전자기 차폐층에 의해 완전하게 분리되어 전자부품 사이의 상호 간섭을 거의 완전히 억제할 수 있어, 회로소자의 동작 안정성에 크게 기여한 다.
또, 상술한 도 1a~도 4b에 나타낸 실시예에서는, 2개의 회로블록과 2개의 회로블록을 전기적으로 접속하는 1개의 플렉서블 배선부(15)가 사용되었으나, 본 발명은 이것에 한정되지 않고, 2개 또는 그 이상의 플렉서블 배선부(15)에 의해 전기적으로 접속된 3개 또는 그 이상의 회로블록이 사용될 수도 있다. 이들 회로블록은 접혀지고 블록들 사이의 간격에 밀봉 수지(23)가 충전되어 회로소자를 형성하기 위해 가열되고 경화된다. 이러한 회로소자도 역시 상술한 실시예와 같은 작용 효과를 얻을 수 있는 것은 용이하게 이해될 수 있다.
회로블록으로부터 외부로의 전자기파의 누출이, 도 4a 및 4b에 나타낸 실시예와 같이, 회로소자를 덮도록 플렉서블 배선부를 회로소자의 외부로 연장하는 것에 의해, 더욱 억제될 수 있는 것도 역시 용이하게 이해될 수 있다.
상술한 도 1a~도 4b에 나타낸 실시예에서는, 단일의 회로소자가 제조되었으나, 멀티 디바이스 기판(multi device board)을 이용하여 복수의 회로소자가 동시에 제조될 수도 있다.
도 1a~1e에 나타낸 실시예의 회로소자가 복수개 동시에 제조될 때, 먼저 도 1a에 나타낸 플렉스-리지드 기판이 복수 나란히 배열된 구조를 가지는 멀티 디바이스 기판이 준비된다. 즉, 멀티 디바이스 기판은 제 1 회로블록, 제 2 회로블록, 플렉서블 배선부(15)로 구성되는 배선기판부를 하나의 단위로, 제 1 회로블록, 제 2 회로블록, 플렉서블 배선부(15)를 나열하여 형성된다. 다음으로, 전자부품이 탑재된 후, 밀봉 수지(23)가 전자부품을 덮고 나서 접혀진다. 예를 들면, 이러 한 구조는, 예를 들면, 도 5a(본 예에서는, 6개의 회로소자(10＇-1~10'-6)가 동시에 제조된다) 및 5b에 나타낸 가열 지그(heating jig)(50)의 아래쪽 금형(50b) 내에서, 이러한 구조가 도 5b의 확대 횡단면도에 나타낸 위쪽 금형(50a)에 의해 소정 두께로 가압되는 동안 가열되고 경화되어, 이로써 막대 모양의 복수의 집적된 회로소자가 형성되게 된다. 이러한 복수의 회로소자로 구성되는 성형체(molded body)는 도 5c에 나타낸 바와 같이, 개별 회로소자로 절단된다.
다른 플렉서블 배선부가 도 1a~1e에 나타낸 실시예의 회로소자의 제 1 회로블록 또는 제 2 회로블록의 한쪽 끝에 형성될 수 있다. 회로블록이 접혀진 상태에서, 다른 플렉서블 배선부는 제 1 회로블록 또는 제 2 회로블록의 다른 쪽 끝에 통체(tubular body)를 형성하기 위해 납땜 등으로 접속된다. 그 후, 밀봉 수지가 통체 내에 충전되고 통체의 모양으로 가열되고 성형(mold) 된다. 이러한 방법으로, 기계적 강도와 전자기 차폐특성이 확보될 수 있다.
기판으로 4층 플렉스-리지드 기판 이외의 기판도 사용될 수 있다. 예를 들면, 플렉스-리지드 기판은 3, 4층이 양면 폴리이미드 배선기판, 그 위에 폴리이미드로 이루어진 덮개층(cover lay), 그 위에 유리 에폭시 수지로 이루어진 층을 통하여 형성된 1, 2, 5, 6층을 가질 수도 있고, 플렉스-리지드 기판은 3, 4층이 양면 폴리이미드 배선기판, 그 위에 형성된 폴리이미드로 이루어진 덮개층, 그 위에 형성된 폴리이미드 수지로 이루어진 1, 2, 5, 6층을 가질 수도 있다.
플렉스-리지드 기판은 1, 2층이 양면 폴리이미드 배선판, 3, 4, 5, 6층이 폴리이미드 기판에 접합된 리지드 기판을 가질 수도 있다.
상술한 전기 절연성과 전자기 차폐효과를 가지는 밀봉 수지(23)는, 주 에폭시 수지로 상품명 WE-20/HV-19(일본 펠녹스사(Nippon Pelnox Corporation) 제조), 상품명 EX-690/H-369(산유렉사(Sanyu Rec Co. Ltd.) 제조), 상품명 에피코트(Epikote) 828/에피쿠어(Epikure) 113 (일본 에폭시 레진사(Japan Epoxy Resines Co. Ltd.) 제조) 등이 사용될 수 있고, 분산제는 상품명 SN-분산제(SN-dispersant) 9228(산 놉코사(San Nopco Limited) 제조), 상품명 슬로스퍼스(Slosperse)(아베시아사(Avecia Ltd.) 제조)등이 사용될 수 있다.
페라이트는 비중이 4.9인 니켈 아연 페라이트(nickel zinc ferrite)를 이용할 수 있고 세라믹은 알루미나 가루(alumina powders) 혹은 질화 알루미늄 가루(aluminum nitride powders)를 이용할 수 있다. 알루미나 가루는 f5~30㎜의 입경(grain diameter)을 가질 수 있고 질화 알루미늄 가루는 f5~30㎜의 입경을 가질 수 있다.
밀봉 수지(23)로서 사용되는 것은 1)에폭시 수지 30wt％＋페라이트 50wt％＋알루미나 20wt％＋분산제 1wt％ 또는 그 이하, 2)에폭시 수지 30wt％＋페라이트 50wt％＋질화 알루미늄 20wt％＋분산제 1wt 또는 그 이하, 3)에폭시 수지 50wt％＋페라이트 20wt％＋알루미나 30wt％＋분산제 1wt％ 또는 그 이하의 것이 이용된다. 질화 알루미늄은 열전도성이 높으므로 전력소비가 큰 반도체 장치 등이 탑재될 때 사용된다.
본 발명의 회로소자 및 회로소자의 제조방법은, 상술한 예에 한정되지 않을 뿐 아니라, 본 발명의 요지를 벗어나지 않고 여러 가지 구성이 사용될 수도 있음은 당연하다.
본 명세서는 일본 특허청에 2004년 8월 31일 출원된 일본특허문헌 JP 2004-253592호에 관한 주제와, 여기에 속하는 모든 내용을 참조로서 포함한다.
본 발명이 속하는 기술분야에서 당업자에 의해 여러 가지 수정, 결합, 부분결합 및 변경이 설계상의 요구나 다른 요인에 의해 첨부된 청구의 범위 및 이와 동등한 범위 내에서 발생할 수 있음은 당연하다.
본 발명의 실시예의 회로소자 및 회로소자의 제조방법에 따르면, 예를 들면, 동작검사 등의 성능검사를 전자부품이 회로블록에 탑재될 때 행하고 회로소자를 형성하기 위해 회로블록을 접기 전에 불량을 제거할 수 있다. 따라서, 전자부품이 내장된 회로소자를 양호한 양품률(yield)과 낮은 비용으로 생산할 수 있다. 주로 에폭시 수지로 만들어진 절연성 수지가 전자부품 사이에 충전되어 있으므로, 전기 절연성이 향상될 수 있고, 회로소자로서의 신뢰성이 향상될 수 있다. 또한, 전자부품에서 발생된 열은 충전된 수지 및 회로블록의 배선패턴을 통하여 회로소자 전체에 확산될 수 있어, 열 방사특성이 큰 폭으로 개선될 수 있다.
또, 전자기 차폐체로 회로소자가 덮이는 구조가 용이하게 구현될 수 있으므로, 회로블록들 및 외부와의 전자기 차폐가 가능하다. 따라서, 과도한 차폐 케이스 등이 불필요할 뿐만이 아니라, 외부에 대한 간섭도 피할 수 있고, 전자기 차폐대책을 용이하게 할 수 있다.
접히고 적층된 구조가 사용되므로, 회로소자는 3 차원적인 공간절약을 제공 한다.

Claims (10)

  1. 복수의 회로블록을 포함하는 회로소자에 있어서:
    유연성이 있는 절연시트의 하나의 표면상에, 제 1 배선패턴과 제 2 배선패턴이 형성되고, 상기 제2 배선패턴은 분할적으로 배치된 복수의 패턴을 포함하고 상기 제 1 배선패턴과 전기적으로 접속되며;
    상기 절연시트의 다른 면의 상기 제 2 배선패턴과 대응하는 영역에, 복수의패턴을 포함하는 제 3 배선패턴이 형성되고, 상기 제 2 배선패턴과 도통공을 통하여 전기적으로 접속되고;
    복수의 분할 배치된 회로블록을 형성하기 위해 상기 제 3 배선패턴 상에 전자부품이 탑재되고;
    상기 복수의 회로블록은 상기 절연시트의 상기 전자부품 탑재면을 안쪽으로 하고 상기 제 2 배선패턴을 바깥쪽 방향으로 하여 접혀지고;
    전자기 차폐효과를 가지는 절연성 수지가 상기 복수의 접혀진 회로블록 사이의 간격에 충전되도록 구성된 것을 특징으로 하는 회로소자.
  2. 제 1항에 있어서,
    상기 제 1 배선패턴이 제 1 플렉서블 배선부로 사용되고;
    상기 제 2 배선패턴이 외층 배선패턴으로 사용되고;
    상기 제 3 배선패턴이 내층 배선배턴으로 사용되고;
    2개의 상기 회로블록이 상기 2개의 회로블록의 전자부품 탑재면을 안쪽으로 하고, 상기 제 1 플렉서블 배선부를 바깥쪽으로 하여 U자 모양으로 접혀지도록 구성된 것을 특징으로 하는 회로소자.
  3. 제 2항에 있어서,
    상기 회로블록이 접혀졌을 때 마주하는 상기 회로블록의 상기 내층 배선패턴을 연결하고 소정의 간격을 만드는 도체 스페이서(conductive spacer)로 구성된 것을 특징으로 하는 회로소자.
  4. 제 2항에 있어서,
    2개의 상기 회로블록의 상기 외층 배선패턴 및 상기 제 1 플렉서블 배선부에 전자기 차폐층을 형성하도록 구성된 것을 특징으로 하는 회로소자.
  5. 제 2항에 있어서,
    2개의 상기 회로블록의 외층 배선패턴의 하나가 다른 배선판을 접속하기 위한 그리드 랜드(grid land)를 가지도록 형성된 것을 특징으로 하는 회로소자.
  6. 제 2항에 있어서,
    상기 제 1 플렉서블 배선부와 반대측의 2개의 상기 회로블록의 단부가 2개의 상기 회로블록이 접어진 상태로 저융점 금속으로 접합되도록 구성된 것을 특징으로 하는 회로소자.
  7. 제 2항에 있어서,
    제 2 플렉서블 배선부가 상기 회로블록의 단부에 형성되고;
    다른 회로와의 접속단자가 상기 제 2 플렉서블 배선부의 배선패턴에 형성되도록 구성된 것을 특징으로 하는 회로소자.
  8. 제 2항에 있어서,
    접지층(ground layer)으로부터 연장하는 제 3 플렉서블 배선부가 상기 회로블록의 단부에 형성되고;
    상기 제 3 플렉서블 배선부는 상기 전자부품의 탑재면 측에 접어지고;
    전자기 차폐층은 상기 외층 배선패턴과 상기 제 3 플렉서블 배선부로 구성된 것을 특징으로 하는 회로소자.
  9. 복수의 회로블록을 포함하는 회로소자의 제조방법에 있어서, 상기 제조방법은:
    절연시트에, 제 1 배선패턴을 형성하는 단계와;
    각각 분할적으로 배치된 회로블록을 형성하기 위한 제 2 및 제 3 배선패턴을 형성하기 위해 절연층과 동박(copper foil)을 형성하는 단계와;
    상기 제 1, 제 2, 제 3 배선패턴의 필요한 영역의 접속을 위한 도통공을 형 성하는 단계와;
    상기 제 2 및 제 3 배선패턴을 형성하는 단계와;
    상기 제 3 배선패턴 상에 땜납 레지스터(solder resist)를 형성하는 단계와;
    상기 제 3 배선패턴 상에 전자부품을 탑재하는 단계를 포함하고,
    그것에 의해 분할적으로 배치된 상기 제 2 및 상기 제 3 배선패턴에 복수의 회로블록을 각각 형성하고,
    상기 제조방법은 또한:
    상기 절연 시트의 상기 전자부품 탑재면을 안쪽으로 하고, 상기 제 1 배선패턴을 바깥쪽으로 하여 회로패턴을 접는 단계와;
    전자기 차폐효과가 있는 절연성 수지를 접어진 복수의 상기 회로블록의 상기 전자부품 탑재면 사이에 충전하는 단계와;
    상기 절연성 수지를 가열하고 경화시키는 단계로 구성된 것을 특징으로 하는 회로소자의 제조방법.
  10. 제 9항에 있어서,
    상기 절연시트는 폴리이미드를 포함하고,
    전자기 차폐효과가 있는 절연성 수지는 페라이트 가루(ferrite powder) 및 세라믹 가루를 분산시킨 에폭시 수지를 포함하도록 구성된 것을 특징으로 하는 회로소자의 제조방법.
KR1020050078248A 2004-08-31 2005-08-25 회로소자 및 회로소자의 제조방법 KR20060050648A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004253592A JP2006073683A (ja) 2004-08-31 2004-08-31 回路デバイス及び回路デバイスの製造方法
JPJP-P-2004-00253592 2004-08-31

Publications (1)

Publication Number Publication Date
KR20060050648A true KR20060050648A (ko) 2006-05-19

Family

ID=35941911

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050078248A KR20060050648A (ko) 2004-08-31 2005-08-25 회로소자 및 회로소자의 제조방법

Country Status (5)

Country Link
US (1) US20060043562A1 (ko)
JP (1) JP2006073683A (ko)
KR (1) KR20060050648A (ko)
CN (1) CN1744795A (ko)
TW (1) TW200618689A (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006019911A1 (en) * 2004-07-26 2006-02-23 Sun Microsystems, Inc. Multi-chip module and single-chip module for chips and proximity connectors
DE602005019182D1 (de) 2004-09-30 2010-03-18 Ibiden Co Ltd Wabenstruktur
US7202552B2 (en) * 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
JP4566089B2 (ja) * 2005-08-08 2010-10-20 日本電信電話株式会社 フレキシブル基板を使用した双方向光トランシーバ
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
CN101242937B (zh) * 2005-10-05 2011-05-18 揖斐电株式会社 挤压成形用模具和多孔质陶瓷部件的制造方法
US20070187651A1 (en) * 2005-12-26 2007-08-16 Kazuya Naruse Method for mixing powder, agitation apparatus, and method for manufacturing honeycomb structured body
WO2007086143A1 (ja) * 2006-01-30 2007-08-02 Ibiden Co., Ltd. ハニカム構造体の検査方法、及び、ハニカム構造体の製造方法
WO2007097000A1 (ja) * 2006-02-24 2007-08-30 Ibiden Co., Ltd. ハニカム成形体用封口装置、封止材ペーストの充填方法、及び、ハニカム構造体の製造方法
ATE551167T1 (de) * 2006-02-28 2012-04-15 Ibiden Co Ltd Verfahren zur herstellung von einem wabenstrukturkörper
JP2007273582A (ja) * 2006-03-30 2007-10-18 Toshiba Corp プリント配線板、プリント配線板の製造方法および電子機器
WO2007116529A1 (ja) * 2006-04-11 2007-10-18 Ibiden Co., Ltd. 成形体切断装置、セラミック成形体の切断方法、及び、ハニカム構造体の製造方法
WO2007122707A1 (ja) * 2006-04-19 2007-11-01 Ibiden Co., Ltd. ハニカム構造体の製造方法
CN101433132B (zh) * 2006-05-02 2012-07-04 富多电子公司 一种屏蔽的柔性电路及其形成方法、柔性电缆
EP1864774A1 (en) * 2006-06-05 2007-12-12 Ibiden Co., Ltd. Method and apparatus for cutting honeycomb structure
EP1875997B1 (en) 2006-07-07 2009-03-18 Ibiden Co., Ltd. End face processing apparatus, end face processing method for honeycomb molded body, and manufacturing method for honeycomb structure
JP5144210B2 (ja) * 2007-10-29 2013-02-13 富士通株式会社 半導体装置
DE102008008897B3 (de) * 2008-02-13 2009-07-30 Siemens Medical Instruments Pte. Ltd. Schaltung mit integrierter Abschirmung und Hörhilfe
DE102008022977A1 (de) * 2008-05-09 2009-04-09 Siemens Medical Instruments Pte. Ltd. Schaltung mit selbsthaftender Kapselung, Herstellungsverfahren und Hörhilfe
JP4842346B2 (ja) 2009-04-21 2011-12-21 シャープ株式会社 電子部品モジュールおよびその製造方法
KR101055487B1 (ko) * 2009-05-12 2011-08-08 삼성전자주식회사 리지드-플렉시블 스택 모듈기판 및 그 제조방법
US8670588B2 (en) * 2009-09-08 2014-03-11 Apple Inc. Handheld device assembly
JP5498833B2 (ja) * 2010-03-25 2014-05-21 富士フイルム株式会社 基板保持装置及び方法、撮像装置、内視鏡
JP5115632B2 (ja) * 2010-06-30 2013-01-09 株式会社デンソー 半導体装置
CN102254898A (zh) * 2011-07-01 2011-11-23 中国科学院微电子研究所 一种基于柔性基板封装的屏蔽结构及其制作工艺
JP5790261B2 (ja) * 2011-07-29 2015-10-07 富士通オプティカルコンポーネンツ株式会社 回路基板、及び光変調器
KR20140050927A (ko) * 2012-10-22 2014-04-30 삼성디스플레이 주식회사 발광 장치 및 그 제조 방법
CN104637927B (zh) 2013-11-12 2019-01-22 中国科学院微电子研究所 一种基于柔性基板的三维封装结构及工艺方法
CN103745959A (zh) * 2014-01-09 2014-04-23 华进半导体封装先导技术研发中心有限公司 基于刚柔结合印刷电路板的三维系统封装结构
CN104981102B (zh) * 2014-04-10 2018-09-18 广东丹邦科技有限公司 一种多芯片嵌入式的柔性电路板及其制造方法
CN105762131B (zh) * 2014-12-19 2018-06-29 碁鼎科技秦皇岛有限公司 封装结构及其制法
JP6390434B2 (ja) * 2015-01-13 2018-09-19 日立化成株式会社 電子部品埋め込み用樹脂フィルムの製造方法、電子部品装置の製造方法
CN106159104A (zh) * 2015-04-03 2016-11-23 昆山工研院新型平板显示技术中心有限公司 一种柔性照明器件
CN106158904A (zh) * 2015-04-03 2016-11-23 昆山工研院新型平板显示技术中心有限公司 一种高分辨率柔性显示屏及其制备方法
US10290589B2 (en) * 2016-11-08 2019-05-14 Invensas Corporation Folding thin systems
TWI664881B (zh) * 2017-01-13 2019-07-01 日商村田製作所股份有限公司 零件模組
CN112312682B (zh) * 2019-07-30 2023-07-21 宏启胜精密电子(秦皇岛)有限公司 具有厚铜线路的电路板及其制作方法
CN113365412B (zh) * 2020-03-05 2022-06-24 宏启胜精密电子(秦皇岛)有限公司 复合电路板及其制作方法
CN114402708A (zh) * 2020-04-24 2022-04-26 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法
CN115315071A (zh) * 2021-05-07 2022-11-08 鹏鼎控股(深圳)股份有限公司 内埋元件电路板及其制造方法
US20230145565A1 (en) * 2021-11-11 2023-05-11 Shinko Electric Industries Co., Ltd. Semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP2001244583A (ja) * 2000-02-29 2001-09-07 Fuji Photo Optical Co Ltd フレキシブル回路基板
WO2002003764A1 (fr) * 2000-06-30 2002-01-10 Sanyo Electric Co., Ltd. Carte de circuit imprime souple et terminal telephonique cellulaire pliable
JP2002286758A (ja) * 2001-03-28 2002-10-03 Yamaha Corp プローブユニットおよびその製造方法
CN1185915C (zh) * 2001-06-13 2005-01-19 佳能株式会社 柔性基板、半导体器件、摄像装置和放射线摄像系统
JP3983120B2 (ja) * 2001-07-30 2007-09-26 富士通日立プラズマディスプレイ株式会社 Ｉｃチップの実装構造及びディスプレイ装置
JP2003045901A (ja) * 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
FI20012052A0 (fi) * 2001-10-23 2001-10-23 Mika Matti Sippola Menetelmä monikerrosrakenteen valmistamiseksi
US6842585B2 (en) * 2002-04-18 2005-01-11 Olympus Optical Co., Ltd. Camera
US6943705B1 (en) * 2002-05-03 2005-09-13 Synaptics, Inc. Method and apparatus for providing an integrated membrane switch and capacitive sensor
US7005310B2 (en) * 2002-08-14 2006-02-28 Renesas Technology Corporation Manufacturing method of solid-state image sensing device
JP4225036B2 (ja) * 2002-11-20 2009-02-18 日本電気株式会社 半導体パッケージ及び積層型半導体パッケージ
JP2005101711A (ja) * 2003-09-22 2005-04-14 Renesas Technology Corp 固体撮像装置およびその製造方法

Also Published As

Publication number Publication date
TW200618689A (en) 2006-06-01
US20060043562A1 (en) 2006-03-02
JP2006073683A (ja) 2006-03-16
CN1744795A (zh) 2006-03-08

Similar Documents

Publication Publication Date Title
KR20060050648A (ko) 회로소자 및 회로소자의 제조방법
US7889509B2 (en) Ceramic capacitor
US5519176A (en) Substrate and ceramic package
US6281446B1 (en) Multi-layered circuit board and method of manufacturing the same
US7808799B2 (en) Wiring board
JP3426842B2 (ja) 高周波用電力増幅器
JP6950757B2 (ja) 高周波モジュール
US20070170582A1 (en) Component-containing module and method for producing the same
WO2016080333A1 (ja) モジュール
US8050015B2 (en) Composite electric element
JP5729186B2 (ja) 半導体装置及びその製造方法
US20200245465A1 (en) Printed circuit board with cavity
JPWO2020017582A1 (ja) モジュール
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
KR101555403B1 (ko) 배선기판
US20130250528A1 (en) Circuit module
JP2010123839A (ja) 半導体モジュール
CN103037619A (zh) 印刷电路板组件
CN100472780C (zh) 电子零部件及其制造方法
US7755909B2 (en) Slim design main board
JP5544280B2 (ja) 配線基板
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2012109386A (ja) 配線基板
WO2024080331A1 (ja) Ｒｆｉｄモジュール
JP2010171348A (ja) 配線基板及び積層セラミックコンデンサ

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid