KR101055487B1 - 리지드-플렉시블 스택 모듈기판 및 그 제조방법 - Google Patents

리지드-플렉시블 스택 모듈기판 및 그 제조방법 Download PDF

Info

Publication number
KR101055487B1
KR101055487B1 KR1020090041277A KR20090041277A KR101055487B1 KR 101055487 B1 KR101055487 B1 KR 101055487B1 KR 1020090041277 A KR1020090041277 A KR 1020090041277A KR 20090041277 A KR20090041277 A KR 20090041277A KR 101055487 B1 KR101055487 B1 KR 101055487B1
Authority
KR
South Korea
Prior art keywords
rigid
flexible
substrate
manufacturing
region
Prior art date
Application number
KR1020090041277A
Other languages
English (en)
Other versions
KR20100122301A (ko
Inventor
이양제
김도형
조중찬
최현석
장정훈
신재호
Original Assignee
삼성전자주식회사
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 삼성전기주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090041277A priority Critical patent/KR101055487B1/ko
Publication of KR20100122301A publication Critical patent/KR20100122301A/ko
Application granted granted Critical
Publication of KR101055487B1 publication Critical patent/KR101055487B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 리지드-플렉시블 스택 모듈기판 및 그 제조방법에 관한 것으로, 일면에 제1 단자부가 형성된 플렉시블 기판의 타면에 제1 리지드 기판이 적층된 제1 리지드부, 상기 제1 리지드부의 상기 플렉시블 기판이 연장되어 형성되되, 그 일면에 제2 단자부가 형성된 플렉시블부, 및 상기 플렉시블부의 상기 플렉시블 기판이 연장되어 형성되되, 그 타면에 제2 리지드 기판이 적층된 제2 리지드부를 포함하고, 상기 플렉시블부는 상기 플렉시블부의 타면이 상기 제1 리지드부의 최외층에 부착되도록 상기 제1 리지드부를 감싸는 형태로 접혀 있고, 상기 플렉시블부와 연결된 제2 리지드부는 상기 제1 리지드부와 적층된 구조를 갖는 것을 특징으로 하며, 플렉시블 기판을 이용한 간단화 구조에 의해 초고용량화를 달성할 수 있는 리지드-플렉시블 스택 모듈기판 및 그 제조방법을 제공한다.
리지드, 플렉시블, 리지드부, 플렉시블부, 스택, 단자부

Description

리지드-플렉시블 스택 모듈기판 및 그 제조방법{Rigid-Flexible stackmodule substrate and fabricating method the same}
본 발명은 리지드-플렉시블 스택 모듈기판 및 그 제조방법에 관한 것이다.
전자기기들의 경박단소화 추세에 따라 그의 핵심 소자인 패키지의 고밀도, 고실장화가 중요한 요인으로 대두되고 있다. 이에 따라, 메모리칩 패키지에 있어서, 실장면적은 작은 대신 더 큰 용량의 메모리칩을 실장하기 위한 노력이 다방면에서 전개되고 있다.
이러한 노력의 하나로 패키지 위에 패키지를 쌓는 POP(Package On Package) 적층형 패키지 기술이 제안되고 있다.
도 1은 종래기술에 따른 POP 적층형 반도체 패키지를 예시적으로 도시하는 단면도이다.
도 1에 도시한 바와 같이, 종래기술에 따른 POP 적층형 반도체 패키지(2)는 제1 반도체 패키지(50a) 상에 제2 반도체 패키지(50b)가 적층된 구조를 갖는다. 제1 반도체 패키지(50a)에는 몰딩재(42a)에 의하여 몰딩된 제1 반도체 칩(22a)이 제1 기판(12a)에 실장되고, 제1 기판(22a)의 하면에 제1 솔더볼(52a)이 부착되어 있다. 또한, 제2 반도체 패키지(50b)에는 몰딩재(42b)에 의하여 함께 몰딩된 제2 반도체칩(22b) 및 제3 반도체 칩(22c)이 제2 기판(12b)에 실장되고, 제2 기판(22b)의 하면에 제2 솔더볼(52b)이 부착되어 있다.
그러나, 도 1에 도시된 POP 적층형 반도체 패키지(2)은 제1 반도체 칩(22a)의 크기가 제1 솔더볼(52a)이 부착되지 않는 영역의 크기보다 작아야 하는 제한이 있었다. 또한, POP 적층형 반도체 패키지(2)의 경우 조립단가가 상승하고, 수율 및 신뢰성 저하의 문제점이 있었다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하고자 창출된 것으로서, 본 발명의 목적은 초고용량화를 플렉시블 기판을 이용하여 적층하여 실현할 수 있는 리지드-플렉시블 스택 모듈기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 리지드-플렉시블 스택 모듈기판은 일면에 제1 단자부가 형성된 플렉시블 기판의 타면에 제1 리지드 기판이 적층된 제1 리지드부, 상기 제1 리지드부의 상기 플렉시블 기판이 연장되어 형성되되, 그 일면에 제2 단자부가 형성된 플렉시블부, 및 상기 플렉시블부의 상기 플렉시블 기판이 연장되어 형성되되, 그 타면에 제2 리지드 기판이 적층된 제2 리지드부를 포함하고, 상기 플렉시블부는 상기 플렉시블부의 타면이 상기 제1 리지드부의 최외층에 부착되도록 상기 제1 리지드부를 감싸는 형태로 접혀 있고, 상기 플렉시블부와 연결된 제2 리지드부는 상기 제1 리지드부와 적층된 구조를 갖는 것을 특징으로 한다.
여기서, 상기 플렉시블부는 제2 단자부가 상기 제1 리지드부의 일면에 형성된 제1 단자부와 대응되는 위치에 배치되도록 접혀있는 것을 특징으로 한다.
또한, 상기 플렉시블부는 상기 제1 리지드부의 최외층에 접착수단을 통해 부착되는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 리지드-플렉시블 스택 모듈기판의 제조방 법은, (A) 플렉시블 영역을 기준으로 양측의 제1 리지드 영역 및 제2 리지드 영역으로 구획되며, 일면에 내층 회로층이 형성된 플렉시블 기판을 제조하는 단계, (B)상기 플렉시블 기판의 일면에 리지드 기판을 적층하는 단계, (C) 상기 플렉시블 기판의 타면에 제1 리지드 영역에 형성된 제1 단자부 및 플렉시블 영역에 형성된 제2 단자부를 포함하는 제1 외층 회로층을 형성하고, 상기 리지드 기판의 최외층에 제2 외층 회로층을 형성하는 단계, (D) 상기 플렉시블 영역에 적층된 상기 리지드 기판을 제거하여, 상기 플렉시블 기판으로된 플렉시블부, 및 그 양측에 상기 플렉시블기판 및 상기 리지드기판으로된 제1 리지드부와 제2 리지드부를 형성하는 단계, 및 (E) 상기 제1 리지드부를 감싸는 형태로 상기 플렉시블부를 접어 상기 제2 외층 회로층이 형성된 상기 제1 리지드부의 최외층에 부착하여, 상기 제1 리지드부 및 상기 제2 리지드부가 적층된 구조를 형성하는 단계를 포함한다.
이때, 상기 (A) 단계에서, 상기 플렉시블 영역에 형성된 상기 내층 회로층을 보호하기 위해 제1 커버레이가 부착되는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 리지드 기판은 상기 플렉시블 기판의 일면에 상기 플렉시블 영역을 노출시키는 오픈부를 갖는 프리프레그를 이용하여, 절연층의 양면에 회로층이 형성된 단위 리지드 기판을 적층하여 형성되는 것을 특징으로 한다.
또한, 상기 단위 리지드 기판은 다수개 적층되는 것을 특징으로 한다.
또한, 상기 (C) 단계에서, 상기 플렉시블 기판 타면의 상기 플렉시블 영역에 형성된 제2 단자부를 제외하고, 제2 커버레이를 부착하는 것을 특징으로 한다.
또한, 상기 (D) 단계에서, 상기 리지드 기판은 펀칭(punching) 공정 또는 라우터(router) 공정에 의해 제거되는 것을 특징으로 한다.
또한, 상기 (E) 단계에서, 상기 플렉시블부는 상기 제2 단자부가 상기 제1 리지드부의 상기 제1 단자부와 대응되는 위치에 배치되도록 접히는 것을 특징으로 한다.
또한, 상기 (E) 단계에서, 상기 플렉시블부는 상기 제1 리지드부의 최외층에 접착수단을 통해 부착되는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 리지드-플렉시블 기판을 이용하여 제1 리지드부 및 제2 리지드부가 적층된 구조를 형성함으로써, 간단한 구조에 의해 초고용량화를 실현할 수 있는 리지드-플렉시블 스택 모듈기판 및 그 제조방법을 제공한다.
또한, 본 발명에 따르면, 제1 리지드부의 일면에 제1 단자부가 형성하고, 상기 제1 리지드부의 타면에 부착되는 플렉시블부에 제2 단자부가 형성하어, 이를 소 켓 내부에 삽입함으로써, 간단한 구조에 의해 소켓 구조의 스택 모듈기판 및 그 제조방법을 제공하게 된다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 "제1", "제2" 등의 용어는 임의의 양, 순서 또는 중요도를 나타내는 것이 아니라 구성요소들을 서로 구별하고자 사용된 것이며, 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
리지드 - 플렉시블 스택 모듈기판의 구조
도 2는 본 발명의 바람직한 실시예에 따른 리지드-플렉시블 스택 모듈기판의 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 리지드-플렉시블 스택 모듈기판(100)에 대해 설명하면 다음과 같다.
도 2에 도시한 바와 같이, 본 발명의 바람직한 실시예에 따른 리지드-플렉시 블 스택 모듈기판(100)은, 1 리지드부 및 제2 리지드부가 플렉시블부를 통해 연결된 구조를 가지되, 제1 리지드부의 일면에 제1 단자부(162)가 형성되고, 제1 리지드부의 타면에 부착되는 플렉시블부에 형성된 제2 단자부(164)가 형성된 것을 특징으로 한다.
여기서, 플렉시블부는 그 타면이 제1 리지드부의 최외층에 부착되도록 상기 제1 리지드부를 감싸는 형태로 접혀 있고, 플렉시블부와 연결된 제2 리지드부는 제1 리지드부와 적층된 구조를 갖는다.
또한, 플렉시블부는 접착수단(180)을 통해 제1 리지드부의 타면에 부착되게 된다.
리지드 - 플렉시블 스택 모듈기판의 제조방법
도 3 내지 도 12는 본 발명의 본 발명의 바람직한 실시예에 따른 리지드-플렉시블 스택 모듈기판의 제조방법을 설명하기 위한 공정단면도이다.
본 발명의 바람직한 실시예에 따른 리지드-플렉시블 스택 모듈기판의 제조방법은, 플렉시블 영역을 기준으로 양측의 제1 리지드 영역 및 제2 리지드 영역으로 구획되며, 일면에 내층 회로층이 형성된 플렉시블 기판을 제조하는 S110 단계, 상기 플렉시블 기판의 일면에 리지드 기판을 적층하는 S120 단계, 상기 플렉시블 기판의 타면에 제1 리지드 영역에 형성된 제1 단자부 및 플렉시블 영역에 형성된 제2 단자부를 포함하는 제1 외층 회로층을 형성하고, 상기 리지드 기판의 최외층에 제2 외층 회로층을 형성하는 S130 단계, 상기 플렉시블 영역에 적층된 상기 리지드 기판을 제거하여, 상기 플렉시블 기판으로된 플렉시블부, 및 그 양측에 상기 플렉시블기판 및 상기 리지드기판으로된 제1 리지드부와 제2 리지드부를 형성하는 S140 단계, 및 상기 제1 리지드부를 감싸는 형태로 상기 플렉시블부를 접어 상기 제2 외층 회로층이 형성된 상기 제1 리지드부의 최외층에 부착하여, 상기 제1 리지드부 및 상기 제2 리지드부가 적층된 구조를 형성하는 S150 단계를 포함하는 것을 특징으로 한다. 이하, 각 단계에 대응하는 도면을 참조하여 구체적으로 각 단계를 설명하기로 한다.
S110 단계는 플렉시블 영역(F)을 기준으로 양측의 제1 리지드 영역(R1) 및 제2 리지드 영역(R2)으로 구획되며, 일면에 내층 회로층(116)이 형성된 플렉시블 기판(110)을 제조하는 단계로서 도 3 내지 도 4는 본 단계에 대응하는 공정을 나타내는 도면이다.
도 3에 도시한 바와 같이, 일면에 내층 회로층(116)이 형성된 플렉시블 기판(110)을 제조한다.
여기서, 플렉시블 기판(110)은, 예를 들어 폴리이미드층(112)의 상면에 동박층(114)이 형성되고, 폴리이미드층(112)의 하면에 내층 회로층(116)이 형성된 구조를 갖는다.
이때, 플렉시블 기판(110)은 후술하는 공정에서 리지드 기판이 적층되지 않은 플렉시블 영역(F)과 이 플렉시블 영역(F)을 기준으로 일측의 제1 리지드 영 역(R1)및 타측의 제2 리지드 영역(R2)으로 구획된다.
한편, 도 4에 도시한 바와 같이, 플렉시블 기판(110)에 형성된 내층 회로층(116) 중에 플렉시블 영역(F)에 형성된 내층 회로층(116)을 외부 환경으로부터 보호하기 위해 제1 커버레이(118)가 부착되는 것이 바람직하다.
여기서, 제1 커버레이(118)는 예를 들어, 접착제를 이용하여 내층 회로층(116)에 예비 부착된 상태에서 수작업에 의해 인두로 가접합시킨 후, 프레스로 가압함으로써 내층 회로층(116)에 부착될 수 있다. 제1 커버레이(118)의 재료는 폴리이미드 필름이 사용될 수 있다.
S120 단계는 플렉시블 기판(110)의 일면에 리지드 기판(132)을 적층하는 단계로서, 도 5 내지 도 6은 본 단계에 대응하는 공정을 나타내는 도면이다.
먼저, 도 5에 도시한 바와 같이, 절연층(121)의 양면에 회로층(121a)이 형성된 단위 리지드 기판(120)을 제조한다.
다음, 도 6에 도시한 바와 같이, 단위 리지드 기판(120)을 이용하여 플렉시블 기판(110)의 일면에 리지드 기판(132)을 적층한다.
즉, 내층 회로층(116)이 형성된 플렉시블 기판(110)의 일면에 플렉시블 영역(F)을 노출시키는 오픈부(124)를 갖는 프리프레그(122)를 이용하여, 하나의 단위 리지드 기판(120)을 적층한 후, 제1 절연층(126)을 이용하여 또 하나의 단위 리지드 기판(120)을 적층하고, 외층 절연층(128) 및 동박층(130)을 차례로 적층한다.
이때, 사용되는 단위 리지드 기판(120)의 개수는 원하는 층수를 고려하여 변경가능하다 할 것이다.
S130 단계는 플렉시블 기판(100)의 타면에 제1 리지드 영역(R1)에 형성된 제1 단자부(162) 및 플렉시블 영역(F)에 형성된 제2 단자부(164)를 포함하는 제1 외층 회로층(160a)을 형성하고, 리지드 기판(132)의 최외층에 제2 외층 회로층(160b)을 형성하는 단계로서, 도 7 내지 도 10은 본 단계에 대응하는 공정을 나타내는 도면이다.
먼저, 도 7에 도시한 바와 같이, 층간 연결을 위한 비아홀(140)을 가공한다.
이때, 비아홀(140)은 단일 층간 연결을 위한 블라인드 비아홀(142), 및 플렉시블 기판(110)과 리지드 기판(132)의 층간 연결을 위해 플렉시블 기판(110) 및 리지드 기판(132) 전체를 관통하는 관통 비아홀(144)을 포함한다.
여기서, 블라인드 비아홀(142)은 그 형성위치의 동박층(114, 130)에 윈도우를 형성하고, 윈도우에 의해 노출된 폴리이미드층(112)/외층 절연층(128)을 레이저(CO2 레이저 등)를 이용하여 가공함으로써 형성된다. 또한, 관통 비아홀(144)은, 예를 들어 CNC(Computer Numerical Control) 드릴을 이용하여 가공된다.
한편, 비아홀 가공 방법으로 CNC 드릴 또는 CO2 레이저를 사용하는 것으로 설명하였으나, 이 또한 예시적인 것이라 할 것이다.
다음, 도 8에 도시한 바와 같이, 비아홀(140) 내벽을 포함하여 플렉시블 기판(110) 및 리지드 기판(132)에 도금층(150)을 형성한다.
이때, 도금층(150)은 무전해 동도금 공정 및 전해 동도금 공정에 의해 형성한다.
다음, 도 9에 도시한 바와 같이, 동박층(114, 130) 및 도금층(150)을 패터닝하여 플렉시블 기판(100)의 타면에 제1 리지드 영역(R1)에 형성된 제1 단자부(162) 및 플렉시블 영역(F)에 형성된 제2 단자부(164)를 포함하는 제1 외층 회로층(160a)을 형성하고, 리지드 기판(132)의 최외층에 제2 외층 회로층(160b)을 형성한다.
다음, 도 10에 도시한 바와 같이, 플렉시블 기판(110) 타면의 플렉시블 영역(F)에 형성된 제1 외층 회로층(160a)을 외부 환경으로부터 보호하기 위해 제2 커버레이(170)를 부착한다. 이때, 플렉시블 기판(110)의 타면에 형성된 제2 단자부(164)는 노출되도록 제2 커버레이(170)를 부착한다. 제2 커버레이(170)는 제1 커버레이(118)와 동일한 방법으로 형성되므로 이에 대한 설명은 생략하기로 한다.
S140 단계는 플렉시블 영역(F)에 적층된 리지드 기판(132)을 제거하여, 플렉시블 기판(110)으로된 플렉시블부, 및 그 양측에 플렉시블 기판(110) 및 리지드 기판(132)으로된 제1 리지드부와 제2 리지드부를 형성하는 단계로서, 도 11은 본 단계에 대응하는 공정을 나타내는 도면이다.
도 11에 도시한 바와 같이, 플렉시블 영역(F)에 적층된 리지드 기판(132)을 펀칭(punching) 공정 또는 라우팅(routing) 공정을 통해 제거한다.
이때, 플렉시블 기판(110)과 단위 리지드 기판(120)은 오픈부(124)를 통해 이격된 상태로 형성되어 있기 때문에, 상기 오픈부(124)를 스토퍼(stopper)로 하여 가공함으로써 본 공정을 용이하게 할 수 있다.
여기서, 제1 리지드부는 제1 리지드 영역(R1)에 형성된 플렉시블 기판(110) 및 리지드 기판(132)의 적층체이고, 폴리이미드부는 플렉시블 영역(F)에 형성된 플렉시블 기판(110)이며, 제2 리지드부는 제2 리지드 영역(R2)에 형성된 플렉시블 기판(110) 및 리지드 기판(132)의 적층체를 의미한다.
S150 단계는 제1 리지드부를 감싸는 형태로 플렉시블부를 접어 제2 외층 회로층(160b)이 형성된 제1 리지드부의 최외층에 부착하여, 제1 리지드부 및 제2 리지드부가 적층된 구조를 형성하는 단계로서, 도 12는 본 단계에 대응하는 공정을 나타내는 도면이다.
도 12에 도시한 바와 같이, 제1 리지드부의 상부와 연결된 플렉시블부를 제1 리지드부의 측면을 통해 하면에 부착되도록 접는다. 이때, 플렉시블부는 제1 리지드부와 접착수단(180)을 통해 부착되며, 제2 단자부(164)가 제1 리지드부의 제1 단자부(162)와 대응되는 위치, 즉 동일 축상에 있되 제1 리지드부를 기준으로 반대면에 배치되도록 접힌다. 이러한 구조를 채용함으로써 소켓 내부에 제1 리지드부 및 플렉시블부를 삽입하고, 소켓의 접속패드가 제1 단자부(162) 및 제2 단자부(164)와 연결되도록 하여 소켓 삽입형 리지드-플렉시블 스택 모듈기판을 제조하는데 적용할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 리지드-플렉시블 스택 모듈기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1은 종래기술에 따른 POP 적층형 반도체 패키지를 예시적으로 도시하는 단면도이다.
도 2는 본 발명의 바람직한 실시예에 따른 리지드-플렉시블 스택 모듈기판의 단면도이다.
도 3 내지 도 12는 본 발명의 본 발명의 바람직한 실시예에 따른 리지드-플렉시블 스택 모듈기판의 제조방법을 설명하기 위한 공정단면도이다.
※ 도면의 주요 부분에 대한 부호의 설명 ※
110 : 플렉시블 기판 120 : 단위 리지드 기판
122 : 프리프레그 132 : 리지드 기판
140 : 비아홀 150 : 도금층
160a : 제1 외층 회로층 160b : 제2 외층 회로층
162 : 제1 단자부 164 : 제2 단자부
170 : 제2 커버레이 180 : 접착수단

Claims (11)

  1. 일면에 제1 단자부가 형성된 플렉시블 기판의 타면에 제1 리지드 기판이 적층된 제1 리지드부;
    상기 제1 리지드부의 상기 플렉시블 기판이 연장되어 형성되되, 그 일면에 제2 단자부가 형성된 플렉시블부; 및
    상기 플렉시블부의 상기 플렉시블 기판이 연장되어 형성되되, 그 타면에 제2 리지드 기판이 적층된 제2 리지드부
    를 포함하고,
    상기 플렉시블부는 상기 플렉시블부의 타면이 상기 제1 리지드부의 최외층에 부착되도록 상기 제1 리지드부를 감싸는 형태로 접혀 있고, 상기 플렉시블부와 연결된 제2 리지드부는 상기 제1 리지드부와 적층된 구조를 갖는 것을 특징으로 하는 리지드-플렉시블 스택 모듈기판.
  2. 청구항 1에 있어서,
    상기 플렉시블부는 제2 단자부가 상기 제1 리지드부의 일면에 형성된 제1 단자부와 대응되는 위치에 배치되도록 접혀있는 것을 특징으로 하는 리지드-플렉시블 스택 모듈기판.
  3. 청구항 1에 있어서,
    상기 플렉시블부는 상기 제1 리지드부의 최외층에 접착수단을 통해 부착되는 것을 특징으로 하는 리지드-플렉시블 스택 모듈기판.
  4. (A) 플렉시블 영역을 기준으로 양측의 제1 리지드 영역 및 제2 리지드 영역으로 구획되며, 일면에 내층 회로층이 형성된 플렉시블 기판을 제조하는 단계;
    (B) 상기 플렉시블 기판의 일면에 리지드 기판을 적층하는 단계;
    (C) 상기 플렉시블 기판의 타면에 제1 리지드 영역에 형성된 제1 단자부 및 플렉시블 영역에 형성된 제2 단자부를 포함하는 제1 외층 회로층을 형성하고, 상기 리지드 기판의 최외층에 제2 외층 회로층을 형성하는 단계;
    (D) 상기 플렉시블 영역에 적층된 상기 리지드 기판을 제거하여, 상기 플렉시블 기판으로된 플렉시블부, 및 그 양측에 상기 플렉시블기판 및 상기 리지드기판으로된 제1 리지드부와 제2 리지드부를 형성하는 단계; 및
    (E) 상기 제1 리지드부를 감싸는 형태로 상기 플렉시블부를 접어 상기 제2 외층 회로층이 형성된 상기 제1 리지드부의 최외층에 부착하여, 상기 제1 리지드부 및 상기 제2 리지드부가 적층된 구조를 형성하는 단계
    를 포함하는 리지드-플렉시블 스택 모듈기판의 제조방법.
  5. 청구항 4에 있어서,
    상기 (A) 단계에서,
    상기 플렉시블 영역에 형성된 상기 내층 회로층을 보호하기 위해 제1 커버레이가 부착되는 것을 특징으로 하는 리지드-플렉시블 스택 모듈기판의 제조방법.
  6. 청구항 4에 있어서,
    상기 (B) 단계에서,
    상기 리지드 기판은 상기 플렉시블 기판의 일면에 상기 플렉시블 영역을 노출시키는 오픈부를 갖는 프리프레그를 이용하여, 절연층의 양면에 회로층이 형성된 단위 리지드 기판을 적층하여 형성되는 것을 특징으로 하는 리지드-플렉시블 스택 모듈기판의 제조방법.
  7. 청구항 6에 있어서,
    상기 단위 리지드 기판은 다수개 적층되는 것을 특징으로 하는 리지드-플렉시블 스택 모듈기판의 제조방법.
  8. 청구항 4에 있어서,
    상기 (C) 단계에서,
    상기 플렉시블 기판 타면의 상기 플렉시블 영역에 형성된 제2 단자부를 제외하고, 제2 커버레이를 부착하는 것을 특징으로 하는 리지드-플렉시블 스택 모듈기판의 제조방법.
  9. 청구항 4에 있어서,
    상기 (D) 단계에서,
    상기 리지드 기판은 펀칭(punching) 공정 또는 라우터(router) 공정에 의해 제거되는 것을 특징으로 하는 리지드-플렉시블 스택 모듈기판의 제조방법.
  10. 청구항 4에 있어서,
    상기 (E) 단계에서,
    상기 플렉시블부는 상기 제2 단자부가 상기 제1 리지드부의 상기 제1 단자부와 대응되는 위치에 배치되도록 접히는 것을 특징으로 하는 리지드-플렉시블 스택 모듈기판의 제조방법.
  11. 청구항 4에 있어서,
    상기 (E) 단계에서,
    상기 플렉시블부는 상기 제1 리지드부의 최외층에 접착수단을 통해 부착되는 것을 특징으로 하는 리지드-플렉시블 스택 모듈기판의 제조방법.
KR1020090041277A 2009-05-12 2009-05-12 리지드-플렉시블 스택 모듈기판 및 그 제조방법 KR101055487B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090041277A KR101055487B1 (ko) 2009-05-12 2009-05-12 리지드-플렉시블 스택 모듈기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090041277A KR101055487B1 (ko) 2009-05-12 2009-05-12 리지드-플렉시블 스택 모듈기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100122301A KR20100122301A (ko) 2010-11-22
KR101055487B1 true KR101055487B1 (ko) 2011-08-08

Family

ID=43407265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090041277A KR101055487B1 (ko) 2009-05-12 2009-05-12 리지드-플렉시블 스택 모듈기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101055487B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221222A (ja) * 2003-01-14 2004-08-05 Cmk Corp リジッド・フレックス多層プリント配線板の筐体への収納方法及びリジッド・フレックス多層プリント配線板
JP2006073683A (ja) * 2004-08-31 2006-03-16 Sony Corp 回路デバイス及び回路デバイスの製造方法
US20060209515A1 (en) * 2003-05-19 2006-09-21 Mark Moshayedi Processor/memory module with foldable substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221222A (ja) * 2003-01-14 2004-08-05 Cmk Corp リジッド・フレックス多層プリント配線板の筐体への収納方法及びリジッド・フレックス多層プリント配線板
US20060209515A1 (en) * 2003-05-19 2006-09-21 Mark Moshayedi Processor/memory module with foldable substrate
JP2006073683A (ja) * 2004-08-31 2006-03-16 Sony Corp 回路デバイス及び回路デバイスの製造方法

Also Published As

Publication number Publication date
KR20100122301A (ko) 2010-11-22

Similar Documents

Publication Publication Date Title
US20180352658A1 (en) Component embedded package carrier and manufacturing method thereof
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
US9338891B2 (en) Printed wiring board
US9578755B2 (en) Printed wiring board having buildup layers and multilayer core substrate with double-sided board
US8351215B2 (en) Method of manufacturing a chip embedded printed circuit board
US9560769B2 (en) Printed wiring board
KR102425753B1 (ko) 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 반도체 패키지
JP2007053360A (ja) 半導体素子埋め込み支持板の積層構造
US20100018761A1 (en) Embedded chip substrate and fabrication method thereof
KR101601815B1 (ko) 임베디드 기판, 인쇄회로기판 및 그 제조 방법
US9554462B2 (en) Printed wiring board
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
KR101506794B1 (ko) 인쇄회로기판 및 그 제조방법
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
JP2010129992A (ja) 配線基板
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
KR20160099934A (ko) 리지드-플렉시블 기판 및 그 제조방법
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
JP6742682B2 (ja) 多層配線基板
US20170196084A1 (en) Printed wiring board
JP2010153667A (ja) 配線基板及びその製造方法
US8418356B2 (en) Method of manufacturing an embedded printed circuit board
US7353591B2 (en) Method of manufacturing coreless substrate
KR101055487B1 (ko) 리지드-플렉시블 스택 모듈기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee