CN101609833A - 电路装置及其制造方法 - Google Patents

电路装置及其制造方法 Download PDF

Info

Publication number
CN101609833A
CN101609833A CNA2009101496450A CN200910149645A CN101609833A CN 101609833 A CN101609833 A CN 101609833A CN A2009101496450 A CNA2009101496450 A CN A2009101496450A CN 200910149645 A CN200910149645 A CN 200910149645A CN 101609833 A CN101609833 A CN 101609833A
Authority
CN
China
Prior art keywords
inductor
terminal
insulating barrier
circuit arrangement
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009101496450A
Other languages
English (en)
Inventor
川野连也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101609833A publication Critical patent/CN101609833A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/10—Auxiliary devices for switching or interrupting
    • H01P1/15—Auxiliary devices for switching or interrupting by semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0046—Printed inductances with a conductive path having a bridge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/10—Connecting leads to windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

本发明涉及电路装置及其制造方法。电路装置包括第一绝缘层、第一电感器、第一端子、第二端子、第一互连、以及配线。第一电感器位于第一绝缘层的一个表面处，并且通过螺旋导电图形来构造。第一端子和第二端子从第一绝缘层的一个表面暴露。第一互连被形成在第一绝缘层的一个表面上，以连接第一端子和第一电感器的外端。配线位于第一绝缘层的一个表面侧，以连接第二端子和第一电感器的中端。

Description

电路装置及其制造方法
本申请基于日本专利申请NO.2008-157463，其内容通过引用被合并于此。
技术领域
本发明涉及电路装置及其制造方法，其中，所述电路装置具有通过螺旋导电图形来构造的电感器。
背景技术
当在输入有不同电势的电信号的两个电路之间传送电信号时，经常使用光电耦合器。光电耦合器具有诸如发光二极管这样的光发射元件和诸如光电晶体管这样的光接收元件。光电耦合器通过光发射元件将输入电信号转换成光，并且通过光接收元件将光还原为电信号以传送电信号。
然而，因为光电耦合器具有光发射元件和光接收元件，所以光电耦合器不能容易地被减小尺寸。而且，当电信号的频率较高时，光电耦合器不能跟上电信号。作为解决这些问题的技术，例如，如在日本专利申请特开(JP-A)No.2002-164704中描述的，已经提出了一种使两个电感器彼此电感地耦合以传送电信号的技术。在该技术中，电感器是螺旋形的互连，并且电感器的中端通过另一互连层被引出。
发明内容
在上面的技术中，当电感器通过螺旋互连被形成时，应该形成将电感器的中端向外引出的互连层。因为这个原因，电路装置的互连层的数量增加，导致电路装置的制造成本的增加。
在一个实施例中，提供了一种电路装置，包括：
第一绝缘层；
第一电感器，其位于第一绝缘层的一个表面上，并且通过螺旋导电图形来构造；
第一端子和第二端子，其从第一绝缘层的一个表面暴露；
第一互连，其形成在第一绝缘层的一个表面处，以连接第一端子和第一电感器的外端；以及
第一配线，其位于第一绝缘层的一个表面侧，以连接第二端子和第一电感器的中端。
根据本发明，第二端子和第一电感器的中端通过第一配线彼此连接。因为这个原因，将中端引出第一电感器外的互连层不必被形成。通过配线的连接的成本低于通过互连层的连接的成本。因此，可以抑制电路装置的互连层的数量增加。结果，可以抑制电路装置的制造成本增加。
在另一实施例中，提供了一种制造电路装置的方法，包括：
形成第一绝缘层；
形成从第一绝缘层暴露的第一端子和第二端子、位于第一绝缘层的第一电感器、连接第一电感器的外端和第一端子的互连；以及
通过利用配线连接第二端子和第一电感器的中端。
根据本发明，可以抑制电路装置的制造成本增加。
附图说明
结合附图，根据下面的某些优选实施例的的描述，本发明的上述和其它目的、优点和特征将会更加明显，其中，
图1是根据第一实施例的电路装置的横截面图；
图2是示意性地示出在图1中所示的电路装置的平面图；
图3是制造图1中所示的电路装置的方法的横截面图；
图4是制造图1中所示的电路装置的方法的横截面图；
图5是制造图1中所示的电路装置的方法的横截面图；
图6是示出利用在图1中所示的电路装置的半导体器件的示例的横截面图；
图7是根据第二实施例的半导体器件的平面图；
图8是根据第三实施例的电路装置的横截面图；
图9是根据第四实施例的电路装置的横截面图；
图10是根据第五实施例的电路装置的横截面图；
图11是示意性地示出在图10中所示的电路装置的平面图；
图12是根据第六实施例的电路装置的横截面图；
图13是根据第七实施例的电路装置的横截面图；
图14是根据第八实施例的电路装置的横截面图；
图15是示意性地示出在图14所示的电路装置的平面图；
图16是根据第九实施例的电路装置的横截面图；
图17是根据第十实施例的电路装置的横截面图；
图18是在图17中所示的半导体器件的横截面图；
图19A和19B是示出制造在图18中所示的半导体器件的方法的横截面图；
图20A和20B是示出制造在图18中所示的半导体器件的方法的横截面图；
图21是示出根据第十一实施例的半导体器件的构造的横截面图；
图22是示出根据第十二实施例的半导体器件的构造的横截面图；
图23是根据第十三实施例的电路装置的横截面图；
图24是示出在图23中所示的电路装置的平面图。
具体实施方式
这里将参考说明性实施例描述本发明。本领域技术人员将认识到，利用本发明的教导，可以实现许多可选实施例，并且本发明不被限制于出于说明性目的而示出的实施例。
下面将参考附图描述本发明的实施例。在所有附图中的相同参考标号指示在附图中的相同组成元件，并且将不重复其描述。
图1是根据第一实施例的电路装置10的横截面图，并且图2是示意性地示出在图1中所示的电路装置10的平面图。图1对应于沿着在图2中的A-A’线的横截面图。电路装置10包括第一绝缘层100、第一电感器200、第一端子214、第二端子212、第一互连(interconnect)210、和配线500。第一电感器200位于第一绝缘层100的一个表面并且通过螺旋导电图形来构造。第一端子214和第二端子212从第一绝缘层100的一个表面暴露。第一互连210被形成在第一绝缘层100的一个表面以将第一端子214和第一电感器200的外端204彼此连接。配线500位于第一绝缘层100的一个表面侧，以连接第二端子212和第一电感器200的中端202。
第一绝缘层100主要由例如聚酰亚胺树脂构成。第一电感器200主要由从由金、铜、镍、钛、钛-钨、以及铬构成的组中选择的一种元素来构成，或者由包括从上述组中选择的两种或更多种元素的层叠膜或合金来构成。第一绝缘层100的厚度大于第一电感器200的互连间隔(在导电图形之间的间隔)S。
电路装置10包括密封树脂层600。密封树脂层600封装第一绝缘层100的一个表面、第一电感器200、第一端子214、第二端子212、第一互连210、以及配线500。密封树脂层600例如是环氧树脂层。在第一电感器200上的密封树脂层600的厚度T小于第一电感器200的互连间隔S。
电路装置10还包括第二电感器300、第三端子314、第四端子312、第二绝缘层120、以及开口122、124、126、和128。第二电感器300位于第一绝缘层100的另一个表面，并且在与第一绝缘层100的所述一个表面垂直的方向上位于与第一电感器200重叠的区域中。第三端子314和第四端子312被布置在第一绝缘层100的所述另一个表面，并且分别被连接到第一端子214和第二端子212。第二绝缘层120具有与第一绝缘层100的所述另一个表面和第二电感器300接触的一个表面。第二绝缘层120主要由例如聚酰亚胺树脂构成。
开口122、124、126、和128被布置在第二绝缘层120中以分别将第四端子312、第三端子314、以及第二电感器300的两个端部302和304从第二绝缘层120的另一个表面暴露。在该实施例中，第四端子312、第三端子314、以及第二电感器300的两个端部302和304被分别埋于开口122、124、126、和128中。第二绝缘层120的所述另一个表面是平坦的。第二电感器300主要由从由金、铜、镍、钛、钛-钨、以及铬构成的组中选择的一种元素来构成，或者由包括从上述组中选择的两种或更多种元素的合金来构成。
第一绝缘层100可以具有在其中多个绝缘膜被层叠的结构。在该实施例中，第一绝缘层100具有在其中绝缘膜102和104被层叠的结构。绝缘膜102和104都主要由聚酰亚胺树脂构成。绝缘膜102被沉积在绝缘膜104的中央部分，并且在第一端子214和第二端子212所处部分上没有被形成。第一电感器200被形成在绝缘膜102上，并且第一端子214和第二端子212被形成在绝缘膜104处。第一互连210的部分在绝缘膜102的侧表面上延伸。在绝缘膜104中，分别形成位于第三端子314和第四端子312上面的开口。第一端子214和第二端子212被形成在该开口中，并且形成在附近的部分上。
图3、4、和5是示出制造图1和2中所示的电路装置10的方法的横截面图。如在图3中所示，通过旋涂方法，第二绝缘层120被形成在支持构件700的一个表面上。支持构件700是诸如硅晶片之类的半导体衬底，并且具有一个平面。第二绝缘层120被选择性地去除，以形成开口122、124、126、和128。
通过溅射方法，种膜(seed film)(未示出)被沉积在第二绝缘层120上，以及在开口122、124、126、和128中。抗蚀剂图形(未示出)被形成在种膜上。通过将抗蚀剂图形用作掩膜，通过将种膜用作种而执行电镀。按照这种方式，形成第二电感器300、第二电感器300的两个端部302和304、第三端子314、以及第四端子312。之后，去除种层和抗蚀剂图形的暴露部分。
如在图4中所示，通过旋涂方法，在第二绝缘层120上沉积第二电感器300、第三端子314和第四端子312。绝缘膜104被选择性地去除以形成开口，并且第三端子314和第四端子312被从绝缘膜104暴露。
通过旋涂方法，绝缘膜102被沉积在绝缘膜104、第三端子314、和第四端子312上。绝缘膜102被选择性地去除以将第三端子314和第四端子312从绝缘膜102暴露。按照这种方式，形成通过绝缘膜102和绝缘膜104构造的第一绝缘层100。
如在图5中所示，种膜(未示出)被沉积在绝缘膜102(包括侧表面)、绝缘膜104、第三端子314、以及第四端子312上。抗蚀剂图形(未示出)被形成在种膜上。通过将抗蚀剂图形用作掩膜，通过将种膜用作种而执行电镀。按照这种方式，形成第一电感器200、第一互连210、第一端子214和第二端子212。之后，抗蚀剂图形和种层的暴露部分被去除。第一电感器200、第一互连210、第一端子214和第二端子212的表面层优选地是Au电镀层。
第一电感器200的第二端子212和中端202通过配线500彼此连接。密封树脂层600被形成为利用树脂来封装第一绝缘层100的上表面、第一电感器200、第一端子214、第二端子212、以及配线500。
之后，支持构件700被从第二绝缘层120去除。按照这种方式，形成在图1和2中所示的电路装置10。
图6是示出利用电路装置10的半导体器件的示例的横截面图。通过将电路装置10附在半导体芯片800的具有焊盘的表面上，获得半导体器件。
在电路装置10中，密封树脂层600的一个表面侧面对半导体芯片800。通过利用粘合层650，密封树脂层600被固定到覆盖层806的表面，所述覆盖层806被形成为半导体芯片800的最上层。
第三端子314、第四端子312、以及第二电感器300的两个端部302和304被从与半导体芯片800相对的表面暴露。这些端子和端部通过配线被连接到半导体芯片800或另一个半导体芯片。在图6中，第三端子314和第四端子312分别通过配线812和814而被连接到半导体芯片800的端子802和804。因为这个原因，半导体芯片800被电连接到第一电感器200。第二电感器300的两个端部302和304通过配线(未示出)被连接到另一个半导体芯片(未示出)。
下面将描述本实施例的操作和效果。第一电感器200的中端202通过配线500被从第一电感器200引出，并且连接到第二端子212。因此，不必形成将端部202从第一电感器200引出的互连层。布置配线500需要的成本低于增加互连层需要的成本。因此，可以抑制电路装置10的制造成本增加。
密封树脂层600封装第一电感器200、第一端子214、第二端子212、第一互连210、以及配线500。因此，改善了电路装置10的可靠性。当在第一电感器200上的密封树脂层600的厚度T大于第一电感器200的互连间隔S时，该效果得到改善。当第一绝缘层100的厚度大于第一电感器200的互连间隔时，该效果得到改善。因为环氧树脂可以被用作密封树脂层600，所以在没有将特殊树脂用作密封树脂层600的情况下，可以抑制电路装置10的制造成本。
第一电感器200通过第一绝缘层100面对第二电感器300。因为这个原因，电信号能够在第一电感器200和第二电感器300之间传送。
第一绝缘层100具有在其中多个绝缘膜102和104被层叠的结构。因为这个原因，可以增加第一绝缘层100的膜厚度，并且可以增加第一电感器200和第二电感器300之间耐压。特别地，在该实施例中，绝缘膜102和104主要由聚酰亚胺树脂构成。绝缘膜102和104通过旋涂方法以低制造成本而被沉积。然而，在该情形中，可以增加第一绝缘层100的膜厚度。
第三端子314、第四端子312、以及第二电感器300的两个端部302和304被从电路装置10的另一个表面，即，第二绝缘层120的另一个表面暴露。因为这个原因，密封树脂层600面向下(例如，面向半导体芯片800侧)，并且第二绝缘层120面向上，从而第三端子314、第四端子312、以及第二电感器300的两个端部302和304可以通过利用配线被连接到半导体芯片。当第二绝缘层120的另一个表面是平面时，配线可以被容易地连接到端子。
第一电感器200和第二电感器300主要由从由金、铜、镍、钛、钛-钨、以及铬构成的组中选择的一种元素来构成，或者由包括从上述组中选择的两种或更多种元素的合金来构成。因为这个原因，第一电感器200和第二电感器300可以通过电镀方法形成。
图7是根据第二实施例的半导体器件的平面图。在第一实施例中，半导体器件对应于在图6中所示的半导体器件。除了以下各方面，在图7中的半导体器件与在图6中所示的半导体器件相同。
电路装置10具有多对(例如，两对)第一电感器200和第二电感器300。多个第一电感器200分别通过第三端子314、第四端子312、以及配线812和814被连接到半导体芯片800的端子802和804。
包括在电路装置10中的多个第二电感器300的每个的端302和304分别通过配线912和914被连接到半导体芯片900的端子902和904。
同样在该实施例中，可以获得与第一实施例相同的效果。因为电路装置10具有多对第一电感器200和第二电感器300，所以可以小型化半导体器件。
图8是根据第三实施例的电路装置10的横截面图，并且对应于在第一实施例中的图1。第三端子314、第四端子312、以及第二电感器300的两个端部302和304没有被埋于第二绝缘层120的开口122、124、126、和128中，除此以外，根据本实施例的电路装置10与第一实施例的相同。
根据本实施例，可以获得与第一实施例相同的效果。可以制造在第一实施例中的在图6中所示的半导体器件和在第二实施例中描述的半导体器件。
图9是根据第四实施例的电路装置10的横截面图，并且对应于在第一实施例中的图1。除了以下各方面，根据本实施例的电路装置10与在第一实施例中描述的电路装置10相同。第三端子314、第四端子312、以及第二电感器300的两个端部302和304没有被分别埋于第二绝缘层120的开口122、124、126、和128中。电极402、404、412、和414被分别埋于开口122、124、126、和128中。电极402、404、412、和414被分别连接到第四端子312、第三端子314、以及端302和端304。
根据本实施例，可以获得与第一实施例相同的效果。可以制造在第一实施例中的在图6中所示的半导体器件和在第二实施例中描述的半导体器件。
图10是根据第五实施例的电路装置10的横截面图，而图11是示意性地示出在图10中所示的电路装置10的平面图。图10对应于沿着在图11中的B-B′线的横截面图。在根据本实施例的电路装置10中，第一电感器200和第二电感器300都被形成在第二绝缘层120的一个表面上。构成第二电感器300的导电图形平行于构成第一电感器200的导电图形螺旋地延伸。
第一电感器200的中端202通过配线420被连接到第四端子312，并且第一互连210将第一电感器200的外端204与第三端子314彼此连接。第一电感器200和第一互连210以与第二电感器300相同的步骤被形成。
第二电感器300的两个端部302和304被形成在与开口126和128不同的位置，并且第六端子322和第五端子324被分别埋于开口126和128中。第五端子324和第六端子322的构造与第三端子314和第四端子312的构造相同。第三端子314、第四端子312、第五端子324、第六端子322、以及第二电感器300的两个端部302和304全部从第二绝缘层120的一个表面和另一个表面暴露。
第二电感器300的中端302通过配线422被连接到第六端子322，并且第二电感器300的外端304通过第二互连310被连接到第五端子324。第二互连310被形成在第二绝缘层120的一个表面上，即，在其上形成第一电感器200和第二电感器300的表面。
第二绝缘层120的另一个表面是平坦的。第二绝缘层120的一个表面、第一电感器200、第二电感器300、第三端子314、第四端子312、第五端子324、第六端子322、以及配线420和422被通过密封树脂层600封装。
根据本实施例的制造电路装置的方法如下所述。第二绝缘层120以及开口122、124、126、和128被形成在支持构件700的一个表面上。形成所述层和所述开口的方法与在第一实施例中的那些相同。第一电感器200、第二电感器300、第三端子314、第四端子312、第五端子324、第六端子322被形成。形成所述电感器和所述端子的方法与在第一实施例中形成第二电感器300、第三端子314、第四端子312的方法相同。形成密封树脂层600。之后，支持构件700被从第二绝缘层120去除。
根据本实施例，可以获得与第一实施例相同的效果。因为电路装置10的层的数量小，所以电路装置10可以被做得薄。电路装置10的制造成本得到降低。
图12是根据第六实施例的电路装置10的横截面图，并且对应于在第五实施例中的图10。第三端子314、第四端子312、第五端子324、第六端子322没有被分别埋于第二绝缘层120的开口122、124、126、和128中，除此以外，根据本实施例的电路装置10与在第五实施例中的相同。
根据本实施例，可以获得与第五实施例相同的效果。
图13是根据第七实施例的电路装置10的横截面图，并且对应于在第五实施例中的图10。除了以下各方面，根据本实施例的电路装置10与在第五实施例中描述的电路装置10相同。第三端子314、第四端子312、第五端子324、第六端子322没有被埋于第二绝缘层120的开口122、124、126、和128中。电极402、404、412、和414被分别埋于开口122、124、126、和128中。电极402、404、412、和414被分别连接到第四端子312、第三端子314、第六端子322、第五端子324。
根据本实施例，可以获得与第五实施例相同的效果。
图14是根据第八实施例的电路装置10的横截面图，并且对应于在第五实施例中的图10。图15是示意性地示出在图14中所示的电路装置10的平面图，并且对应于在第五实施例中的图11。图14对应于沿着在图15中的C-C′线的截面。
除了以下各方面，根据本实施例的电路装置10与在第五实施例中描述的电路装置10相同。开口122和124与第一电感器200的两个端部202和204重叠，并且端202和204被分别埋于开口122和124中。开口126和128与第二电感器300的两个端部302和304重叠，并且端302和304被分别埋于开口126和128中。在图10中所示的第一互连210和第二互连310没有被形成，并且配线420和422没有被使用。
根据本实施例，可以获得与第五实施例相同的效果。因为不需要使用配线，所以电路装置10的制造成本进一步降低。
在本实施例中，如在第六实施例中，端202、204、302、和304可以不被埋于第二绝缘层120的开口122、124、126、和128中。在该情形中，如在第七实施例中，电极可以被埋于第二绝缘层120的开口122、124、126、和128中。这些电极被连接到端202、204、302、和304。
图16是示出根据第九实施例的电路装置10的构造的横截面图。代替配线500而布置绝缘层130和互连216，并且以与互连216相同的步骤形成第二端子212，除此以外，在本实施例中的电路装置10具有与根据第一实施例的电路装置10相同的构造。
绝缘层130被形成在第一绝缘层100、第一电感器200、第一互连210、和第一端子214上。然而，绝缘层130没有覆盖第四端子312，并且在第一电感器200的中端202上具有开口。互连216被至少形成在绝缘层130上和在绝缘层130中的开口中，以将第二端子212和第一电感器200的端202彼此连接。
在第一电感器200之后，形成第一互连210和第一端子214，形成绝缘层130，以及形成第二端子212和互连216，除此以外，制造根据本实施例的电路装置10的方法与在第一实施例中的相同。形成绝缘层130的步骤基本上与沉积绝缘膜104的步骤相同。形成第二端子212和互连216的步骤基本上与形成第一电感器200、第一互连210和第一端子214的步骤相同。
根据本实施例，电信号能够在第一电感器200和第二电感器300之间传送。如在第一实施例中，第一绝缘层100的膜厚度可以被增加。如在第一实施例中，通过利用配线，第三端子314、第四端子312、以及第二电感器300的两个端部302和304可以被容易地连接到半导体芯片。
图17是示出根据第十实施例的电路装置的构造的横截面图。通过将半导体器件1200和1600安装在印刷电路板1000(例如，母板)上而获得电路装置。通过利用焊球1700，半导体器件1200被安装在印刷电路板1000上。通过将半导体芯片1620安装在引线框1640上而获得半导体器件1600，并且通过利用引线框1640，半导体器件1600被安装在印刷电路板1000上。半导体芯片1620的内部引线和引线框1640被通过密封树脂1602封装。
图18是示出半导体器件1200的构造的横截面图。半导体器件1200具有半导体芯片1300和插入衬底(interposer substrate)1400。半导体芯片1300被安装在插入衬底1400的一个表面上作为倒装芯片。在半导体芯片1300和插入衬底1400之间的空间被通过密封树脂1500封装。半导体芯片1300的整个区域和插入衬底1400的一个表面被通过密封树脂1520封装。密封树脂1500和密封树脂1520都具有绝缘特性。在插入衬底1400相反表面，固定焊球1700。
半导体芯片1300具有多层互连，并且在互连层的任一个中具有第一电感器1312。在图18中所示的例子中，第一电感器1312被形成在与焊盘1314相同的层中。因为这个原因，构成第一电感器1312的导电图形具有比当第一电感器1312被形成在另一互连层中时获得的厚度大的厚度。因此，第一电感器1312的电阻减小。
第一电感器1312是螺旋的导电图形。通过在与第一电感器1312相同的层中的互连(未示出)，第一电感器1312的外端被连接到焊盘1314。通过在与第一电感器1312不同的层中的互连(未示出)，第一电感器1312的中端被引出到第一电感器1312的外部，并且电连接到焊盘1314。
半导体芯片1300的焊盘1314通过凸块1320被连接到插入衬底1400的连接端子1432。插入衬底1400具有至少两个互连层，并且通过互连层电连接连接端子1432和焊球1700。
插入衬底1400在互连层1400的任一个中具有第二电感器1412。第二电感器1412是螺旋的导电图形。第二电感器1412面对第一电感器1312。第二电感器1412被电感地耦合到第一电感器1312，从而与第一电感器1312相互传送电信号。通过在与第二电感器1412相同的层中的互连(未示出)，第二电感器1412的外端被连接到焊球1700。通过在与第二电感器1412不同的层中的互连1422，第二电感器1412的中端被引出到第二电感器1412的外部，并且电连接到焊球1700。因为这个原因，第一电感器1312和第二电感器1412的两个端部可通过焊球1700被电连接到在图17中所示的印刷电路板1000。例如，第二电感器1412通过印刷电路板1000被电连接到在图17中所示的半导体器件1600。在该情形中，半导体器件1200和半导体器件1600能够通过第一电感器1312和第二电感器1412相互传送电信号。
图19A和19B以及图20A和20B是示出制造在图18中所示的半导体器件1200的方法的横截面图。如在图19A中所示，通过旋涂方法，绝缘膜被沉积在支持构件700的一个表面上。绝缘层被选择性地去除以形成开口。通过溅射方法，种层(未示出)被形成在绝缘层上和开口中。抗蚀剂图形(未示出)被形成在种膜上，并且，通过将抗蚀剂图形用作掩膜，通过将种膜用作种而执行电镀。按照这种方式，形成一个互连层。之后，抗蚀剂图形被去除。上述的步骤被重复要求的次数，以便于在支持构件700的一个表面上形成插入衬底1400。在该状态下，插入衬底1400的其上被安装半导体芯片1300的一个表面被暴露。
如在图19B中所示，半导体芯片1300被安装在插入衬底1400的一个表面上，并且密封树脂1500被布置在半导体芯片1300和插入衬底1400的一个表面之间的空间中。在该状态下，第一电感器1312和第二电感器1412通过密封树脂1500彼此面对。
如在图20A中所示，半导体芯片1300和插入衬底1400的一个表面通过利用密封树脂1520而被封装。
如在图20B中所示，支持构件700被去除。之后，焊球1700被固定到插入衬底1400的相反表面，以形成在图18中所示的半导体器件1200。
根据本实施例，通过包括在半导体芯片1300中的第一电感器1312和包括在插入衬底1400中的第二电感器1412，电信号能够在半导体芯片1300和半导体芯片1602之间传送。
第一电感器1312被形成在半导体芯片1300的互连层中，并且第二电感器1412被形成在插入衬底1400的互连层中。因为这个原因，形成第一电感器1312和第二电感器1412的步骤不必独立地设置。
由插入衬底1400保持的互连的互连电阻小于由半导体芯片保持的互连的互连电阻。因为这个原因，第二电感器1412的电阻低于第一电感器1312的电阻。因此，第二电感器1412被连接到发射信号的发射电路(未示出)，而第一电感器1312被连接到由半导体芯片1300保持的接收电路(未示出)，从而可以改善电信号的传送效率。
至少密封树脂1500位于第一电感器1312和第二电感器1412之间。因为这个原因，即使第一电感器1312和第二电感器1412之间的电势差高，也可以在第一电感器1312和第二电感器1412之间抑制介电击穿发生。通过改变凸块1320的高度，第一电感器1312和第二电感器1412之间的距离可以被容易地调整。
图21是示出根据第十一实施例的半导体器件1200的构造的横截面图。图21对应于在第十实施例中的图18。在本实施例中，多个半导体芯片1300被安装在插入衬底1400上，并且对应于多个半导体芯片1300的多个第二电感器1412被分别形成在插入衬底1400上，除此以外，半导体器件1200与根据第十实施例的半导体器件1200相同。
制造根据本实施例的半导体器件1200的方法与制造根据第十实施例的半导体器件的方法基本上相同。虽然未示出，如在第十实施例中在图17中所示，半导体器件1200能够被安装在印刷电路板1000上。
根据本实施例，可以获得与第十实施例相同的效果。因为半导体器件1200具有多个半导体芯片1300，所以被安装在印刷电路板1000上的部分的数量减少，并且在制造电路装置中的步骤的数量可以被减小。
图22是示出根据第十二实施例的半导体器件1200的构造的横截面图。除了以下各方面，半导体器件1200具有与根据第十实施例的半导体器件1200相同的布局。在插入衬底1400上，在第十实施例中描述的第二电感器1412没有被形成。半导体芯片1800作为倒装芯片被安装在插入衬底1400的与半导体芯片1300被安装在其上的表面相对的表面上。在插入衬底1400的相反表面和半导体芯片1800之间的空间被通过密封树脂1502封装。
半导体芯片1800具有作为螺旋互连图形的第二电感器1812。第二电感器1812通过密封树脂1502、插入衬底1400、和密封树脂1500面向第一电感器1312。半导体芯片1800的互连结构与半导体器件1200的互连结构相同，并且第二电感器1812被形成在与焊盘1814相同的层中。焊盘1814通过凸块1820被连接到插入衬底1400的连接端子1442。
在形成密封树脂1520之后且在焊球1700被固定到插入衬底1400之前，半导体芯片1800被安装在插入衬底1400上，并且形成密封树脂1502，除此以外，制造根据本实施例的半导体器件的方法具有与制造在第十实施例中描述的半导体器件的方法相同的构造。
根据本实施例，通过由半导体芯片1300保持的第一电感器1312和由半导体芯片1800保持的第二电感器1812，电信号能够在半导体芯片1300和半导体芯片1800之间传送。
第一电感器1312被形成在半导体芯片1300的互连层中，并且第二电感器1812被形成在半导体芯片1800的互连层中。因为这个原因，形成第一电感器1312和第二电感器1812的步骤不必独立地设置。
通过改变凸块1320和1820的高度，第一电感器1312和第二电感器1812之间的距离可以被容易地调整。
图23是根据第十三实施例的电路装置的横截面图。图24是示出在图23中所示的电路装置的平面图。图23对应于沿着在图24中的D-D′线的横截面图。在这些附图中的相同参考符号指示在第一实施例中的相同构造。
电路装置包括第一绝缘层101、第一电感器200、第一端子214、第二端子212、第一互连210、和配线504。第一电感器200位于第一绝缘层101的一个表面，并且通过螺旋导电图形来构造。第一端子214和第二端子212从第一绝缘层101的一个表面暴露。第一互连210被形成在第一绝缘层101的一个表面，以将第一端子214连接到第一电感器200的外端204。配线504位于第一绝缘层101的一个表面侧，以将第二端子212和第一电感器200的中端202彼此连接。
制造根据本实施例的电路装置的方法如下所述。形成第一绝缘层101。第一绝缘层101主要由例如聚酰亚胺树脂构成。导电膜被沉积在第一绝缘层101的一个表面上。导电膜被选择性地去除，以形成第一电感器200、第一互连210、第一端子214、第二端子212。第二端子212和端202通过利用配线504而彼此连接。
根据本实施例，第一电感器200的中端202通过配线504从第一电感器200引出并连接到第二端子212。因为这个原因，用于从第一电感器200引出端202的互连层不必被沉积。形成配线504所需的成本低于增加互连层的数量所需的成本。因此，可以抑制电路装置的制造成本增加。
在上述的第八个实施例中，公开了以下的发明。
一种电路装置，包括：
第一绝缘层；
第一电感器，其位于所述第一绝缘层的一个表面，并且通过螺旋导电图形来构造；
第二电感器，其位于所述第一绝缘层的所述一个表面，并且通过平行于所述第一电感器螺旋地延伸的导电图形来构造；以及
四个开口，其形成在所述第一绝缘层中，以将所述第一电感器的两个端部和所述第二电感器的两个端部从所述第一绝缘层的另外一个表面侧暴露。
在上述的第九个实施例中，公开了以下发明。
一种电路装置，包括：
第一绝缘层；
第一电感器，其位于所述第一绝缘层的一个表面，并且通过螺旋导电图形来构造；
第一端子和第二端子，其从所述第一绝缘层的所述一个表面暴露；
第一互连，其形成在所述第一绝缘层的所述一个表面，以连接所述第一端子和所述第一电感器的外端；
第二绝缘层，其形成在所述第一绝缘层的所述一个表面和所述第一电感器上；
开口，其形成在所述第二绝缘层中，并位于所述第一电感器的中端上；以及
第二互连，其形成在所述第一绝缘层的所述一个表面和所述第二绝缘层处，以连接所述第二端子和所述第一电感器的所述中端。
在上述的第十个到第十二个实施例中，公开了以下发明。
(1)一种电路装置，其包括半导体芯片和互连衬底，在所述互连衬底上，所述半导体芯片作为倒装芯片被安装；
其中所述半导体芯片包括：
芯片侧互连层；和
第一电感器，其形成在所述芯片侧互连层中，并且通过螺旋导电图形来构造，以及
所述互连衬底包括：
衬底侧互连层；和
第二电感器，其形成在所述衬底侧互连层上，面对所述第一电感器，并且通过螺旋导电图形来构造。
(2)如在(1)中所述的电路装置，
进一步包括密封树脂层，其封装在所述半导体芯片和所述互连衬底之间的空间。
(3)如在(1)或(2)中所述的电路装置，
其中所述互连衬底是插入衬底。
(4)如在(1)到(3)的任意一个中所述的电路装置，
其中所述第二电感器被连接到发射电路，
所述半导体芯片具有接收电路，以及
所述第一电感器被连接到所述接收电路。
(5)一种电路装置，包括：
互连衬底；
第一半导体芯片，其作为倒装芯片被安装在所述互连衬底的一个表面上；以及
第二半导体芯片，其作为倒装芯片被安装在与所述互连衬底的所述一个表面相对的表面上；
其中所述第一半导体芯片包括：
第一互连层；和
第一电感器，其形成在所述第一互连层上，并且通过螺旋导电图形来构造，以及
所述第二半导体芯片包括：
第二互连层；和
第二电感器，其形成在所述第二互连层上，通过所述互连衬底面对所述第一电感器，并且通过螺旋导电图形来构造。
(6)一种制造电路装置的方法，包括：
制备半导体芯片，所述半导体芯片包括芯片侧互连层和第一电感器，所述第一电感器形成在所述芯片侧互连层上，并且通过螺旋导电图形来构造；
制备互连衬底，所述互连衬底包括衬底侧互连层和第二电感器，所述第二电感器形成在所述衬底侧互连层上，并且通过螺旋导电图形来构造；以及
将所述半导体芯片作为倒装芯片安装在所述互连衬底上，并且使所述第一电感器面对所述第二电感器。
(7)如在(6)中所述的制造电路装置的方法，包括：
在将所述半导体芯片作为倒装芯片安装在所述互连衬底上之后，
利用密封树脂密封在所述互连衬底和所述半导体芯片之间的空间。
已经参考附图描述本发明的实施例。然而，所述实施例是本发明的示例，并且除了上述构造之外的多种构造也可以被采用。
明显的是，本发明不被限制于上述实施例，并且在不脱离本发明的范围和精神的情况下，可以对其进行修改和改变。

Claims (19)

1.一种电路装置，包括：
第一绝缘层；
第一电感器，所述第一电感器位于所述第一绝缘层的一个表面，并且通过螺旋导电图形来构造；
第一端子和第二端子，所述第一端子和第二端子从所述第一绝缘层的所述一个表面暴露；
第一互连，所述第一互连形成在所述第一绝缘层的所述一个表面处，以连接所述第一端子和所述第一电感器的外端；以及
第一配线，所述第一配线位于所述第一绝缘层的所述一个表面侧，以连接所述第二端子和所述第一电感器的中端。
2.根据权利要求1所述的电路装置，进一步包括对于所述第一绝缘层的所述一个表面、所述第一电感器、所述第一端子、所述第二端子、所述第一互连以及所述第一配线进行封装的密封树脂层。
3.根据权利要求2所述的电路装置，其中，
所述密封树脂层是环氧树脂层。
4.根据权利要求2所述的电路装置，其中，
所述密封树脂层的厚度大于所述第一电感器的互连间隔。
5.根据权利要求1所述的电路装置，进一步包括：
第二电感器，所述第二电感器位于所述第一绝缘层的所述另一个表面处，并且位于在与所述一个表面相垂直的方向上的与所述第一电感器相重叠的区域中；
第三端子和第四端子，所述第三端子和第四端子布置在所述第一绝缘层的所述另一个表面上，并且分别连接到所述第一端子和所述第二端子；
第二绝缘层，所述第二绝缘层具有与所述第一绝缘层的所述另一个表面和所述第二电感器相接触的一个表面；以及
四个开口，所述四个开口形成在所述第二绝缘层中以从所述第二绝缘层的另一个表面暴露所述第三端子、所述第四端子以及所述第二电感器的两个端部。
6.根据权利要求5所述的电路装置，其中，
所述第一绝缘层具有在其中层叠多个绝缘膜的结构。
7.根据权利要求5所述的电路装置，其中，
所述第二绝缘层的所述另一个表面是平坦的。
8.根据权利要求5所述的电路装置，其中，
所述第一绝缘层的厚度大于所述第一电感器的互连间隔。
9.根据权利要求5所述的电路装置，进一步包括：
第一半导体器件；以及
第三配线，所述第三配线连接所述第一半导体器件和所述第三端子以及所述第四端子。
10.根据权利要求9所述的电路装置，进一步包括：
第二半导体器件；以及
第四配线，所述第四配线连接所述第二半导体器件和所述第二电感器的所述两个端部。
11.根据权利要求9所述的电路装置，其中，
所述第一绝缘层位于所述第一半导体器件上，并且所述第一绝缘层的所述一个表面面对所述第一半导体器件。
12.根据权利要求1所述的电路装置，其中，
所述第一端子和所述第二端子还从所述第一绝缘层的所述另一个表面暴露，并且，
所述电路装置包括：
第二电感器，所述第二电感器位于所述第一绝缘层的所述一个表面上，并且通过平行于所述第一电感器而螺旋地延伸的导电图形来构造；
第五端子和第六端子，所述第五端子和第六端子分别从所述第一绝缘层的所述一个表面和所述另一个表面暴露；
第二互连，所述第二互连形成在所述第一绝缘层的所述一个表面上，以连接所述第五端子和所述第二电感器的外端；以及
第二配线，所述第二配线位于所述第一绝缘层的所述一个表面侧，以连接所述第六端子和所述第二电感器的中端。
13.根据权利要求12所述的电路装置，其中，
所述第一绝缘层的所述另一个表面是平坦的。
14.根据权利要求1所述的电路装置，其中，
所述第一绝缘层主要由聚酰亚胺树脂构成。
15.根据权利要求1所述的电路装置，其中，
所述第一电感器主要由从由金、铜、镍、钛、钛-钨以及铬所构成的组中选择的一种元素来构成，或者由包括从上述组中选择的至少两种元素的层叠膜或合金来构成。
16.一种制造电路装置的方法，包括：
形成第一绝缘层；
形成从所述第一绝缘层暴露的第一端子和第二端子、位于所述第一绝缘层上的第一电感器、以及将所述第一电感器的外端和所述第一端子彼此连接的互连；以及
通过利用配线来连接所述第二端子和所述第一电感器的中端。
17.根据权利要求16所述的制造电路装置的方法，进一步包括：
在所述的形成所述第一绝缘层之前，
形成第二绝缘层；并且
在所述第二绝缘层上形成第二电感器，所述第二电感器位于与所述第一电感器相重叠的区域中，
其中，所述的形成所述第一绝缘层是在所述第二绝缘层和所述第二电感器上形成所述第一绝缘层。
18.根据权利要求17所述的制造电路装置的方法，其中，
所述的形成所述第二绝缘层是在支持构件的一个表面上形成所述第二绝缘层，
所述方法包括：在所述的形成所述第二绝缘层之后且在所述的形成所述第二电感器之前，通过选择性地去除所述第二绝缘层，而在所述第二绝缘层中形成位于所述第一端子、所述第二端子、以及所述第二电感器的两个端部之下的四个第三开口图形，
所述的形成所述第一端子、所述第二端子、所述第一电感器和所述互连包括：
在所述第一绝缘层中形成第一开口图形和第二开口图形；以及
通过选择性地在所述第一绝缘层上、在所述第一开口图形中、和在所述第二开口图形中形成导电膜，来在所述第一开口图形中形成所述第一端子，在所述第二开口图形中形成所述第二端子，并且在所述第一绝缘层上形成所述第一电感器和所述互连，并且，
所述方法包括：在所述的通过利用所述配线来连接所述第二端子和所述第一电感器的所述中端之后，从所述第二绝缘层去除所述支持构件。
19.根据权利要求16所述的方法，进一步包括：
在所述的通过利用所述配线来连接所述第二端子和所述第一电感器的所述中端之后，
利用树脂来密封所述第一绝缘层的上表面、所述第一电感器、所述第一端子、所述第二端子以及所述配线。
CNA2009101496450A 2008-06-17 2009-06-17 电路装置及其制造方法 Pending CN101609833A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008157463 2008-06-17
JP2008157463A JP2009302418A (ja) 2008-06-17 2008-06-17 回路装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN101609833A true CN101609833A (zh) 2009-12-23

Family

ID=41414206

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009101496450A Pending CN101609833A (zh) 2008-06-17 2009-06-17 电路装置及其制造方法

Country Status (4)

Country Link
US (1) US20090309688A1 (zh)
JP (1) JP2009302418A (zh)
KR (1) KR20090131255A (zh)
CN (1) CN101609833A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102157488A (zh) * 2011-01-05 2011-08-17 江苏科技大学 一种基于两层金属的集成层叠变压器
CN102623391A (zh) * 2010-12-22 2012-08-01 新科金朋有限公司 半导体器件和在半导体管芯上方形成集成无源器件的方法
CN103681636A (zh) * 2012-09-12 2014-03-26 英飞凌科技股份有限公司 芯片到封装接口
CN104184217A (zh) * 2013-08-21 2014-12-03 深圳市安普盛科技有限公司 用于无线电能传输的感应线圈及制造方法、无线充电系统
CN104603940A (zh) * 2014-01-29 2015-05-06 瑞萨电子株式会社 半导体器件
JP2017204540A (ja) * 2016-05-10 2017-11-16 ローム株式会社 電子部品およびその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5606779B2 (ja) * 2010-04-23 2014-10-15 ルネサスエレクトロニクス株式会社 電子部品及び信号伝達方法
US9141157B2 (en) * 2011-10-13 2015-09-22 Texas Instruments Incorporated Molded power supply system having a thermally insulated component
JP6091206B2 (ja) 2012-12-21 2017-03-08 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
KR101771749B1 (ko) * 2012-12-28 2017-08-25 삼성전기주식회사 인덕터
US9129817B2 (en) * 2013-03-13 2015-09-08 Intel Corporation Magnetic core inductor (MCI) structures for integrated voltage regulators
JP6129659B2 (ja) 2013-06-25 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6589277B2 (ja) 2015-01-14 2019-10-16 富士電機株式会社 高耐圧受動素子および高耐圧受動素子の製造方法
JP6360926B2 (ja) * 2017-02-07 2018-07-18 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2982193B2 (ja) * 1989-12-28 1999-11-22 株式会社村田製作所 高周波コイルの製造方法
FI962803A0 (fi) * 1996-07-10 1996-07-10 Nokia Telecommunications Oy Planartransformator
JP3579000B2 (ja) * 2001-04-05 2004-10-20 シャープ株式会社 半導体装置
KR100469248B1 (ko) * 2001-12-24 2005-02-02 엘지전자 주식회사 무선통신 모듈용 마이크로 인덕터
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US7342300B2 (en) * 2003-06-30 2008-03-11 Zarbana Digital Fund Llc Integrated circuit incorporating wire bond inductance
JP4391263B2 (ja) * 2004-02-20 2009-12-24 Ｏｋｉセミコンダクタ株式会社 半導体素子、その製造方法及びその半導体素子を用いた高周波集積回路
US7091791B1 (en) * 2004-07-23 2006-08-15 Atheros Communications, Inc. Transformer implementation using bonding wires
US7195952B2 (en) * 2005-03-22 2007-03-27 Micrel, Inc. Schottky diode device with aluminum pickup of backside cathode
US6996892B1 (en) * 2005-03-24 2006-02-14 Rf Micro Devices, Inc. Circuit board embedded inductor
JP4572343B2 (ja) * 2006-03-03 2010-11-04 セイコーエプソン株式会社 電子基板、半導体装置および電子機器
US7524731B2 (en) * 2006-09-29 2009-04-28 Freescale Semiconductor, Inc. Process of forming an electronic device including an inductor
US20080186123A1 (en) * 2007-02-07 2008-08-07 Industrial Technology Research Institute Inductor devices
US8058960B2 (en) * 2007-03-27 2011-11-15 Alpha And Omega Semiconductor Incorporated Chip scale power converter package having an inductor substrate

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623391A (zh) * 2010-12-22 2012-08-01 新科金朋有限公司 半导体器件和在半导体管芯上方形成集成无源器件的方法
US9368563B2 (en) 2010-12-22 2016-06-14 STATS ChipPAC Pte. Ltd. Semiconductor device including integrated passive device formed over semiconductor die with conductive bridge and fan-out redistribution layer
CN102157488A (zh) * 2011-01-05 2011-08-17 江苏科技大学 一种基于两层金属的集成层叠变压器
CN102157488B (zh) * 2011-01-05 2012-08-15 江苏科技大学 一种基于两层金属的集成层叠变压器
CN103681636A (zh) * 2012-09-12 2014-03-26 英飞凌科技股份有限公司 芯片到封装接口
CN103681636B (zh) * 2012-09-12 2016-12-07 英飞凌科技股份有限公司 芯片到封装接口
CN104184217A (zh) * 2013-08-21 2014-12-03 深圳市安普盛科技有限公司 用于无线电能传输的感应线圈及制造方法、无线充电系统
CN104184217B (zh) * 2013-08-21 2016-08-10 深圳市安普盛科技有限公司 用于无线电能传输的感应线圈及制造方法、无线充电系统
CN104603940A (zh) * 2014-01-29 2015-05-06 瑞萨电子株式会社 半导体器件
JP2017204540A (ja) * 2016-05-10 2017-11-16 ローム株式会社 電子部品およびその製造方法

Also Published As

Publication number Publication date
US20090309688A1 (en) 2009-12-17
JP2009302418A (ja) 2009-12-24
KR20090131255A (ko) 2009-12-28

Similar Documents

Publication Publication Date Title
CN101609833A (zh) 电路装置及其制造方法
US6469260B2 (en) Wiring boards, semiconductor devices and their production processes
CN1316524C (zh) 多层阵列电容及其制作方法
US7825520B1 (en) Stacked redistribution layer (RDL) die assembly package
US7321166B2 (en) Wiring board having connecting wiring between electrode plane and connecting pad
KR101479506B1 (ko) 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법
US7656031B2 (en) Stackable semiconductor package having metal pin within through hole of package
US7208825B2 (en) Stacked semiconductor packages
CN101379602B (zh) 高电流半导体装置中低电阻低电感互连的制造方法
US7199459B2 (en) Semiconductor package without bonding wires and fabrication method thereof
CN100524717C (zh) 芯片内埋的模块化结构
US20010017411A1 (en) Semiconductor chip and semiconductor device having the chip
KR950015727A (ko) 반도체 장치 및 그 제조방법
KR20120061712A (ko) 반도체 소자 및 그 제조 방법
US20090146314A1 (en) Semiconductor Device
CN102449757A (zh) 具有可变间距的栅格阵列封装的改进的散热系统和方法
US20180374827A1 (en) Semiconductor assembly with three dimensional integration and method of making the same
CN100573858C (zh) 芯片封装体
CN1316612C (zh) 具有侧向连接的电容器的电子组件及其制造方法
US11205602B2 (en) Semiconductor device and manufacturing method thereof
CN101958292B (zh) 印刷电路板、封装件及其制造方法
CN102034786A (zh) 印刷电路板、凸点阵列封装件及其制造方法
US9299589B1 (en) Ball grid array package with laser vias and methods for making the same
CN100539102C (zh) 电路板嵌埋有半导体芯片的电性连接结构
KR100512810B1 (ko) 스택 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: HU NAN QIU ZEYOU PATENT STRATEGIC PLANNING CO., LT

Free format text: FORMER OWNER: QIU ZEYOU

Effective date: 20101102

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 410011 28/F, SHUNTIANCHENG, NO.59, SECTION 2 OF FURONG MIDDLE ROAD, CHANGSHA CITY, HU NAN PROVINCE TO: 410205 JUXING INDUSTRY BASE, NO.8, LUJING ROAD, CHANGSHA HIGH-TECH. DEVELOPMENT ZONE, YUELU DISTRICT, CHANGSHA CITY, HU NAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20101109

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Applicant before: NEC Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20091223