JP4757587B2 - 積層コンデンサ、及び、その製造方法 - Google Patents

Description

本発明は、積層コンデンサ、及び、その製造方法に関する。更に詳しくは、等価直列インダクタンス（以下、ＥＳＬと称する）の小さな積層コンデンサ、及び、その製造方法に関する。

ＣＰＵ等においては、電源電圧が変動すると、その動作が大きな影響をうけることから、電源電圧の変動を抑え電源を安定化させる手段として、ＣＰＵの周辺に積層コンデンサが配置される。

ところが、近年、ＣＰＵの動作周波数の高周波数化に伴い、高速、かつ、大きな電流変動が発生し易くなり、積層コンデンサ自身が有しているＥＳＬの影響が大きくなり、このＥＳＬを含む総合インダクタンスが電源の電圧変動に影響を与えるおそれが生じつつある。

ＥＳＬを低減させる技術として、例えば、特許文献１は、誘電体基体の内部に埋設した多数の対向電極群とコンデンサの表面に形成した端子電極群とを多数のスルーホールで接続することによりＥＳＬを低減させた第１コンデンサ部と、誘電体基体の内部に埋設した対向電極群を少数のスルーホールで接続することにより大容量化を実現させた第２コンデンサ部とを含む積層コンデンサを開示している。

しかし、特許文献１に記載された積層コンデンサにおいて、第１コンデンサ部は、多数の対向電極群のそれぞれに多数のスルーホールが接続された複雑な構成を有するので、第１コンデンサ部と第２コンデンサ部とを別に製造して、最後に両者を組合せるといった複雑な工程が必要になり、製造が困難になるという問題が生じる。

また、第１コンデンサ部と第２コンデンサ部とを個別に製造して、最後に両者を組合せる方法で製造した場合、第１コンデンサ部の下面のセラミック層と、第２コンデンサ部の上面のセラミック層とが接合されることとなり、接合部分においてセラミック層の厚みが２倍になる。このように、セラミック層が厚くなると、製品の薄型化の妨げになるとともに、大容量化の妨げになるという問題が生じる。
特開２００４−１７２６０２号公報

本発明の課題は、ＥＳＬを低減させた積層コンデンサを提供することである。

本発明のもう一つの課題は、製品の大容量化を実現し得る積層コンデンサを提供することである。

本発明の課題は、製品の薄型化を実現し得る、積層コンデンサを提供することである。

本発明の更にもう一つの課題は、本発明の積層コンデンサの製造に適した製造方法を提供することである。

上述した課題を解決するため、本発明は、積層コンデンサ、及び、その製造方法を開示する。

１．積層コンデンサ
本発明に係る積層コンデンサは、誘電体基体と、第１の端子電極と、第２の端子電極と、第１の内部電極と、第２の内部電極と、第１の外層スルーホール導体と、第２の外層スルーホール導体と、第１の内層スルーホール導体と、第２の内層スルーホール導体とを含む。

前記第１の端子電極は複数であり、それぞれが間隔を隔てて前記誘電体基体の表面に備えられている。前記第２の端子電極も複数であり、それぞれが、間隔を隔てて前記誘電体基体の前記表面に備えられている。

前記第１の内部電極は複数であって、それぞれが、前記誘電体基体の内部に層状に埋設されている。前記第２の内部電極も複数であって、それぞれが、前記誘電体基体の内部に、前記第１の内部電極と交互に対向するように層状に埋設されている。

前記第１の外層スルーホール導体は複数であり、それぞれが、前記第１の内部電極のうち、前記誘電体基体の前記表面に最も近い位置にある前記第１の内部電極と、前記第１の端子電極のそれぞれとを接続する。前記第２の外層スルーホール導体も複数であり、それぞれが、前記第２の内部電極のうち、前記誘電体基体の前記表面に最も近い位置にある前記第２の内部電極と、前記第２の端子電極のそれぞれとを接続する。

前記第１の内層スルーホール導体は、前記第１の内部電極のそれぞれを接続し、前記第２の内層スルーホール導体は、前記第２の内部電極のそれぞれを接続している。

上述したように、本発明に係る積層コンデンサにおいて、複数の第１の端子電極が、間隔を隔てて誘電体基体の表面に備えられており、複数備えられた第１の外層スルーホール導体のそれぞれが、第１の端子電極のそれぞれを、第１の内部電極に接続している。

第１の内部電極と対となる第２の内部電極に関しても同様で、複数の第２の端子電極が、間隔を隔てて誘電体基体の表面に備えられており、複数備えられた第２の外層スルーホール導体のそれぞれが、第２の端子電極のそれぞれを、第２の内部電極に接続している。

かかる構成によれば、第１の内部電極、第１の外層スルーホール導体、及び、第１の端子電極を通して流れる高周波電流と、第２の内部電極、第２の外層スルーホール導体、及び、第２の端子電極を通して流れる高周波電流の方向が互いに逆向きになるので、高周波電流によって発生する磁界が互いに打ち消し合うこととなり、ＥＳＬが低減する。

また、第１の端子電極のそれぞれは、誘電体基体の表面に最も近い位置にある第１の内部電極にのみ接続され、第２の端子電極のそれぞれも、誘電体基体の表面に最も近い位置にある第２の内部電極にのみ接続されているから、スルーホール数が減少し、製造が容易となる。

更に、第１の端子電極に接続された第１の内層スルーホール導体が、複数の第１の内部電極のそれぞれを接続し、第２の端子電極に接続された第２の内層スルーホール導体が、複数の第２の内部電極のそれぞれを接続しているから、第１の内部電極と第２の内部電極との間に生じる静電容量を、第１の内層スルーホール導体及び第２の内層スルーホール導体によって並列接続し、第１の端子電極及び第２の端子電極から大きな静電容量を取り出すことができる。

好ましくは、第１、第２の内層スルーホール導体の数を、第１、第２の外層スルーホール導体の数よりも少なくする。こうすることにより、第１、第２の内層スルーホール導体による第１、第２の内部電極の実質的な対向面積の減少を抑え、大きな静電容量を取得することができる。

また、第１、第２の内層スルーホール導体の数を少なくすることにより、製造が容易になり、製品の低コスト化を図ることができる。そして、製造が容易になるから、絶緑不良やショート不良が低減し、製品歩留まりが向上する。

本発明に係る積層コンデンサは、最も外層に配置された第１、第２の内部電極のみが、第１、第２の外層スルーホール導体を介して、第１、第２の端子電極に接続された簡単な構造を有するから、一連の工程で製造することができる。このため、上述した特許文献１のように、第１コンデンサ部と第２コンデンサ部とを個別に製造して、最後に両者を組合せる製造方法と比較して、容易に製造することができる。

２．第１の態様に係る積層コンデンサの製造方法
本発明の第１の態様に係る積層コンデンサの製造方法では、まず、第１のグリーンシートを複数枚用意し、順次に積層する。第１のグリーンシートは、第１のスルーホール導体が備えられた第１の誘電体層の上に第１の導体層が備えられている。第１のスルーホール導体は、第１、第２の内層スルーホール導体となる部分であり、第１の誘電体層は、誘電体基体となる部分であり、第１の導体層は、第１、第２の内部電極となる部分である。

次に、第１のグリーンシートの上に、第２のグリーンシートを積層する。第２のグリーンシートは、第２のスルーホール導体が備えられた第２の誘電体層の上に第２の導体層が備えられている。第２のスルーホール導体は、第１の内層スルーホール導体及び第２の外層スルーホール導体となる部分であり、第２の誘電体層は、誘電体基体となる部分であり、第２の導体層は、第１の内部電極となる部分である。

次に、第２のグリーンシートの上に、第３のグリーンシートを積層する。第３のグリーンシートは、第３の誘電体層に第３のスルーホール導体が備えられている。第３のスルーホール導体は、第１、第２の外層スルーホール導体となる部分であり、第３の誘電体層は、誘電体基体となる部分である。

３．第２の態様に係る積層コンデンサの製造方法
本発明の第２の態様に係る積層コンデンサの製造方法では、まず、第１のグリーンシートを用意する。第１のグリーンシートは、第１のスルーホール導体が備えられた第１の誘電体層の上に第１の導体層が備えられている。第１のスルーホール導体は、第１、第２の外層スルーホール導体となる部分であり、第１の誘電体層は、誘電体基体となる部分であり、第１の導体層は、第１の内部電極となる部分である。

次に、第１のグリーンシートの上に、第２のグリーンシートを積層する。第２のグリーンシートは、第２のスルーホール導体が備えられた第２の誘電体層の上に第２の導体層が備えられている。第２のスルーホール導体は、第１の内層スルーホール導体及び第２の外層スルーホール導体となる部分であり、第２の誘電体層は、誘電体基体となる部分であり、第２の導体層は、第２の内部電極となる部分である。

次に、第２のグリーンシートの上に、複数の第３のグリーンシートを順次に積層する。第３のグリーンシートは、第３のスルーホール導体が備えられた第３の誘電体層の上に第３の導体層が備えられている。第３のスルーホール導体は、第１、第２の内層スルーホール導体となる部分であり、第３の誘電体層は、誘電体基体となる部分であり、第３の導体層は、第１、第２の内部電極となる部分である。

上述したように、本発明の第１、第２の態様に係る積層コンデンサの製造方法によれば、一連の工程で積層コンデンサを製造することが可能となる。このため、第１コンデンサ部と第２コンデンサ部とを個別に製造して、最後に両者を組合せる従来製造方法(特許文献）と比較して、容易に製造することができる。

また、本発明に係る積層コンデンサの製造方法は、上述した特許文献１のように、第１コンデンサ部と第２コンデンサ部とを組合せる方法ではなく、一連の工程である。このように、一連の工程で製造することにより、特許文献１の積層コンデンサのように、第１、第２の内部電極を含む部分と、外層電極を含む部分との境界部分においてセラミック層が厚くなることがない。このため、製品の薄型化、及び、大容量化が図られる。

以上説明した本発明に係る積層コンデンサ、及び、積層コンデンサの製造方法には、次のような効果がある。
(１)ＥＳＬを低減した積層コンデンサを提供することができる。
(２)製品の大容量化を実現し得る、積層コンデンサを提供することができる。
(３)製品の薄型化を実現し得る、積層コンデンサを提供することができる。
(４)本発明の積層コンデンサの製造に適した製造方法を提供することができる。

１．積層コンデンサ
図１は本発明に係る積層コンデンサの一実施例を示す断面図、図２は図１に示した積層コンデンサの分解平面図である。ただし、図２において、端子電極の図示は省略されている。

図１、図２において、積層コンデンサは、誘電体基体１２と、第１、第２の端子電極３１、３２と、第１、第２の内部電極群４１、４２と、第１、第２の外層スルーホール導体６１、６２と、第１、第２の内層スルーホール導体５１、５２とを含む。誘電体基体１２は、例えば、セラミック誘電体である。誘電体基体１２の寸法は、縦×横×厚みが、例えば、１０ｍｍ×１０ｍｍ×０．８５ｍｍ程度である。

第１、第２の端子電極３１、３２のそれぞれは、互いに間隔を隔てて誘電体基体１２の表面に分散して配置されている。

第１の内部電極群４１は、第１の内部電極４１１〜４１ｎを含み、誘電体基体１２に埋設されている。第１の内部電極４１１〜４１ｎのそれぞれは、層状に備えられている。第２の内部電極群４２は、第２の内部電極４２１〜４２ｎを含み、誘電体基体１２に埋設されている。第２の内部電極４２１〜４２ｎのそれぞれは、第１の内部電極４１１〜４１ｎのそれぞれと交互に配置され、第１の内部電極４１１〜４１ｎと対向するように層状に備えられている。

第１の外層スルーホール導体６１は、第１の端子電極３１のそれぞれを、第１、第２の端子電極３１、３２の形成された表面に最も近接した第１の内部電極４１１に接続している。第２の外層スルーホール導体６２は、第２の端子電極３２のそれぞれを、第１、第２の端子電極３１、３２の形成された表面に最も近接した第２の内部電極４２１に接続している。

第１の内層スルーホール導体５１は、第１の内部電極４１１〜４１ｎのそれぞれを接続している。第２の内層スルーホール導体５２は、第２の内部電極４２１〜４２ｎのそれぞれを接続している。

図において、第１、第２の内層スルーホール導体５１、５２は、１対であって、第１、第２の内部電極４１１〜４１ｎ、４２１〜４２ｎの中央付近に、互いに近接して備えられている。

第１、第２の内層スルーホール導体の直径は、第１、第２の外層スルーホール導体の直径よりも大きく、例えば、４〜１６倍程度とすることが好ましい。具体的には、例えば、第１、第２の内層スルーホール導体の直径は１５０〜２００μｍ程度であり、第１、第２の外層スルーホール導体の直径は５０〜８０μｍ程度である。

上述したように、本発明に係る積層コンデンサにおいて、第１、第２の端子電極３１、３２のそれぞれは、複数であり、間隔を隔てて誘電体基体１２の表面に備えられている。第１の外層スルーホール導体６１は、複数であり、第１の端子電極３１のそれぞれを第１の内部電極に接続している。第２の外層スルーホール導体６２は、複数であり、第２の端子電極３２のそれぞれを第２の内部電極に接続している。

かかる構成により、第１、第２の内部電極が第１、第２の外層スルーホール導体６１、６２を介して第１、第２の端子電極３１、３２に接続され、相互に逆向きに流れる高周波電流で磁界を互いに打ち消し合うこととなり、ＥＳＬが低減する。

また、第１の端子電極３１のそれぞれは、第１、第２の端子電極３１、３２に最も近接した第１の内部電極４１１にのみ接続され、第２の端子電極３２のそれぞれは、第１、第２の端子電極３１、３２に最も近接した第２の内部電極４２１にのみ接続されている。かかる構成により、スルーホール数が減少し、製造が容易となる。

本発明に係る積層コンデンサにおいて、第１の内層スルーホール導体５１は、複数の第１の内部電極４１１〜４１ｎのそれぞれを接続し、第２の内層スルーホール導体５２は、複数の第２の内部電極４２１〜４２ｎのそれぞれを接続している。

かかる構成により、第１の内層スルーホール導体５１を介して互いに接続された第１の内部電極４１１〜４１ｎと、第２の内層スルーホール導体５２を介して互いに接続された第２の内部電極４２１〜４２ｎとの間に、大きな容量を得ることができる。

図示の実施例では、第１、第２の内層スルーホール導体５１、５２の数を、第１、第２の外層スルーホール導体６１、６２の数よりも少なくすることにより、第１、第２の内部電極４１１〜４１ｎ、４２１〜４２ｎの実質的な対向面積の減少を抑え、大きな静電容量を得ることができる。

第１、第２の内層スルーホール導体５１、５２の数を一対とし、スルーホール導体の数を少なくしているから、その分だけ、製造が容易になり、製品の低コスト化を図ることができる。そして、製造が容易になるから、絶緑不良やショート不良が低減し、製品歩留まりが向上する。

第１、第２の内層スルーホール導体５１、５２は、第１、第２の外層スルーホール導体６１、６２よりも断面積が大きいから、第１、第２の内層スルーホール導体５１、５２の数を減らしても、良好な導通が確保でき、接続不良が回避される。また、断面積を大きくすることにより、ＥＳＬの低減を図ることもできる。

最も外層に配置された第１、第２の内部電極４１１〜４１ｎのみが、第１、第２の外層スルーホール導体６１，６２を介して、第１、第２の端子電極３１，３２に接続された簡単な構造を有するから、一連の工程で製造することができる。このため、上述した特許文献１のように、第１コンデンサ部と第２コンデンサ部とを個別に製造して、最後に両者を組合せる製造方法と比較して、容易に製造することができる。

また、第１、第２の内層スルーホール導体５１、５２が１対であって、第１、第２の内部電極４１１〜４１ｎ、４２１〜４２ｎの中央に配置されている。このため、電流が均一に分散されるので、ＥＳＬが低減する。更に、図示の実施例では、第１、第２の内層スルーホール導体５１、５２は、互いに近接しているから、いっそうＥＳＬが低減することとなる。

図３は本発明に係る積層コンデンサの別の一実施例を示す断面図、図４は図３に示した積層コンデンサの分解平面図である。ただし、図４において、端子電極の図示は省略されている。以下の図において、同一の構成部分については、同一の参照符号を付し、重複説明を省略する。

図３、図４に示した積層コンデンサは、第１、第２の内層スルーホール導体５１、５２が２対設けられている点で、図１、図２に示した積層コンデンサと相違する。

図において、第１、第２の内層スルーホール導体５１、５２は、互いに近接しており、第１、第２の内部電極４１１〜４１ｎ、４２１〜４２ｎの中央に配置されている。

図示の実施例の積層コンデンサは、第１、第２の内層スルーホール導体５１、５２が、２対以上であって、第１、第２の内部電極４１１〜４１ｎ、４２１〜４２ｎの中央に配置されているから、絶緑不良を生じるおそれが更に低減される。

図５は本発明に係る積層コンデンサの更に別の一実施例を示す断面図、図６は図５に示した積層コンデンサの分解部分断面図である。ただし、図６において、端子電極の図示は省略されている。

図５、図６に示した積層コンデンサは、第１、第２の内層スルーホール導体５１、５２が４対設けられている点で、図１〜図４に示した積層コンデンサと相違する。

図において、第１の内層スルーホール導体５１のそれぞれは、第２の内層スルーホール導体５２に近接し、対を構成している。第１、第２の内層スルーホール導体５１、５２の対のそれぞれは、第１、第２の内部電極４１１〜４１ｎ、４２１〜４２ｎの外周付近に配置されている。

図示の実施例の積層コンデンサは、４対の第１、第２の内層スルーホール導体５１、５２が備えられているので、その分だけ、絶緑不良を生じるおそれが低減する。

２．第１の態様に係る積層コンデンサの製造方法
次に、図７〜図１１を参照して、本発明の第１の態様に係る積層コンデンサの製造方法を説明する。図示の製造方法においては、まず、図７に示すように、図１、図２に示した誘電体基体１２となるグリーンシート９０を複数枚用意し、順次に積層する。

次に、図８に示すように、第１のグリーンシート９１を複数枚用意し、グリーンシート９０の上に順次に積層する。第１のグリーンシート９１は、第１のスルーホール導体９１２が備えられた第１の誘電体層９１１の上に第１の導体層９１３が備えられている。

第１のスルーホール導体９１２は、図１、図２に示した第１、第２の内層スルーホール導体５１、５２となる部分であり、第１の誘電体層９１１は、図１、図２に示した誘電体基体１２となる部分であり、第１の導体層９１３は、図１、図２に示した第１、第２の内部電極４１２〜４１ｎ、４２１〜４２ｎとなる部分である。

次に、図９に示すように、第１のグリーンシート９１の上に、第２のグリーンシート９２を積層する。第２のグリーンシート９２は、第２のスルーホール導体９２２が備えられた第２の誘電体層９２１の上に第２の導体層９２３が備えられている。

第２のスルーホール導体９２２は、図１、図２に示した第１の内層スルーホール導体５１及び第２の外層スルーホール導体６２となる部分であり、第２の誘電体層９２１は、図１、図２に示した誘電体基体１２となる部分であり、第２の導体層９２３は、図１、図２に示した第１の内部電極４１１となる部分である。

次に、図１０に示すように、第２のグリーンシート９２の上に、第３のグリーンシート９３を積層する。第３のグリーンシート９３は、第３の誘電体層９３１に第３のスルーホール導体９３２が備えられている。第３のスルーホール導体９３２は、図１、図２に示した第１、第２の外層スルーホール導体６１、６２となる部分であり、第３の誘電体層９３１は、図１、図２に示した誘電体基体１２となる部分である。

次に、図１１に示すように、積層された第３のグリーンシート９３の上に、図１、図２に示した第１、第２の端子電極３１、３２となる第４の導体層９４を形成する。これにより、図１、図２に示した積層コンデンサが得られる。

ここで、第４の導体層９４は、第３のグリーンシート９３を積層する前に、第３の誘電体層９３１の上に形成していても良いし、第１〜第３のグリーンシート９１〜９３を焼成した後で形成してもよい。

上述したように、本発明の第１の態様に係る積層コンデンサの製造方法によれば、一連の工程で積層コンデンサを製造することが可能となる。このため、上述した特許文献１のように、第１コンデンサ部と第２コンデンサ部とを個別に製造して、最後に両者を組合せる製造方法と比較して、容易に製造することができる。

また、本発明に係る積層コンデンサの製造方法は、上述した特許文献１のように、第１コンデンサ部と第２コンデンサ部とを組合せる方法ではなく、一連の工程で積層コンデンサを製造できる。このように、一連の工程で製造することにより、特許文献１の積層コンデンサのように、第１、第２の内部電極を含む部分と、外層電極を含む部分との境界部分においてセラミック層が厚くなることがない。このため、製品の薄型化、及び、大容量化を図ることができる。

３．第２の態様に係る積層コンデンサの製造方法
次に、図１２〜図１５を参照して、本発明の第２の態様に係る積層コンデンサの製造方法を説明する。

図示の製造方法においては、まず、図１２に示すように、第１のグリーンシート９６を用意する。第１のグリーンシート９６は、第１のスルーホール導体９６２が備えられた第１の誘電体層９６１の上に第１の導体層９６３が備えられている。

第１のスルーホール導体９６２は、図１、図２に示した第１、第２の外層スルーホール導体６１、６２となる部分であり、第１の誘電体層９６１は、図１、図２に示した誘電体基体１２となる部分であり、第１の導体層９６３は、図１、図２に示した第１の内部電極４１１となる部分である。

次に、第１のグリーンシート９６の上に、第２のグリーンシート９７を積層する。第２のグリーンシート９７は、第２のスルーホール導体９７２が備えられた第２の誘電体層９７１の上に第２の導体層９７３が備えられている。

第２のスルーホール導体９７２は、図１、図２に示した第１の内層スルーホール導体５１及び第２の外層スルーホール導体６２となる部分であり、第２の誘電体層９７１は、図１、図２に示した誘電体基体１２となる部分であり、第２の導体層９７３は、図１、図２に示した第２の内部電極４２１となる部分である。

次に、図１３に示すように、第２のグリーンシート９７の上に、複数の第３のグリーンシート９８を順次に積層する。第３のグリーンシート９８は、第３のスルーホール導体９８２が備えられた第３の誘電体層９８１の上に第３の導体層９８３が備えられている。

第３のスルーホール導体９８２は、図１、図２に示した第１、第２の内層スルーホール導体５１、５２となる部分であり、第３の誘電体層９８１は、図１、図２に示した誘電体基体１２となる部分であり、第３の導体層９８３は、図１、図２に示した第１、第２の内部電極４１２〜４１ｎ、４２２〜４２ｎとなる部分である。

次に、図１４に示すように、第３のグリーンシート９８の上に、グリーンシート９０を順次に積層する。グリーンシート９０は、図１、図２に示した誘電体基体１２となる部分である。

次に、図１５に示すように、第１のグリーンシート９６の上に、図１、図２に示した第１、第２の端子電極３１、３２となる第４の導体層９９を形成する。これにより、図１、図２に示した積層コンデンサが得られる。ここで、第４の導体層９９は、第１〜第３のグリーンシート９６〜９８の焼成前に形成しても良いし、焼成後に形成してもよい。

上述した本発明の第２の態様に係る積層コンデンサの製造方法は、第１の態様に係る積層コンデンサの製造方法と同様の構成要件を有するので、同様の作用効果を奏することができる。

以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。

本発明に係る積層コンデンサの一実施例を示す断面図である。 図１に示した積層コンデンサの分解平面図である。 本発明に係る積層コンデンサの別の一実施例を示す断面図である。 図３に示した積層コンデンサの分解平面図である。 本発明に係る積層コンデンサの更に別の一実施例を示す断面図である。 図５に示した積層コンデンサの分解部分断面図である。 本発明の第１の態様に係る積層コンデンサの製造方法を説明する工程図である。 図７に示した工程の後の工程を示す図である。 図８に示した工程の後の工程を示す図である。 図９に示した工程の後の工程を示す図である。 図１０に示した工程の後の工程を示す図である。 本発明の第２の態様に係る積層コンデンサの製造方法を説明する工程図である。 図１２に示した工程の後の工程を示す図である。 図１３に示した工程の後の工程を示す図である。 図１４に示した工程の後の工程を示す図である。

符号の説明

１２ 誘電体基体
３１、３２ 第１、第２の端子電極
４１、４２ 第１、第２の内部電極群
４１１〜４１ｎ 第１の内部電極
４２１〜４２ｎ 第２の内部電極
６１、６２ 第１、第２の外層スルーホール導体
５１、５２ 第１、第２の内層スルーホール導体

Claims (12)

1. 誘電体基体と、第１の端子電極と、第２の端子電極と、第１の内部電極と、第２の内部電極と、第１の外層スルーホール導体と、第２の外層スルーホール導体と、第１の内層スルーホール導体と、第２の内層スルーホール導体とを含む積層コンデンサであって、
   前記第１の端子電極は複数であり、それぞれが、間隔を隔てて前記誘電体基体の表面に備えられており、
   前記第２の端子電極は複数であり、それぞれが、間隔を隔てて前記誘電体基体の前記表面に備えられており、
   前記第１の内部電極は複数であり、それぞれが、前記誘電体基体の内部に層状に埋設され、周囲を誘電体に覆われており、
   前記第２の内部電極は複数であり、それぞれが、前記誘電体基体の内部に、前記第１の内部電極と交互に対向するように層状に埋設され、周囲を誘電体に覆われており、
   前記第１の外層スルーホール導体は複数であり、それぞれが、前記第１の内部電極のうち、前記誘電体基体の前記表面に最も近い位置にある前記第１の内部電極と、前記第１の端子電極のそれぞれとを接続し、
   前記第２の外層スルーホール導体は複数であり、それぞれが、前記第２の内部電極のうち、前記誘電体基体の前記表面に最も近い位置にある前記第２の内部電極と、前記第２の端子電極のそれぞれとを接続し、
   前記第１の内層スルーホール導体は、前記第１の内部電極のそれぞれを接続し、
   前記第２の内層スルーホール導体は、前記第２の内部電極のそれぞれを接続し、
   前記第１及び第２の内層スルーホール導体の数は、前記第１及び第２の外層スルーホール導体の数よりも少なく、
   前記第１及び第２の内層スルーホール導体の断面積は、前記第１及び第２の外層スルーホール導体の断面積よりも大きい、
   積層コンデンサ。
2. 請求項１に記載された積層コンデンサであって、
   前記第１、第２の内層スルーホール導体は、前記第１、第２の外層スルーホール導体よりも断面積が大きい、積層コンデンサ。
3. 請求項１又は２に記載された積層コンデンサであって、前記第１、第２の内層スルーホール導体は、１対であって、前記第１、第２の内部電極の中央に配置されている、積層コンデンサ。
4. 請求項３に記載された積層コンデンサであって、
   前記第１、第２の内層スルーホール導体は、互いに隣り合っている、積層コンデンサ。
5. 請求項１又は２に記載された積層コンデンサであって、
   前記第１、第２の内層スルーホール導体は、２対以上であって、前記第１、第２の内部電極の中央に配置されている、積層コンデンサ。
6. 請求項５に記載された積層コンデンサであって、
   対となる前記第１、第２の内層スルーホール導体のそれぞれは、互いに隣り合っている、
   積層コンデンサ。
7. 請求項１又は２に記載された積層コンデンサであって、
   前記第１、第２の内層スルーホール導体は、２対以上であって、前記第１、第２の内部電極の外周付近に配置されている、積層コンデンサ。
8. 請求項１乃至７の何れかに記載された積層コンデンサの製造方法であって、
   第１のグリーンシートを複数枚用意し、順次に積層し、前記第１のグリーンシートは、第１のスルーホール導体が備えられた第１の誘電体層の上に第１の導体層が備えられ、前記第１のスルーホール導体は、前記第１、第２の内層スルーホール導体となる部分であり、前記第１の誘電体層は、前記誘電体基体となる部分であり、前記第１の導体層は、前記第１、第２の内部電極となる部分であり、
   次に、前記第１のグリーンシートの上に、第２のグリーンシートを積層し、前記第２のグリーンシートは、第２のスルーホール導体が備えられた第２の誘電体層の上に第２の導体層が備えられ、前記第２のスルーホール導体は、前記第１の内層スルーホール導体及び前記第２の外層スルーホール導体となる部分であり、前記第２の誘電体層は、前記誘電体基体となる部分であり、前記第２の導体層は、前記第１の内部電極となる部分であり、
   次に、前記第２のグリーンシートの上に、第３のグリーンシートを積層し、前記第３のグリーンシートは、第３の誘電体層に第３のスルーホール導体が備えられ、前記第３のスルーホール導体は、前記第１、第２の外層スルーホール導体となる部分であり、前記第３の誘電体層は、前記誘電体基体となる部分である、
   工程を含む製造方法。
9. 請求項８に記載された積層コンデンサの製造方法であって、
   積層された前記第３のグリーンシートの上に、前記第１、第２の端子電極となる第４の導体層を形成する、工程を含む積層コンデンサの製造方法。
10. 請求項１乃至７の何れかに記載された積層コンデンサの製造方法であって、
    第１のグリーンシートを用意し、前記第１のグリーンシートは、第１のスルーホール導体が備えられた第１の誘電体層の上に第１の導体層が備えられ、前記第１のスルーホール導体は、前記第１、第２の外層スルーホール導体となる部分であり、前記第１の誘電体層は、前記誘電体基体となる部分であり、前記第１の導体層は、前記第１の内部電極となる部分であり、
    次に、前記第１のグリーンシートの上に、第２のグリーンシートを積層し、前記第２のグリーンシートは、第２のスルーホール導体が備えられた第２の誘電体層の上に第２の導体層が備えられ、前記第２のスルーホール導体は、前記第１の内層スルーホール導体及び前記第２の外層スルーホール導体となる部分であり、前記第２の誘電体層は、前記誘電体基体となる部分であり、前記第２の導体層は、前記第２の内部電極となる部分であり、
    次に、前記第２のグリーンシートの上に、複数の第３のグリーンシートを順次に積層し、前記第３のグリーンシートは、第３のスルーホール導体が備えられた第３の誘電体層の上に第３の導体層が備えられ、前記第３のスルーホール導体は、前記第１、第２の内層スルーホール導体となる部分であり、前記第３の誘電体層は、前記誘電体基体となる部分であり、前記第３の導体層は、前記第１、第２の内部電極となる部分である、
    工程を含む製造方法。
11. 請求項１０に記載された積層コンデンサの製造方法であって、
    積層された前記第１のグリーンシートの上に、前記第１、第２の端子電極となる第４の導体層を形成する、工程を含む積層コンデンサの製造方法。
12. 誘電体基体と、第１、第２の端子電極と、第１、第２の内部電極と、第１、第２の外層スルーホール導体と、第１、第２の内層スルーホール導体とを含む、積層コンデンサであって、
    請求項８乃至１１の何れかに記載された方法により製造された積層コンデンサ。