CN1937123B - 层叠电容器及其制造方法 - Google Patents

Abstract

本发明涉及能够实现ESL的降低的层叠电容器。第1、第2端子电极(31)、(32)隔着间隔配置在电介质基体(12)的表面上。第1外层通孔导体(61)将第1端子电极(31)的每一个连接到第1内部电极(411)上。第2外层通孔导体(62)将第2端子电极(32)的每一个连接到第2内部电极(421)上。第1内层通孔导体(51)连接多个第1内部电极(411)～(41n)的每一个。第2内层通孔导体(52)连接多个第2内部电极(421)～(42n)的每一个。

Description

层叠电容器及其制造方法

技术领域

本发明涉及层叠电容器及其制造方法。更详细地说，涉及等效串联电感(以下，称为ESL)小的层叠电容器及其制造方法。

背景技术

在CPU等中，如果电源电压发生变化，则其工作受到大的影响，所以在CPU的周围配置层叠电容器以作为抑制电源电压的变化从而使电源稳定化的手段。

但是，近年来，随着CPU的工作频率的高频化，容易产生高速且大的电流变化，层叠电容器自身具有的ESL的影响变大了，担心包含该ESL的总电感会对电源的电压变化造成影响。

作为使ESL降低的技术，例如，特开2004-172602号公报公开了下述层叠电容器，它包含通过用许多通孔与埋设在电介质基体内部的许多对向电极组和形成在电容器表面上的端子电极组相连接、来使ESL降低的第1电容器部，和通过用少量的通孔与埋设在电介质基体内部的对向电极组相连接、来实现大电容化的第2电容器部。

但是，在特开2004-172602号公报中记载的层叠电容器中，因为第1电容器部具有将通孔连接到许多对向电极组的各个上的复杂结构，所以需要分别制造第1电容器部和第2电容器部、最后将二者组合这样的复杂工序，由此导致制造的困难性。

另外，在采用单独地制造第1电容器部和第2电容器部、最后将二者组合的方法进行制造时，第1电容器部的下面的陶瓷层和第2电容器部的上面的陶瓷层接合，在接合部分陶瓷层的厚度变成2倍。这样，陶瓷层变厚意味着在妨碍制品的薄型化的同时，还妨碍了大电容化。

发明内容

本发明的目的是提供使ESL降低的层叠电容器。

本发明的又一目的是提供能够实现制品的大电容化的层叠电容器。

本发明的另一目的是提供能够实现制品的薄型化的层叠电容器。

本发明的再一目的是提供适合于制造本发明的层叠电容器的制造方法。

为了实现上述目的，本发明公开了下述的层叠电容器及其制造方法。

1.层叠电容器

本发明的层叠电容器包含电介质基体、第1端子电极、第2端子电极、第1内部电极、第2内部电极、第1外层通孔导体、第2外层通孔导体、第1内层通孔导体、和第2内层通孔导体。上述第1端子电极为多个，分别隔着间隔设置在上述电介质基体的表面上。上述第2端子电极也为多个，分别隔着间隔设置在上述电介质基体的上述表面上。

上述第1内部电极为多个，分别层状地埋设在上述电介质基体的内部。上述第2内部电极也为多个，分别以和上述第1内部电极依次相对的方式层状地埋设在上述电介质基体的内部。

上述第1外层通孔导体为多个，分别与上述第1内部电极中位于与上述电介质基体的上述表面最靠近的位置上的上述第1内部电极和各个上述第1端子电极相连接。上述第2外层通孔导体为多个，分别与上述第2内部电极中位于与上述电介质基体的上述表面最靠近的位置上的上述第2内部电极和各个上述第2端子电极相连接。

上述第1内层通孔导体连接上述第1内部电极的每一个，上述第2内层通孔导体连接上述第2内部电极的每一个。

如上所述，在本发明的层叠电容器中，多个第1端子电极隔着间隔设置在电介质基体的表面上，多个设置的第1外层通孔导体的每一个将第1端子电极的每一个连接到第1内部电极上。

关于和第1内部电极成对的第2内部电极也是同样的，多个第2端子电极隔着间隔设置在电介质基体的表面上，多个设置的第2外层通孔导体的每一个将第2端子电极的每一个连接到第2内部电极上。

根据该结构，因为流过第1内部电极、第1外层通孔导体以及第1端子电极的高频电流和流过第2内部电极、第2外层通孔导体以及第2端子电极的高频电流的方向相互之间是反向的，所以由高频电流产生的磁场相互抵消，其结果是ESL降低。

另外，因为第1端子电极的每一个仅仅连接到位于与电介质基体表面最靠近的位置上的第1内部电极，第2端子电极的每一个也仅仅连接到与电介质基体表面最靠近的位置上的第2内部电极，所以通孔数减少，制造变容易了。

而且，因为和第1端子电极连接的第1内层通孔导体连接多个第1内部电极的每一个，和第2端子电极连接的第2内层通孔导体连接多个第2内部电极的每一个，所以由第1内层通孔导体和第2内层通孔导体并联而在第1内部电极和第2内部电极之间产生的静电电容，能够从第1端子电极和第2端子电极得到大的静电电容。

优选使第1、第2内层通孔导体的数量比第1、第2外层通孔导体的数量少。这样，能够抑制由第1、第2内层通孔导体引起的第1、第2内部电极的实际对向面积的减少，并获取大的静电电容。

另外，通过减少第1、第2内层通孔导体的数量，制造变容易了，能够实现制品的低成本化。而且，因为制造变容易了，所以绝缘故障、短路故障等减少，制品的合格率提高。

因为本发明的层叠电容器具有仅仅配置在最外层的第1、第2内部电极通过第1、第2外层通孔导体连接到第1、第2端子电极上的简单结构，所以能够用连续的工序制造。因此，与单独制造第1电容器部和第2电容器部、最后将二者组合的由专利文献1所公开的制造方法相比，能够容易地制造层叠电容器。

2.第1形态的层叠电容器的制造方法

在本发明的第1形态的层叠电容器的制造方法中，首先，准备多张坯片(green sheet)，并依次进行层叠。第1坯片为在具有第1通孔导体的第1电介质层上设置第1导体层的结构。第1通孔导体是形成第1、第2内层通孔导体的部分，第1电介质层是形成电介质基体的部分，第1导体层是形成第1、第2内部电极的部分。

接着，在第1坯片上层叠第2坯片。第2坯片是在具有第2通孔导体的第2电介质层上设置第2导体层。第2通孔导体是形成第1内层通孔导体和第2外层通孔导体的部分，第2电介质层是形成电介质基体的部分，第2导体层是形成第1内部电极的部分。

接着，在第2坯片上层叠第3坯片。第3坯片是在第3电介质层上设置第3通孔导体的结构。第3通孔导体是形成第1、第2外层通孔导体的部分，第3电介质层是形成电介质基体的部分。

3.第2形态的层叠电容器的制造方法

在本发明的第2形态的层叠电容器的制造方法中，首先，准备第1坯片。第1坯片为在具有第1通孔导体的第1电介质层上设置第1导体层的结构。第1通孔导体是形成第1、第2外层通孔导体的部分，第1电介质层是形成电介质基体的部分，第1导体层是形成第1内部电极的部分。

接着，在第1坯片上层叠第2坯片。第2坯片是在具有第2通孔导体的第2电介质层上设置第2导体层的结构。第2通孔导体是形成第1内层通孔导体和第2外层通孔导体的部分，第2电介质层是形成电介质基体的部分，第2导体层是形成第2内部电极的部分。

接着，在第2坯片上依次层叠多个第3坯片。第3坯片是在具有第3通孔导体的第3电介质层上设置第3导体层的结构。第3通孔导体是形成第1、第2内层通孔导体的部分，第3电介质层是形成电介质基体的部分，第3导体层是形成第1、第2内部电极的部分。

如上所述，根据本发明的第1、第2形态的层叠电容器的制造方法，能够用连续的工序制造层叠电容器。因此，与单独制造第1电容器部和第2电容器部、最后将二者组合的已有制造方法(专利文献)相比，能够容易地制造。

另外，和组合了第1电容器部和第2电容器部的由专利文献1记载的方法不同，本发明的层叠电容器的制造方法是用连续工序制造层叠电容器的方法。这样，因为用连续工序制造层叠电容器，所以和专利文献1记载的层叠电容器不同，在包含第1、第2内部电极的部分和包含外层电极的部分的边界部分，陶瓷层不会变厚。因此，实现了制品的薄型化以及大电容化。

在以上说明的本发明的层叠电容器以及层叠电容器的制造方法中，存在下述效果。

(1)能够提供降低了ESL的层叠电容器。

(2)能够提供可以实现制品的大电容化的层叠电容器。

(3)能够提供可以实现制品的薄型化的层叠电容器。

(4)能够提供适合于制造本发明的层叠电容器的制造方法。

从下面给出的详细说明和附图可以更全面地理解本发明，但它们仅仅是解释性的，因此不应将它们认为是对本发明进行限定。

附图说明

图1是表示本发明的层叠电容器的一个实施例的剖面图。

图2是图1所示的层叠电容器的分解平面图。

图3是表示本发明的层叠电容器的另一实施例的剖面图。

图4是图3所示的层叠电容器的分解平面图。

图5是表示本发明的层叠电容器的又一实施例的剖面图。

图6是图5所示的层叠电容器的分解部分剖面图。

图7是说明本发明的第1形态的层叠电容器的制造方法的工序图。

图8是表示图7所示工序之后的工序的图形。

图9是表示图8所示工序之后的工序的图形。

图10是表示图9所示工序之后的工序的图形。

图11是表示图10所示工序之后的工序的图形。

图12是说明本发明的第2形态的层叠电容器的制造方法的工序图。

图13是表示图12所示工序之后的工序的图形。

图14是表示图13所示工序之后的工序的图形。

图15是表示图14所示工序之后的工序的图形。

具体实施方式

1.层叠电容器

图1、图2中图示的层叠电容器包含电介质基体12，第1、第2端子电极31、32，第1、第2内部电极组41、42，第1、第2外层通孔导体61、62，和第1、第2内层通孔导体51、52。电介质基体12例如是陶瓷电介质。电介质基体12的尺寸是，长×宽×厚例如约为10mm×10mm×0.85mm。第1、第2端子电极31、32的每一个相互之间隔着间隔分散配置在电介质基体12的表面上。在图2中，省略了端子电极。

第1内部电极组41包含第1内部电极411～41n，埋设在电介质基体12中。第1内部电极411～41n的每一个被层状设置。第2内部电极组42包含第2内部电极421～42n，埋设在电介质基体12中。第2内部电极421～42n的每一个和第1内部电极411～41n的每一个交替配置，以和第1内部电极411～41n相对的方式层状设置。

第1外层通孔导体61将第1端子电极31的每一个连接到与形成有第1、第2端子电极31、32的表面最接近的第1内部电极411上。第2外层通孔导体62将第2端子电极32的每一个连接到与形成有第1、第2端子电极31、32的表面最接近的第2内部电极421上。

第1内层通孔导体51连接第1内部电极411～41n的每一个。第2内层通孔导体52连接第2内部电极421～42n的每一个。

在图中，第1、第2内层通孔导体51、52是1对，相互接近地配置在第1、第2内部电极411～41n、421～42n的中央附近。

第1、第2内层通孔导体的直径比第1、第2外层通孔导体的直径大，优选例如约4～16倍。具体地说，例如第1、第2内层通孔导体的直径约为150～200μm，第1、第2外层通孔导体的直径约为50～80μm。

在图1和图2图示的层叠电容器中，第1、第2端子电极31、32分别为多个，隔着间隔配置在电介质基体12的表面上。第1外层通孔导体61为多个，将第1端子电极31的每一个连接到第1内部电极上。第2外层通孔导体62为多个，将第2端子电极32的每一个连接到第2内部电极上。

根据该结构，通过第1、第2外层通孔导体61、62使第1、第2内部电极连接到第1、第2端子电极31、32上，由相互反向流动的高频电流将磁场彼此抵消，由此ESL减小。

另外，第1端子电极31的每一个仅仅连接到最接近第1、第2端子电极31、32的第1内部电极411上，第2端子电极32的每一个仅仅连接到最接近第1、第2端子电极31、32的第2内部电极421上。利用该结构，通孔数减少，制造变容易了。

在图示的层叠电容器中，第1内层通孔导体51连接多个第1内部电极411～41n的每一个，第2内层通孔导体52连接多个第2内部电极421～42n的每一个。

根据该结构，在通过第1内层通孔导体51相互连接的第1内部电极411～41n和通过第2内层通孔导体52相互连接的第2内部电极421～42n之间，能够得到大的容量。

在图示的实施例中，通过使第1、第2内层通孔导体51、52的数量比第1、第2外层通孔导体61、62的数量少，能够抑制第1、第2内部电极411～41n、421～42n的对向面积实质上减少，获取大的静电电容。

而且，因为使第1、第2内层通孔导体51、52的数量为一对，使通孔导体的数量减少，所以相应地制造变容易了，能够实现制品的低成本化。而且，因为制造变容易了，所以绝缘故障、短路故障等减少，制品的合格率提高。

因为第1、第2内层通孔导体51、52比第1、第2外层通孔导体61、62的截面积大，所以即使减少第1、第2内层通孔导体51、52的数量，也能够确保良好的导通状态，从而避免了连接故障。而且，通过使截面积增大，还能够实现ESL的降低。

因为具有仅仅配置在最外层的第1、第2内部电极411～41n通过第1、第2外层通孔导体61、62连接到第1、第2端子电极31、32上的简单结构，所以能够用连续的工序制造。因此，与单独制造第1电容器部和第2电容器部、最后将二者组合的由专利文献1记载的制造方法相比，能够容易地制造。

另外，第1、第2内层通孔导体51、52为1对，配置在第1、第2内部电极411～41n、421～42n的中央。因此，因为电流被均匀地分散，所以ESL降低。而且，在图示的实施例中，因为第1、第2内层通孔导体51、52彼此接近，所以ESL进一步减小。

图3是表示本发明的层叠电容器的另一实施例的剖面图。图4是图3所示的层叠电容器的分解平面图。但是，在图4中，省略了端子电极的图示。在以下的图中，对于同一构成部分，采用同一参考符号，并省略了重复说明。

图3、图4中所示出的层叠电容器在设置2对第1、第2内层通孔导体51、52这一点上，和图1、图2示出的层叠电容器不同。图中，第1、第2内层通孔导体51、52相互靠近，配置在第1、第2内部电极411～41n、421～42n的中央。

因为图示实施例的层叠电容器的第1、第2内层通孔导体51、52在2对以上，并配置在第1、第2内部电极411～41n、421～42n的中央，所以产生绝缘故障的可能性进一步减小。

图5是表示本发明的层叠电容器的又一实施例的剖面图。图6是图5所示的层叠电容器的分解部分剖面图。但是，在图6中，省略了端子电极的图示。图5、图6中所示出的层叠电容器在设置4对第1、第2内层通孔导体51、52这一点上，和图1～图4示出的层叠电容器不同。

图中，第1内层通孔导体51的每一个靠近第2内层通孔导体52，构成对。第1、第2内层通孔导体51、52的每一对配置在第1、第2内部电极411～41n、421～42n的外周附近。

因为图示实施例的层叠电容器具有4对第1、第2内层通孔导体51、52，所以产生绝缘故障的可能性减小。

2.第1形态的层叠电容器的制造方法

接下来，参照图7～图11，对本发明的第1形态的层叠电容器的制造方法进行说明。在图示的制造方法中，首先，如图7所示，准备多张形成图1、图2所示的电介质基体12的坯片90，并依次进行层叠。

首先，如图8所示，准备多张第1坯片91，依次在坯片90上层叠。第1坯片91为在具有第1通孔导体912的第1电介质层911上设置第1导体层913的结构。第1通孔导体912是形成图1、图2所示的第1、第2内层通孔导体51、52的部分，第1电介质层911是形成图1、图2所示的电介质基体12的部分，第1导体层913是形成图1、图2所示的第1、第2内部电极412～41n、421～42n的部分。

接下来，如图9所示，在第1坯片91上层叠第2坯片92。第2坯片92是在具有第2通孔导体922的第2电介质层921上设置第2导体层923的结构。

第2通孔导体922是形成图1、图2所示的第1内层通孔导体51和第2外层通孔导体62的部分，第2电介质层921是形成图1、图2所示的电介质基体12的部分，第2导体层923是形成图1、图2所示的第1内部电极411的部分。

接下来，如图10所示，在第2坯片92上层叠第3坯片93。第3坯片93是在第3电介质层931中设置有第3通孔导体932。第3通孔导体932是形成图1、图2所示的第1、第2外层通孔导体61、62的部分，第3电介质层931是形成图1、图2所示的电介质基体12的部分。

接下来，如图11所示，在层叠的第3坯片93上形成第4导体层94，该第4导体层94形成图1、图2所示的第1、第2端子电极31、32。从而得到图1、图2所示的层叠电容器。

这里，第4导体层94可以在层叠第3坯片93之前，形成在第3电介质层931上，也可以在将第1～第3坯片91～93烧制之后形成。

如上所述，根据本发明的第1形态的层叠电容器的制造方法，能够用连续的工序制造层叠电容器。因此，与单独制造第1电容器部和第2电容器部、最后将二者组合的由专利文献1记载的制造方法相比，能够容易地制造。

而且，本发明的层叠电容器的制造方法不是组合第1电容器部和第2电容器部的由专利文献1记载的方法，能够用连续工序制造层叠电容器。这样，由于用连续工序制造，所以和专利文献1的层叠电容器不同，在包含第1、第2内部电极的部分和包含外层电极的部分的边界部分，陶瓷层不会变厚。因此，能够实现制品的薄型化以及大电容化。

3.第2形态的层叠电容器的制造方法

接下来，参照图12～图15，对本发明的第2形态的层叠电容器的制造方法进行说明。首先，如图12所示，准备第1坯片96。第1坯片96为在具有第1通孔导体962的第1电介质层961上设置第1导体层963的结构。第1通孔导体962是形成图1、图2所示的第1、第2外层通孔导体61、62的部分，第1电介质层961是形成图1、图2所示的电介质基体12的部分，第1导体层963是形成图1、图2所示的第1内部电极411的部分。

接下来，在第1坯片96上层叠第2坯片97。第2坯片97是在具有第2通孔导体972的第2电介质层971上设置第2导体层973的结构。第2通孔导体972是形成图1、图2所示的第1内层通孔导体51和第2外层通孔导体62的部分，第2电介质层971是形成图1、图2所示的电介质基体12的部分，第2导体层973是形成图1、图2所示的第2内部电极421的部分。

接下来，如图13所示，在第2坯片97上依次层叠多个第3坯片98。第3坯片98是在具有第3通孔导体982的第3电介质层981上设置第3导体层983的结构。第3通孔导体982是形成图1、图2所示的第1、第2内层通孔导体51、52的部分，第3电介质层981是形成图1、图2所示的电介质基体12的部分。第3导体层983是形成图1、图2所示的第1、第2内部电极412～41n、421～42n的部分。

接下来，如图14所示，在第3坯片98上依次层叠坯片90。坯片90是形成图1、图2所示的电介质基体12的部分。

然后，如图15所示，在第1坯片96上形成第4导体层99，该第4导体层99形成图1、图2所示的第1、第2端子电极31、32。从而得到图1、图2所示的层叠电容器。这里，第4导体层99可以在第1～第3坯片96～98烧制之前形成，也可以在烧制之后形成。

因为上述本发明的第2形态的层叠电容器的制造方法具有和第1形态的层叠电容器的制造方法相同的构成要件，所以能够实现同样的作用效果。

尽管上述针对优选实施例具体地示出并描述了本发明，但本领域技术人员可以理解，在不脱离本发明的精神、范围和教示的情况下，可以对形式和细节作出各种改变。

Claims (9)

1.一种层叠电容器，其包含：电介质基体、第1端子电极、第2端子电极、第1内部电极、第2内部电极、第1外层通孔导体、第2外层通孔导体、第1内层通孔导体、和第2内层通孔导体，

上述第1端子电极为多个，分别隔着间隔设置在上述电介质基体的表面上，

上述第2端子电极为多个，分别隔着间隔设置在上述电介质基体的上述表面上。

上述第1内部电极为多个，分别层状地埋设在上述电介质基体的内部，从而周围被电介质覆盖，

上述第2内部电极为多个，分别以和上述第1内部电极交替相对的方式层状地埋设在上述电介质基体的内部，从而周围被电介质覆盖，

上述第1外层通孔导体为多个，分别与上述第1内部电极中位于与上述电介质基体的上述表面最靠近的位置上的上述第1内部电极和各个上述第1端子电极相连接，

上述第2外层通孔导体为多个，分别与上述第2内部电极中位于与上述电介质基体的上述表面最靠近的位置上的上述第2内部电极和各个上述第2端子电极相连接，

上述第1内层通孔导体连接上述第1内部电极的每一个，

上述第2内层通孔导体连接上述第2内部电极的每一个，

上述第1和第2内层通孔导体的数量比上述第1和第2外层通孔导体的数量少，

上述第1和第2内层通孔导体的截面积比所述第1和第2外层通孔导体的截面积大。

2.根据权利要求1记载的层叠电容器，其中所述第1、第2内层通孔导体为1对，并配置在所述第1、第2内部电极的中央。

3.根据权利要求2记载的层叠电容器，其中所述第1、第2内层通孔导体彼此相邻。

4.根据权利要求1记载的层叠电容器，其中所述第1、第2内层通孔导体为2对以上，并配置在所述第1、第2内部电极的中央。

5.根据权利要求4记载的层叠电容器，其中成对的所述第1、第2内层通孔导体各自彼此相邻。

6.根据权利要求1记载的层叠电容器，其中所述第1、第2内层通孔导体为2对以上，并配置在上述第1、第2内部电极的外周附近。

7.权利要求1记载的层叠电容器的制造方法，包含下述工序：

准备多张第1坯片，并依次进行层叠，上述第1坯片是在设置了第1通孔导体的第1电介质层上设置有第1导体层，上述第1通孔导体是形成第1、第2内层通孔导体的部分，上述第1电介质层是形成上述电介质基体的部分，上述第1导体层是形成上述第1、第2内部电极的部分；

接着，在上述第1坯片上层叠第2坯片，上述第2坯片是在设置了第2通孔导体的第2电介质层上设置有第2导体层，上述第2通孔导体是形成上述第1内层通孔导体和上述第2外层通孔导体的部分，上述第1电介质层是形成上述电介质基体的部分，上述第2导体层是形成上述第1内部电极的部分；

接着，在上述第2坯片上层叠第3坯片，上述第3坯片是在第3电介质层中设置有第3通孔导体，上述第3通孔导体是形成上述第1、第2外层通孔导体的部分，上述第3电介质层是形成上述电介质基体的部分。

8.根据权利要求7记载的层叠电容器的制造方法，其包含在层叠后的所述第3坯片上形成第4导体层的工序，该第4导体层形成上述第1、第2端子电极。

9.权利要求1记载的层叠电容器的制造方法，包含下述工序：

准备第1坯片，上述第1坯片在设置了第1通孔导体的第1电介质层上设置有第1导体层，上述第1通孔导体是形成上述第1、第2外层通孔导体的部分，上述第1电介质层是形成上述电介质基体的部分，上述第1导体层是形成上述第1内部电极的部分；

接着，在上述第1坯片上层叠第2坯片，上述第2坯片在设置了第2通孔导体的第2电介质层上设置有第2导体层，上述第2通孔导体是形成上述第1内层通孔导体和上述第2外层通孔导体的部分，上述第2电介质层是形成上述电介质基体的部分，上述第2导体层是形成上述第2内部电极的部分；

接着，在上述第2坯片上依次层叠多个第3坯片，上述第3坯片在设置了第3通孔导体的第3电介质层上设置有第3导体层，上述第3通孔导体是形成上述第1、第2内层通孔导体的部分，上述第3电介质层是形成上述电介质基体的部分，上述第3导体层是形成上述第1、第2内部电极的部分。

Images