TWI823768B - 一體電感嵌埋基板及其製作方法 - Google Patents

一體電感嵌埋基板及其製作方法 Download PDF

Info

Publication number
TWI823768B
TWI823768B TW112103987A TW112103987A TWI823768B TW I823768 B TWI823768 B TW I823768B TW 112103987 A TW112103987 A TW 112103987A TW 112103987 A TW112103987 A TW 112103987A TW I823768 B TWI823768 B TW I823768B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
opening
conductive copper
integrated inductor
Prior art date
Application number
TW112103987A
Other languages
English (en)
Other versions
TW202345222A (zh
Inventor
陳先明
徐小偉
黃聚塵
黃本霞
黃高
Original Assignee
大陸商珠海越亞半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商珠海越亞半導體股份有限公司 filed Critical 大陸商珠海越亞半導體股份有限公司
Publication of TW202345222A publication Critical patent/TW202345222A/zh
Application granted granted Critical
Publication of TWI823768B publication Critical patent/TWI823768B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一種一體電感嵌埋基板及其製作方法，該方法包括以下步驟：提供承載板；在承載板的表面製作第一導通銅柱；在承載板的表面設置第一介質層，並使第一介質層覆蓋第一導通銅柱；對第一介質層進行開口，形成第一開口；在第一開口的位置處填充磁性材料；對第一介質層進行研磨，以使第一導通銅柱的表面和磁性材料的表面均與第一介質層的表面齊平；去除承載板，並蝕刻第一介質層表面的金屬層，形成封裝基板；在封裝基板的上表面和下表面設置第一線路層；在封裝基板的上表面和下表面設置阻焊層，並對阻焊層開窗，形成與第一線路層相對應的窗口。

Description

一體電感嵌埋基板及其製作方法
本發明涉及半導體封裝技術領域，尤其是涉及一種一體電感嵌埋基板及其製作方法。
傳統的一體電感的製作工藝，是繞製成品線圈植入磁腔內，並用磁性材料填充磁腔，固化後磁性材料與線圈形成一體電感，具體可參考中國專利CN105989988B。但是這種製作工藝，線圈放置與磁腔製作對位尺寸公差疊加後較大，無法實現小型化；而且，線圈匯出與基板佈線導通連接對位的難度較大，最終導致良率較低。
本發明旨在至少解決習知技術中存在的技術問題之一。為此，本發明提出了一種一體電感嵌埋基板及其製作方法，能夠減少製程尺寸疊加公差，有利於小型化。
一方面，根據本發明實施例的一體電感嵌埋基板的製作方法，包括以下步驟：提供承載板；其中，所述承載板的表面設置有金屬層；在所述承載板的表面設置第一導通銅柱；在所述承載板的表面設置第一介質層，並使所述第一介質層覆蓋所述第一導通銅柱；對所述第一介質層進行開口，形成第一開口；在所述第一開口的位置處填充磁性材料；對所述第一介質層進行研磨，以使所述第一導通銅柱的表面和所述磁性材料的表面均與所述第一介質層的表面齊平；去除所述承載板，並蝕刻所述第一介質層表面的所述金屬層，形成封裝基板；在所述封裝基板的上表面和下表面設置第一線路層；在所述封裝基板的上表面和下表面設置阻焊層，並對所述阻焊層開窗，形成與所述第一線路層相對應的窗口。
根據本發明的一些實施例，所述金屬層包括層疊設置的第一銅層、第二銅層和蝕刻阻擋層；其中，所述第一銅層和所述第二銅層能夠通過物理方式相互分離。
根據本發明的一些實施例，所述去除所述承載板，並蝕刻所述第一介質層表面的所述金屬層，形成封裝基板，包括以下步驟：將所述第一銅層和所述第二銅層分離，去除所述承載板；蝕刻所述第一介質層表面的所述第二銅層和所述蝕刻阻擋層，形成所述封裝基板。
根據本發明的一些實施例，所述去除所述承載板，並蝕刻所述第一介質層表面的所述金屬層，形成封裝基板的步驟之前，還包括以下步驟：在所述第一介質層的表面設置第二線路層，所述第二線路層與所述第一導通銅柱相導通；在所述第二線路層上設置第二導通銅柱；在所述第一介質層的表面設置第二介質層，並使所述第二介質層覆蓋所述第二導通銅柱；對所述第二介質層進行開口，形成第二開口；在所述第二開口的位置處填充所述磁性材料；對所述第二介質層進行研磨，以使所述第二導通銅柱的表面和所述磁性材料的表面均與所述第二介質層的表面齊平；重複上述步驟，形成多層介質層。
根據本發明的一些實施例，所述在所述第一介質層的表面設置第二線路層，所述第二線路層與所述第一導通銅柱相導通，包括以下步驟：在所述第一介質層的表面設置第一種子層；在所述第一種子層的表面設置第一光阻層；對所述第一光阻層進行曝光和顯影，形成第三開口；在所述第三開口的位置處電鍍形成所述第二線路層；所述第二線路層與所述第一導通銅柱相導通。
根據本發明的一些實施例，所述在所述承載板的表面設置第一導通銅柱，包括以下步驟：在所述承載板的表面設置第二光阻層；對所述第二光阻層進行曝光和顯影，形成第四開口；在所述第四開口的位置處電鍍形成所述第一導通銅柱；褪去所述第二光阻層。
根據本發明的一些實施例，所述第一介質層採用感光材料；所述對所述第一介質層進行開口，形成第一開口，包括以下步驟：對所述第一介質層進行曝光和顯影，形成所述第一開口。
另一方面，根據本發明實施例的一體電感嵌埋基板，通過本發明上述實施例所述的一體電感嵌埋基板的製作方法製備得到。
根據本發明的一些實施例，一體電感嵌埋基板包括：封裝基板，包括至少一層介質層，所述介質層的內部設置有貫穿所述介質層的導通銅柱和磁性材料；第一線路層，設置於所述封裝基板的上表面和下表面，所述第一線路層與所述導通銅柱相導通；阻焊層，設置於所述封裝基板的上表面和下表面，且所述阻焊層上對應所述第一線路層的位置處設置有窗口。
根據本發明的一些實施例，所述封裝基板包括多層所述介質層，每相鄰兩層所述介質層的所述導通銅柱之間設置有第二線路層。
本發明實施例的一體電感嵌埋基板及其製作方法，至少具有以下有益效果：封裝基板內部的磁性材料、導通銅柱和線路層形成一體電感結構，直接在製作基板的過程中形成嵌埋在基板內部的一體電感，而無需像傳統的方式一樣，先是製作磁腔，再將成品線圈放置在磁腔裡面，從而減少了製程尺寸疊加公差，縮短了製程週期；而且，一體電感與基板佈線和介質同步製作，提升了電感導電線圈與基板佈線對位元的精度，提升產品良率，降低了成本，並且可使電感設計尺寸更靈活、尺寸更小，從而實現小型化。
本發明的附加方面和優點將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發明的實踐瞭解到。
本部分將詳細描述本發明的具體實施例，本發明之較佳實施例在附圖中示出，附圖的作用在於用圖形補充說明書文字部分的描述，使人能夠直觀地、形象地理解本發明的每個技術特徵和整體技術方案，但其不能理解為對本發明保護範圍的限制。
在本發明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、後、左、右等指示的方位或位置關係為基於附圖所示的方位或位置關係，僅是為了便於描述本發明和簡化描述，而不是指示或暗示所指的裝置或元件必須具有特定的方位、以特定的方位構造和操作，因此不能理解為對本發明的限制。
在本發明的描述中，若干的含義是一個或者多個，多個的含義是兩個以上，大於、小於、超過等理解為不包括本數，以上、以下、以內等理解為包括本數。如果有描述到第一、第二只是用於區分技術特徵為目的，而不能理解為指示或暗示相對重要性或者隱含指明所指示的技術特徵的數量或者隱含指明所指示的技術特徵的先後關係。
本發明的描述中，除非另有明確的限定，設置、安裝、連接等詞語應做廣義理解，所屬技術領域中具有通常知識者可以結合技術方案的具體內容合理確定上述詞語在本發明中的具體含義。
一方面，如圖1所示，根據本發明實施例的一體電感嵌埋基板的製作方法，包括以下步驟：
步驟S100：提供承載板100；其中，承載板100的表面設置有金屬層110。
具體的，如圖2所示，在本示例中，承載板100的上表面設置有金屬層110；需要說明的是，承載板100的下表面也可以設置有金屬層110，在本申請中，為了方便描述，僅以承載板100的上表面設置有金屬層110為例進行描述。更具體的，在本發明的一些實施例中，金屬層110包括依次層疊設置在承載板100表面的第一銅層111、第二銅層112和蝕刻阻擋層113；其中，第一銅層111和第二銅層112能夠通過物理方式相互結合和分離。蝕刻阻擋層113一般可以採用金屬鎳或是其它抗蝕刻金屬材料，用於後期在蝕刻第二銅層120時防止過度蝕刻。
步驟S200：在承載板100的表面設置第一導通銅柱400。
具體的，在本發明的一些實施例中，為了在承載板100的表面設置第一導通銅柱400，如圖3至圖4所示，包括以下四個步驟： 在承載板100的表面設置第二光阻層200； 對第二光阻層200進行曝光和顯影，形成第四開口300； 在第四開口300的位置處電鍍形成第一導通銅柱400； 褪去第二光阻層200。 其中，可以採用貼膜的方式在承載板100的表面設置第二光阻層200，然後對第二光阻層200進行曝光、顯影形成第四開口300；隨後，通過填孔電鍍的方式，在第四開口300的位置處形成第一導通銅柱400。
步驟S300：在承載板100的表面設置第一介質層500，並使第一介質層500覆蓋第一導通銅柱400，如圖5所示。
步驟S400：對第一介質層500進行開口，形成第一開口600，如圖5所示。
具體的，在本發明的一些實施例中，為了對第一介質層500進行開口，第一介質層500可以採用PID（Photo-Imageable Dielectric，感光電介質）感光材料，第一介質層500通過塗覆或者壓合的方式設置在承載板100的表面。然後，對第一介質層500進行曝光和顯影，形成第一開口600。
步驟S500：在第一開口600的位置處填充磁性材料700，如圖6所示。
步驟S600：對第一介質層500進行研磨，以使第一導通銅柱400的表面和磁性材料700的表面均與第一介質層500的表面齊平，如圖7所示。
其中，可以採用機械研磨的方式，對第一介質層500進行研磨，使得第一導通銅柱400和磁性材料700的表面均可以漏出第一介質層500的表面。
需要說明的是，到這一步為止，便可以對第一介質層500和承載板100進行分板，然後進行後續的線路製作，形成一體電感嵌埋基板。但是，在實際應用中，為了滿足實際的結構需求，還可以在第一介質層500上繼續進行增層製作，形成多層介質層後，再進行分板。為了在第一介質層500上繼續增加介質層，包括以下步驟： 在第一介質層500的表面設置第二線路層1000，第二線路層1000與第一導通銅柱400相導通，如圖8所示； 在第二線路層1000上設置第二導通銅柱1200，如圖9所示； 在第一介質層500的表面設置第二介質層1300，並使第二介質層1300覆蓋第二導通銅柱1200，如圖10和圖11所示； 對第二介質層1300進行開口，形成第二開口（圖未示）； 在第二開口的位置處填充磁性材料700； 對第二介質層1300進行研磨，以使第二導通銅柱1200的表面和磁性材料700的表面均與第二介質層1300的表面齊平； 如需要繼續增層，便可以重複上述步驟，從而形成多層介質層。
其中，為了在第一介質層500的表面設置第二線路層1000，如圖8所示，可以採用以下步驟： 在第一介質層500的表面設置第一種子層800； 在第一種子層800的表面設置第一光阻層900； 對第一光阻層900進行曝光和顯影，形成第三開口（圖未示）； 在第三開口的位置處電鍍形成第二線路層1000；第二線路層1000與第一導通銅柱400相導通。
而為了在第二線路層1000上設置第二導通銅柱1200，如圖9所示，可以採用以下步驟： 在第一光阻層900上設置第三光阻層1100； 對第三光阻層1100進行曝光和顯影，形成第五開口（圖未示）； 在第五開口的位置處電鍍形成第二導通銅柱1200；第二導通銅柱1200與第二線路層1000相導通； 褪去第一光阻層900和第三光阻層1100，如圖10所示。
在製作完第二介質層1300後，可以根據實際需要，繼續在第二介質層1300上製作第三介質層1400，甚至是更多層介質層。
步驟S700：去除承載板100，並蝕刻第一介質層500表面的金屬層110，形成封裝基板1500。
具體的，如圖12所示，在完成一層或多層介質層的製作後，通過物理剝離的方式，將第一銅層111和第二銅層112分離，從而去除承載板100；然後，蝕刻掉第一介質層500下表面的第二銅層112和蝕刻阻擋層130，從而形成封裝基板1500。其中，蝕刻阻擋層130起到防止過度蝕刻，保護第一導通銅柱400的作用。封裝基板1500內部的磁性材料700、導通銅柱和線路層形成一體電感結構。
步驟S800：在封裝基板1500的上表面和下表面設置第一線路層1600，如圖13所示。
其中，為了製作第一線路層1600，可以先在封裝基板1500的上表面和下表面濺射一層鈦銅，作為種子層；然後，通過貼膜、曝光、顯影和電鍍的操作，在種子層上形成第一線路層1600，然後褪膜並蝕刻掉暴露出來的多餘的種子層。
步驟S900：在封裝基板1500的上表面和下表面設置阻焊層1700，並對阻焊層1700開窗，形成與第一線路層1600相對應的窗口1800，如圖13所示。
具體的，阻焊層1700可以通過絲印的方式設置在封裝基板1500上，然後對阻焊層1700進行曝光和顯影，形成與第一線路層1600相對應的窗口1800，窗口1800可以作為焊盤。
如圖13所示，通過上述的製作方法，最終便能形成將一體電感嵌埋在基板內部的結構，封裝基板1500內部的磁性材料700、導通銅柱和線路層形成一體電感結構。如圖14所示，基板內部嵌埋的一體電感，也可以是2個，甚至更多個；也就是說，通過上述的製作方法，可在基板內部或表面佈線實現多個互連的一體電感。
由此可見，根據本發明實施例的一體電感嵌埋基板的製作方法，直接在製作基板的過程中形成嵌埋在基板內部的一體電感，而無需像傳統的方式一樣，先是製作磁腔，再將成品線圈放置在磁腔裡面，從而減少了製程尺寸疊加公差，縮短了製程週期；而且，一體電感與基板佈線和介質同步製作，提升了電感導電線圈與基板佈線對位元的精度，提升產品良率，降低了成本，並且可使電感設計尺寸更靈活、尺寸更小，從而實現小型化。
另一方面，根據本發明實施例的一體電感嵌埋基板，通過本發明上述實施例所述的一體電感嵌埋基板的製作方法製備而成。
另一方面，根據本發明實施例的一體電感嵌埋基板，如圖13所示，包括封裝基板1500、第一線路層1600和阻焊層1700；其中，封裝基板1500包括至少一層介質層（例如圖中的第一介質層500、第二介質層1300和第三介質層1400等），介質層的內部設置有貫穿介質層的導通銅柱和磁性材料700；第一線路層1600設置於封裝基板1500的上表面和下表面，第一線路層1600與導通銅柱相導通；阻焊層1700設置於封裝基板1500的上表面和下表面，且阻焊層1700上對應第一線路層1600的位置處設置有窗口1800。
根據本發明的一些實施例，封裝基板1500包括多層介質層，每相鄰兩層介質層的導通銅柱之間設置有第二線路層1000。
根據本發明實施例的一體電感嵌埋基板，其通過採用上述的一體電感嵌埋基板的製作方法，直接在製作基板的過程中形成嵌埋在基板內部的一體電感，而無需像傳統的方式一樣，先是製作磁腔，再將成品線圈放置在磁腔裡面，從而減少了製程尺寸疊加公差，縮短了製程週期；而且，一體電感與基板佈線和介質同步製作，提升了電感導電線圈與基板佈線對位元的精度，提升產品良率，降低了成本，並且可使電感設計尺寸更靈活、尺寸更小，從而實現小型化。
上面結合附圖對本發明實施例作了詳細說明，但是本發明不限於上述實施例，在所屬技術領域中具有通常知識者所具備的知識範圍內，還可以在不脫離本發明宗旨的前提下作出各種變化。
100 承載板 110 金屬層 111 第一銅層 112 第二銅層 113 蝕刻阻擋層 200 第二光阻層 300 第四開口 400 第一導通銅柱 500 第一介質層 600 第一開口 700 磁性材料 800 第一種子層 900 第一光阻層 1000     第二線路層 1100     第三光阻層 1200     第二導通銅柱 1300     第二介質層 1400     第三介質層 1500     封裝基板 1600     第一線路層 1700     阻焊層 1800     窗口 S100     步驟 S200     步驟 S300     步驟 S400     步驟 S500     步驟 S600     步驟 S700     步驟 S800     步驟 S900     步驟
圖1為本發明實施例的一體電感嵌埋基板的製作方法的步驟流程圖； 圖2為本發明實施例的承載板的結構示意圖； 圖3為在承載板上製作第一導通銅柱的過程對應的結構示意圖； 圖4為在承載板上製作第一導通銅柱的過程對應的結構示意圖； 圖5為在承載板上設置第一介質層，並在第一介質層上形成第一開口後的結構示意圖； 圖6為在第一開口的位置處填充磁性材料後的結構示意圖； 圖7為對第一介質層進行研磨後的結構示意圖； 圖8為在第一介質層的表面設置第二線路層後的結構示意圖； 圖9為在第二線路層上設置第二導通銅柱後的結構示意圖； 圖10為褪去第一光阻層和第三光阻層後的結構示意圖； 圖11為在承載板上設置三層介質層後的結構示意圖； 圖12為承載板與封裝基板分離後的結構示意圖； 圖13為本發明實施例的一體電感嵌埋基板的結構示意圖； 圖14為本發明另一種實施例的一體電感嵌埋基板的結構示意圖。
S100     步驟 S200     步驟 S300     步驟 S400     步驟 S500     步驟 S600     步驟 S700     步驟 S800     步驟 S900     步驟

Claims (9)

  1. 一種一體電感嵌埋基板的製作方法，其中包括以下步驟：提供承載板；其中，所述承載板的表面設置有金屬層；在所述承載板的表面設置第一導通銅柱；在所述承載板的表面設置第一介質層，並使所述第一介質層覆蓋所述第一導通銅柱；對所述第一介質層進行開口，形成第一開口；在所述第一開口的位置處填充磁性材料；對所述第一介質層進行研磨，以使所述第一導通銅柱的表面和所述磁性材料的表面均與所述第一介質層的表面齊平；去除所述承載板，並蝕刻所述第一介質層表面的所述金屬層，形成封裝基板；在所述封裝基板的上表面和下表面設置第一線路層；在所述封裝基板的上表面和下表面設置阻焊層，並對所述阻焊層開窗，形成與所述第一線路層相對應的窗口；其中，所述去除所述承載板，並蝕刻所述第一介質層表面的所述金屬層，形成封裝基板的步驟之前，還包括以下步驟：在所述第一介質層的表面設置第二線路層，所述第二線路層與所述第一導通銅柱相導通；在所述第二線路層上設置第二導通銅柱；在所述第一介質層的表面設置第二介質層，並使所述第二介質層覆蓋所述第二導通銅柱；對所述第二介質層進行開口，形成第二開口； 在所述第二開口的位置處填充所述磁性材料；對所述第二介質層進行研磨，以使所述第二導通銅柱的表面和所述磁性材料的表面均與所述第二介質層的表面齊平；重複上述步驟，形成多層介質層。
  2. 如請求項1所述的一體電感嵌埋基板的製作方法，其中所述金屬層包括層疊設置的第一銅層、第二銅層和蝕刻阻擋層；其中，所述第一銅層和所述第二銅層能夠通過物理方式相互分離。
  3. 如請求項2所述的一體電感嵌埋基板的製作方法，其中所述去除所述承載板，並蝕刻所述第一介質層表面的所述金屬層，形成封裝基板，包括以下步驟：將所述第一銅層和所述第二銅層分離，去除所述承載板；蝕刻所述第一介質層表面的所述第二銅層和所述蝕刻阻擋層，形成所述封裝基板。
  4. 如請求項1所述的一體電感嵌埋基板的製作方法，其中所述在所述第一介質層的表面設置第二線路層，所述第二線路層與所述第一導通銅柱相導通，包括以下步驟：在所述第一介質層的表面設置第一種子層；在所述第一種子層的表面設置第一光阻層；對所述第一光阻層進行曝光和顯影，形成第三開口；在所述第三開口的位置處電鍍形成所述第二線路層；所述第二線路層與所述第一導通銅柱相導通。
  5. 如請求項1所述的一體電感嵌埋基板的製作方法，其中所述在所述承載板的表面設置第一導通銅柱，包括以下步驟：在所述承載板的表面設置第二光阻層；對所述第二光阻層進行曝光和顯影，形成第四開口；在所述第四開口的位置處電鍍形成所述第一導通銅柱；褪去所述第二光阻層。
  6. 如請求項1所述的一體電感嵌埋基板的製作方法，其中所述第一介質層採用感光材料；所述對所述第一介質層進行開口，形成第一開口，包括以下步驟：對所述第一介質層進行曝光和顯影，形成所述第一開口。
  7. 一種一體電感嵌埋基板，其中通過請求項1-6任一項所述的一體電感嵌埋基板的製作方法製備得到。
  8. 如請求項7所述的一體電感嵌埋基板，其中所述一體電感嵌埋基板包括：封裝基板，包括至少一層介質層，所述介質層的內部設置有貫穿所述介質層的導通銅柱和磁性材料；第一線路層，設置於所述封裝基板的上表面和下表面，所述第一線路層與所述導通銅柱相導通；阻焊層，設置於所述封裝基板的上表面和下表面，且所述阻焊層上對應所述第一線路層的位置處設置有窗口。
  9. 如請求項8所述的一體電感嵌埋基板，其中所述封裝基板包括多層所述介質層，每相鄰兩層所述介質層的所述導通銅柱之間設置有第二線路層。
TW112103987A 2022-05-06 2023-02-04 一體電感嵌埋基板及其製作方法 TWI823768B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210490230.5 2022-05-06
CN202210490230.5A CN115103509A (zh) 2022-05-06 2022-05-06 一体电感嵌埋基板及其制作方法

Publications (2)

Publication Number Publication Date
TW202345222A TW202345222A (zh) 2023-11-16
TWI823768B true TWI823768B (zh) 2023-11-21

Family

ID=83287683

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112103987A TWI823768B (zh) 2022-05-06 2023-02-04 一體電感嵌埋基板及其製作方法

Country Status (5)

Country Link
US (1) US20230361058A1 (zh)
JP (1) JP2023165609A (zh)
KR (1) KR20230156646A (zh)
CN (1) CN115103509A (zh)
TW (1) TWI823768B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465329A (zh) * 2014-12-18 2015-03-25 江苏长电科技股份有限公司 一种基板内置环形磁芯电感的工艺方法
US20160196906A1 (en) * 2015-01-06 2016-07-07 Samsung Electro-Mechanics Co., Ltd. Coil-embedded substrate and method of manufacturing the same
CN107408513A (zh) * 2015-02-05 2017-11-28 高通股份有限公司 包括嵌入在封装基板中的具有保护环的磁芯电感器的集成器件封装
US20200066627A1 (en) * 2018-08-22 2020-02-27 Intel Corporation Multi-layer embedded magnetic inductor coil
CN111554639A (zh) * 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法
TW202037238A (zh) * 2019-03-04 2020-10-01 乾坤科技股份有限公司 一種堆疊式電子結構
CN113053849A (zh) * 2021-03-04 2021-06-29 珠海越亚半导体股份有限公司 集成电感的嵌埋支撑框架、基板及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111223A (ja) * 2000-09-26 2002-04-12 Otari Kk パターンにインダクタンスを持つプリント配線板
CN101778539B (zh) * 2009-12-23 2011-11-09 深南电路有限公司 一种pcb加工工艺方法
US20210273036A1 (en) * 2020-02-28 2021-09-02 Intel Corporation In-plane inductors in ic packages
CN112382574B (zh) * 2020-10-29 2021-10-29 珠海越亚半导体股份有限公司 具有埋磁电感结构的封装基板及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465329A (zh) * 2014-12-18 2015-03-25 江苏长电科技股份有限公司 一种基板内置环形磁芯电感的工艺方法
US20160196906A1 (en) * 2015-01-06 2016-07-07 Samsung Electro-Mechanics Co., Ltd. Coil-embedded substrate and method of manufacturing the same
CN107408513A (zh) * 2015-02-05 2017-11-28 高通股份有限公司 包括嵌入在封装基板中的具有保护环的磁芯电感器的集成器件封装
US20200066627A1 (en) * 2018-08-22 2020-02-27 Intel Corporation Multi-layer embedded magnetic inductor coil
TW202037238A (zh) * 2019-03-04 2020-10-01 乾坤科技股份有限公司 一種堆疊式電子結構
CN111554639A (zh) * 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法
CN113053849A (zh) * 2021-03-04 2021-06-29 珠海越亚半导体股份有限公司 集成电感的嵌埋支撑框架、基板及其制作方法

Also Published As

Publication number Publication date
US20230361058A1 (en) 2023-11-09
KR20230156646A (ko) 2023-11-14
JP2023165609A (ja) 2023-11-16
CN115103509A (zh) 2022-09-23
TW202345222A (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
TWI380428B (zh)
US8633392B2 (en) Circuit board with high-density circuit patterns
TW444305B (en) An improved method of a planarizing thin film layers deposited over a common circuit base
TW200405486A (en) Method for producing wiring substrate
TWI723936B (zh) 散熱兼電磁屏蔽嵌埋封裝結構、製作方法和基板
US5146674A (en) Manufacturing process of a high density substrate design
TWI304719B (en) Circuit board structure having embedded compacitor and fabrication method thereof
CN112382574B (zh) 具有埋磁电感结构的封装基板及其制作方法
TW200806141A (en) Method of making circuitized substrate
US4401521A (en) Method for manufacturing a fine-patterned thick film conductor structure
TWI823278B (zh) 集成電感的嵌埋支撐框架的製作方法
CN111816569B (zh) 封装框架及其制作方法和基板
TWI823768B (zh) 一體電感嵌埋基板及其製作方法
TWI482549B (zh) 印刷電路板之製造方法
JP2006041029A (ja) 配線基板及びその製造方法ならびに電子装置
CN111863627B (zh) 集成无源器件封装结构及其制作方法和基板
TWI268130B (en) Method for fabricating a multi-layer packaging substrate
JPH0653350A (ja) 多層回路基板及びその製造方法とそれを用いた電子回路モジュール並びに電子回路装置
JP2002290048A (ja) 多層回路基板におけるビア形成方法
TWI833356B (zh) 金屬化結構及其製作方法
TW201138581A (en) Circuit board structure and fabrication method thereof
JP3776786B2 (ja) 多層配線形成方法
TWI273872B (en) PCB having via holes formed with electroplating activated via pad and method for manufacturing the same
JP2022542332A (ja) 放熱兼電磁シールドの埋め込みパッケージ構造及びその製造方法並びに基板
JP2024050455A (ja) 半導体パッケージ構造及びその製造方法