KR20230156646A - 몰디드 인덕터 매립 기판 및 그 제작 방법 - Google Patents

몰디드 인덕터 매립 기판 및 그 제작 방법 Download PDF

Info

Publication number
KR20230156646A
KR20230156646A KR1020230028634A KR20230028634A KR20230156646A KR 20230156646 A KR20230156646 A KR 20230156646A KR 1020230028634 A KR1020230028634 A KR 1020230028634A KR 20230028634 A KR20230028634 A KR 20230028634A KR 20230156646 A KR20230156646 A KR 20230156646A
Authority
KR
South Korea
Prior art keywords
layer
dielectric layer
opening
installing
conductive copper
Prior art date
Application number
KR1020230028634A
Other languages
English (en)
Inventor
시안밍 첸
시아오웨이 쉬
쥐천 황
번샤 황
까오 황
Original Assignee
주하이 엑세스 세미컨덕터 컴퍼니., 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 filed Critical 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드
Publication of KR20230156646A publication Critical patent/KR20230156646A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 반도체 패키징 기술 분야에 관한 것으로서, 몰디드 인덕터 매립 기판 및 그 제작 방법을 개시한다. 상기 방법은, 적재판을 제공하는 단계; 적재판의 표면에 제1 도통 구리 필러를 제작하는 단계; 적재판의 표면에 제1 유전체층을 설치하는 단계; 제1 유전체층에 개구 작업을 통해 제1 개구를 형성하는 단계; 제1 개구 위치에 자성 재료를 충전하는 단계; 표면이 제1 도통 구리 필러의 표면 및 자성 재료의 표면과 동일 평면에 위치하도록 제1 유전체층을 연마하는 단계; 적재판을 제거하고, 제1 유전체층 표면의 금속층을 식각하여 패키지 기판을 형성하는 단계; 패키지 기판의 상표면 및 하표면에 제1 회로층을 설치하는 단계; 패키지 기판의 상표면 및 하표면에 솔더 레지스트 층을 설치하고, 솔더 레지스트 층에 창구를 개설하여 제1 회로층과 대응되는 창구를 형성하는 단계를 포함한다. 본 발명의 실시예에 따른 몰디드 인덕터 매립 기판의 제작 방법은 수율을 높이는데 유리하다.

Description

몰디드 인덕터 매립 기판 및 그 제작 방법{Substrate embedded with integrated inductor and manufacturing method thereof}
본 발명은 반도체 패키징 기술 분야에 관한 것으로서, 특히 몰디드 인덕터 매립 기판 및 그 제작 방법에 관한 것이다.
전통적인 몰디드 인덕터의 제작 공정은, 완제품 코일을 제작하여 자성 캐비티 내에 심어 넣고, 자성 재료로 자성 캐비티를 충전한 후, 경화시켜 자성 재료와 코일이 몰디드 인덕터를 형성하는 것이다. 구체적인 내용은 중국 특허 CN105989988B를 참조할 수 있다. 그러나 이러한 제작 공정은 코일 배치와 자성 캐비티 제작의 정렬 크기 공차가 누적되어 상대적으로 커져 소형화를 구현하기 어렵고; 또한, 코일 도출과 기판 배선 도통 연결의 정렬 난의도가 상대적으로 크므로 결과적으로 수율이 낮다.
본 발명은 적어도 종래 기술에 존재하는 기술문제 중 하나를 해결하기 위해 안출된 것으로서, 본 발명은 공정 크기의 누적 공차(stack-up tolerance)를 감소할 수 있고, 소형화에 유리한 몰디드 인덕터 매립 기판 및 그 제작 방법을 제공한다.
일 측면으로, 본 발명의 실시예에 따른 몰디드 인덕터 매립 기판의 제작 방법은,
표면에 금속층이 설치된 적재판을 제공하는 단계;
상기 적재판의 표면에 제1 도통 구리 필러를 설치하는 단계;
상기 적재판의 표면에 상기 제1 도통 구리 필러를 덮는 제1 유전체층을 설치하는 단계;
상기 제1 유전체층에 개구 작업을 통해 제1 개구를 형성하는 단계;
상기 제1 개구 위치에 자성 재료를 충전하는 단계;
표면이 상기 제1 도통 구리 필러의 표면 및 상기 자성 재료의 표면과 동일 평면에 위치하도록 상기 제1 유전체층을 연마하는 단계;
상기 적재판을 제거하고, 상기 제1 유전체층 표면의 상기 금속층을 식각하여 패키지 기판을 형성하는 단계;
상기 패키지 기판의 상표면 및 하표면에 제1 회로층을 설치하는 단계;
상기 패키지 기판의 상표면 및 하표면에 솔더 레지스트 층을 설치하고, 상기 솔더 레지스트 층에 창구를 개설하여 상기 제1 회로층과 대응되는 창구를 형성하는 단계를 포함한다.
본 발명의 일부 실시예에 따르면, 상기 금속층은 적층으로 설치된 제1 구리층, 제2 구리층 및 식각 배리어층을 포함하며; 여기서, 상기 제1 구리층과 상기 제2 구리층은 물리적 방식으로 상호 분리 가능하다.
본 발명의 일부 실시예에 따르면, 상기 적재판을 제거하고, 상기 제1 유전체층 표면의 상기 금속층을 식각하여 패키지 기판을 형성하는 단계는,
상기 제1 구리층과 상기 제2 구리층을 분리하여 상기 적재판을 제거하는 단계;
상기 제1 유전체층 표면의 상기 제2 구리층 및 상기 식각 배리어층을 식각하여 상기 패키지 기판을 형성하는 단계를 포함한다.
본 발명의 일부 실시예에 따르면, 상기 적재판을 제거하고, 상기 제1 유전체층 표면의 상기 금속층을 식각하여 패키지 기판을 형성하는 단계 이전에,
상기 제1 유전체층의 표면에 상기 제1 도통 구리 필러와 상호 도통되는 제2 회로층을 설치하는 단계;
상기 제2 회로층에 제2 도통 구리 필러를 설치하는 단계;
상기 제1 유전체층의 표면에 상기 제2 도통 구리 필러를 덮는 제2 유전체층을 설치하는 단계;
상기 제2 유전체층에 개구 작업을 통해 제2 개구를 형성하는 단계;
상기 제2 개구의 위치에 상기 자성 재료를 충전하는 단계;
표면이 상기 제2 도통 구리 필러의 표면 및 상기 자성 재료의 표면과 동일 평면에 위치하도록 상기 제2 유전체층을 연마하는 단계;
상기 단계를 반복하여 복수층의 유전체층을 형성하는 단계를 포함한다.
본 발명의 일부 실시예에 따르면, 상기 제1 유전체층의 표면에 상기 제1 도통 구리 필러와 상호 도통되는 제2 회로층을 설치하는 단계는,
상기 제1 유전체층의 표면에 제1 시드층을 설치하는 단계;
상기 제1 시드층의 표면에 제1 포토 레지스트층을 설치하는 단계;
상기 제1 포토 레지스트층을 노광 및 현상하여 제3 개구를 형성하는 단계;
상기 제3 개구의 위치에 전기 도금하여 상기 제1 도통 구리 필러와 상호 도통되는 상기 제2 회로층을 형성하는 단계를 포함한다.
본 발명의 일부 실시예에 의하면, 상기 적재판의 표면에 제1 도통 구리 필러를 설치하는 단계는,
상기 적재판의 표면에 제2 포토 레지스트층을 설치하는 단계;
상기 제2 포토 레지스트층을 노광 및 현상하여 제4 개구를 형성하는 단계;
상기 제4 개구의 위치에 전기 도금하여 상기 제1 도통 구리 필러를 형성하는 단계;
상기 제2 포토 레지스트층을 박리하는 단계를 포함한다.
본 발명의 일부 실시예에 따르면, 상기 제1 유전체층은 감광재료를 사용하고; 상기 제1 유전체층에 개구 작업을 통해 제1 개구를 형성하는 단계는,
상기 제1 유전체층을 노광 및 형상하여 상기 제1 개구를 형성하는 단계를 포함한다.
다른 일 측면으로, 본 발명의 실시예에 따른 몰디드 인덕터 매립 기판은, 본 발명의 상기 실시예에 따른 몰디드 인덕터 매립 기판의 제작 방법으로 제작된다.
본 발명의 일부 실시예에 따른 몰디드 인덕터 매립 기판은, 유전체층의 내부에 상기 유전체층을 관통하는 도통 구리 필러 및 자성 재료가 설치되는 적어도 한 층의 유전체층을 포함하는 패키지 기판; 상기 패키지 기판의 상표면 및 하표면에 설치되며, 상기 도통 구리 필러와 상호 도통되는 제1 회로층; 상기 패키지 기판의 상표면 및 하표면에 설치되며, 상기 제1 회로층과 대응되는 위치에 창구가 설치되는 솔더 레지스트 층을 포함한다.
본 발명의 일부 실시예에 따르면, 상기 패키지 기판은 상기 유전체층을 복수층 포함하고, 서로 인접하는 두 층의 상기 유전체층의 상기 도통 구리 필러 사이에는 제2 회로층이 설치된다.
본 발명의 실시예에 따른 몰디드 인덕터 매립 기판의 제작 방법은 적어도 다음의 유익한 효과가 있다. 즉, 패키지 기판 내부의 자성 재료, 도통 구리 필러 및 회로층이 몰디드 인덕터 구조를 형성함으로써 기판 제작하는 과정에 기판 내부에 매립되는 몰디드 인덕터를 직접 형성하기 때문에 전통 방식처럼 먼저 자성 캐비티를 제작한 후, 완제품 코일을 자성 캐비티 안에 위치시키지 않아도 되므로 공정 크기의 누적 공차를 감소하며, 공정 주기를 단축한다. 또한, 몰디드 인덕터는 기판 배선 및 유전체와 동시에 제작되므로 인덕터 도전성 코일과 기판 배선의 정렬 정확도가 향상되고, 제품 수율이 높으며, 원가가 낮을 뿐만 아니라 인덕터를 더욱 유연하고, 더욱 작은 사이즈로 설계할 수 있으므로 소형화가 가능하다.
본 발명의 부가적인 측면과 장점들은 다음의 상세한 설명을 통해 세부적으로 제공되며, 다음의 상세한 설명으로부터 부분적으로 명확하게 되거나 또는 본 발명의 실시예의 실시로부터 이해하게 될 것이다.
본 발명의 상기 및/또는 부가적인 측면과 장점들은 이하 첨부된 도면을 결합하여 설명된 실시예에 의해 더욱 명확해지고 쉽게 이해될 수 있다.
도 1은 본 발명의 실시예에 따른 몰디드 인덕터 매립 기판의 제작 방법의 흐름도이다.
도 2는 본 발명의 실시예에 따른 적재판의 구조를 나타내는 개략도이다.
도 3 및 도 4는 적재판에 제1 도통 구리 필러를 제작하는 과정과 대응되는 구조를 나타내는 개략도이다.
도 5는 적재판에 제1 유전체층을 설치하고 제1 유전체층에 제1 개구를 형성한 후의 구조를 나타내는 개략도이다.
도 6은 제1 개구의 위치에 자성 재료를 충전한 후의 구조를 나타내는 개략도이다.
도 7은 제1 유전체층을 연마한 후의 구조를 나타내는 개략도이다.
도 8은 제1 유전체층의 표면에 제2 회로층을 설치한 후의 구조를 나타내는 개략도이다.
도 9는 제2 회로층에 제2 도통 구리 필러를 설치한 후의 구조를 나타내는 개략도이다.
도 10은 제1 포토 레지스트층 및 제3 포토 레지스트층을 박리한 후의 구조를 나타내는 개략도이다.
도 11은 적재판에 유전체층을 3층 설치한 후의 구조를 나타내는 개략도이다.
도 12는 적재판과 패키지 기판을 분리한 후의 구조를 나타내는 개략도이다.
도 13은 본 발명의 실시예에 따른 몰디드 인덕터 매립 기판의 구조를 나타내는 개략도이다.
도 14는 본 발명의 다른 일 실시예에 따른 몰디드 인덕터 매립 기판의 구조를 나타내는 개략도이다.
이 부분에서는 본 발명의 구체적인 실시예를 설명할 것이고, 본 발명의 바람직한 실시예는 도면에 도시되어 있다. 첨부 도면은 본 발명의 각 기술적 특징과 전체 기술적 방안을 직관적이고 형상적으로 이해하도록 그림으로 명세서의 문자 부분을 보충 설명하기 위한 역할을 한다. 그러나 이는 본 발명의 보호범위를 한정하는 것으로 이해해서는 안된다.
본 발명의 설명에서, 유의해야 할 것은, 방위에 관한 설명, 예를 들어, 상, 하, 전, 후, 좌, 우 등이 지시하는 방위 또는 위치 관계는 첨부 도면에 도시된 방위 또는 위치 관계에 기초하여, 본 발명을 용이하고 간편하게 설명하기 위한 것이며, 해당 장치 또는 소자가 특정 방위를 가지거나, 또는 특정 방위로 구성 및 조작되는 것을 지시하거나 또는 암시하는 것은 아니므로 본 발명을 제한하는 것으로 이해해서는 안된다.
본 발명의 설명에서, "약간"은 하나 또는 복수를 의미하고, 복수는 두 개 이상을 의미하고, "보다 크다", "보다 작다" 및 "초과하다" 등은 그 수 자체를 포함하지 않는 것으로 이해되며, "이상", "이하" 및 "이내" 등은 그 수 자체를 포함하는 것으로 이해된다. 제1, 제2는 기술적 특징을 구분하기 위한 목적으로 사용될 뿐, 상대적인 중요도를 지시하거나 암시; 또는 지시한 기술적 특정의 수량 또는 지시한 기술적 특징의 선후관계를 암시하는 것은 아니다.
본 발명의 설명에서, "설치하다", "장착하다" 및 "연결하다" 등 용어는 별도로 한정하지 않은 한, 일반적인 의미로 해석되어야 하며 본 발명이 속한 기술분야의 기술자는 기술적 방안의 구체적인 내용을 결부하여 상기 용어가 본 발명에서의 구체적인 의미를 합리적으로 확정할 수 있다.
일 측면으로, 도 1에서 도시된 바와 같이, 본 발명의 실시예에 따른 몰디드 인덕터 매립 기판의 제작 방법은 다음의 단계를 포함한다.
단계S100：표면에 금속층(110)이 설치된 적재판(100)을 제공한다.
구체적으로, 도 2에 도시된 바와 같이, 본 예시에서 적재판(100)의 상표면에는 금속층(110)이 설치된다. 적재판(100)의 하표면에도 금속층(110)이 설치될 수 있으며, 본 출원에서는 설명의 편의를 위해, 적재판(100)의 상표면에만 금속층(110)이 설치되는 것을 예로 하여 설명함을 밝혀 둔다. 더 구체적으로, 본 발명의 일부 실시예에서, 금속층(110)은 적재판(100)의 표면에 순차적으로 적층되는 제1 구리층(111), 제2 구리층(112) 및 식각 배리어층(113)을 포함하며; 여기서, 제1 구리층(111) 및 제2 구리층(112)은 물리적 방식으로 서로 결합 또는 분리 가능하다. 식각 배리어층(113)은 추후 제2 구리층(120)을 식각할 때 과도하게 식각되지 않도록 일반적으로 금속 니켈 또는 기타 내부식 금속 재료를 사용한다.
단계S200：적재판(100)의 표면에 제1 도통 구리 필러(400)를 설치한다.
구체적으로, 도 3 내지 도 4에 도시된 바와 같이, 본 발명의 일부 실시예에서, 적재판(100)의 표면에 제1 도통 구리 필러(400)를 설치하는 단계는,
적재판(100)의 표면에 제2 포토 레지스트층(200)을 설치하는 단계;
제2 포토 레지스트층(200)을 노광 및 현상하여 제4 개구(300)를 형성하는 단계;
제4 개구(300)의 위치에 전기 도금하여 제1 도통 구리 필러(400)를 형성하는 단계;
제2 포토 레지스트층(200)을 박리하는 단계를 포함한다.
여기서, 막 접착 방식으로 적재판(100)의 표면에 제2 포토 레지스트층(200)을 설치한 후, 제2 포토 레지스트층(200)을 노광 및 현상하여 제4 개구(300)를 형성할 수 있다. 이어서, 홀 충전 도금의 방식으로, 제4 개구(300) 위치에 제1 도통 구리 필러(400)를 형성한다.
단계S300：도 5에 도시된 바와 같이, 적재판(100)의 표면에 제1 도통 구리 필러(400)를 덮는 제1 유전체층(500)을 설치한다.
단계S400：도 5에 도시된 바와 같이,제1 유전체층(500)에 개구 작업을 통해 제1 개구(600)를 형성한다.
구체적으로, 본 발명의 일부 실시예에서, 제1 유전체층(500)에 개구 작업하기 위해, 제1 유전체층(500)은 감광 유전체(Photo-Imageable Dielectric, PID) 감광재료를 사용할 수 있으며, 제1 유전체층(500)은 도포 또는 압착하는 방식을 통해 적재판(100)의 표면에 설치된다. 다음으로, 제1 유전체층(500)을 노광 및 현상하여 제1 개구(600)를 형성한다.
단계S500： 도 6에 도시된 바와 같이, 제1 개구(600)의 위치에 자성 재료(700)를 충전한다.
단계S600： 도 7에 도시된 바와 같이, 표면이 제1 도통 구리 필러(400)의 표면 및 자성 재료(700)의 표면과 동일 평면에 위치하도록 제1 유전체층(500)을 연마한다.
여기서, 기계 연마의 방식을 이용하여 제1 도통 구리 필러(400) 및 자성 재료(700)의 표면에 제1 유전체층(500)의 표면이 노출되도록 제1 유전체층(500)을 연마할 수 있다.
이 단계에 이르면 제1 유전체층(500)과 적재판(100)을 분판할 수 있으며, 그런 다음, 후속 회선 제작을 진행하여 몰디드 인덕터 매립 기판을 형성함을 밝혀 둔다. 그러나, 실제 응용에서는 실제 구조의 요구를 만족하기 위해, 제1 유전체층(500)에 층 증설 작업을 계속 진행하여 복수층의 유전체층을 형성한 후, 분판할 수도 있다. 제1 유전체층(500)에 유전체층을 계속 증설하는 단계는,
도 8에 도시된 바와 같이, 제1 유전체층(500)의 표면에 제1 도통 구리 필러(400)와 상호 도통되는 제2 회로층(1000)을 설치하는 단계;
도 9에 도시된 바와 같이, 제2 회로층(1000)에 제2 도통 구리 필러(1200)를 설치하는 단계;
도 10 및 도 11에 도시된 바와 같이, 제1 유전체층(500)의 표면에 제2 도통 구리 필러(1200)를 덮는 제2 유전체층(1300)을 설치하는 단계;
제2 유전체층(1300)에 개구 작업을 통해 제2 개구(미도시)를 형성하는 단계;
제2 개구의 위치에 자성 재료(700)를 충전하는 단계;
표면이 제2 도통 구리 필러(1200)의 표면 및 자성 재료(700)의 표면과 동일 평면에 위치하도록 제2 유전체층(1300)을 연마하는 단계;
증층(增層)을 계속 진행해야 할 경우, 상기 단계를 반복하여 복수층의 전체층을 형성하는 단계;를 포함한다.
여기서, 도 8에 도시된 바와 같이, 제1 유전체층(500)의 표면에 제2 회로층(1000)을 설치하는 단계는,
제1 유전체층(500)의 표면에 제1 시드층(800)을 설치하는 단계;
제1 시드층(800)의 표면에 제1 포토 레지스트층(900)을 설치하는 단계;
제1 포토 레지스트층(900)을 노광 및 현상하여 제3 개구(미도시)를 형성하는 단계;
제3 개구의 위치에 전기 도금하여 제1 도통 구리 필러(400)와 상호 도통되는 제2 회로층(1000)을 형성하는 단계를 포함한다.
도 9에 도시된 바와 같이, 제2 회로층(1000)에 제2 도통 구리 필러(1200)를 설치하는 단계는,
제1 포토 레지스트층(900)에 제3 포토 레지스트층(1100)을 설치하는 단계;
제3 포토 레지스트층(1100)을 노광 및 현상하여 제5 개구(미도시)를 형성하는 단계;
제5 개구의 위치에 전기 도금하여 제2 회로층(1000)과 상호 도통되는 제2 도통 구리 필러(1200)를 형성하는 단계;
도 10에 도시된 바와 같이, 제1 포토 레지스트층(900) 및 제3 포토 레지스트층(1100)을 박리하는 단계를 포함한다.
제2 유전체층(1300)이 제작된 후, 실제 수요에 따라, 제2 유전체층(1300)에 제3 유전체층(1400)을 계속 제작할 수 있으며, 심지어 더 많은 층의 유전체층을 제작할 수 있다.
단계S700：적재판(100)을 제거하고, 제1 유전체층(500) 표면의 금속층(110)을 식각하여 패키지 기판(1500)을 형성한다.
구체적으로, 도 12에 도시된 바와 같이, 한 층 또는 복수층의 유전체층이 제작된 후, 물리적 분리 방식으로 제1 구리층(111)과 제2 구리층(112)을 분리하여 적재판(100)을 제거하고; 그런 다음, 제1 유전체층(500) 하표면의 제2 구리층(112) 및 식각 배리어층(130)을 식각하여 제거함으로써 패키지 기판(1500)을 형성한다. 여기서, 식각 배리어층(130)은 과도한 식각을 방지하여 제1 도통 구리 필러(400)를 보호하는 역할을 한다. 패키지 기판(1500) 내부의 자성 재료(700), 도통 구리 필러 및 회로층은 몰디드 인덕터의 구조를 형성한다.
단계S800：도 13에 도시된 바와 같이, 패키지 기판(1500)의 상표면 및 하표면에 제1 회로층(1600)을 설치한다.
여기서, 제1 회로층(1600)을 제작하기 위하여, 먼저 패키지 기판(1500)의 상표면 및 하표면에 티타늄 구리층을 한 층 스퍼터링하여 시드층으로 삼고, 그런 다음, 막 접착, 노광, 현상 및 전기 도금을 통해 시드층에 제1 회로층(1600)을 형성하고, 이어서 막을 제거하고, 노출된 필요 없는 시드층을 식각하여 제거한다.
단계S900：도 13에 도시된 바와 같이, 패키지 기판(1500)의 상표면 및 하표면에 솔더 레지스트 층(1700)을 설치하고, 솔더 레지스트 층(1700)에 창구를 개설하여 제1 회로층(1600)과 대응되는 창구(1800)를 형성한다.
구체적으로, 실크 스크린 인쇄 방식으로 솔더 레지스트 층(1700)을 패키지 기판(1500)에 설치한 후 솔더 레지스트 층(1700)을 노광 및 현상하여 제1 회로층(1600)과 대응되는 창구(1800)를 형상하며, 창구(1800)는 패드로 사용될 수 있다.
도 13에 도시된 바와 같이, 상기 제작 방법을 통해 몰디드 인덕터를 기판 내부에 매립하는 구조를 형성할 수 있으며, 패키지 기판(1500) 내부의 자성 재료(700), 도통 구리 필러 및 회로층이 몰디드 인덕터 구조를 형성한다. 도 14에 도시된 바와 같이, 몰디드 인덕터는 2 개, 심지어 더 많이 기판 내부에 매립될 수 있다. 다시 말해, 상기 제작 방법을 통해 기판의 내부 또는 표면에 배선하므로 서로 연결된 몰디드 인덕터를 복수개 구현할 수 있다.
이를 통해 알 수 있는 것은, 본 발명의 실시예에 따른 몰디드 인덕터 매립 기판의 제작방법에 의해 기판 제작하는 과정에 기판 내부에 매립되는 몰디드 인덕터를 직접 형성하기 때문에 전통 방식처럼 먼저 자성 캐비티를 제작한 후, 완제품 코일을 자성 캐비티 안에 위치시지 않아도 되므로 공정 크기의 누적 공차를 감소하며, 공정 주기를 단축한다. 또한, 몰디드 인덕터는 기판 배선 및 유전체와 동시에 제작되므로 인덕터 도전성 코일과 기판 배선의 정렬 정확도가 향상되고, 제품 수율이 높으며, 원가가 낮을 뿐만 아니라 인덕터를 더욱 유연하고, 더욱 작은 사이즈로 설계할 수 있으므로 소형화가 가능하다.
다른 일 측면으로, 본 발명의 실시예에 따른 몰디드 인덕터 매립 기판은 본 발명의 상기 실시예에 따른 몰디드 인덕터 매립 기판의 제작 방법에 의해 제작된다.
다른 일 측면으로, 본 발명의 실시예에 따른 몰디드 인덕터 매립 기판은 도 13에 도시된 바와 같이, 패키지 기판 (1500), 제1 회로층(1600) 및 솔더 레지스트 층(1700)을 포함한다. 여기서, 패키지 기판 (1500)은 적어도 한 층의 유전체층(예를 들어, 도면의 제1 유전체층(500), 제2 유전체층(1300) 및 제3 유전체층(1400))을 포함한다. 유전체층의 내부에는 유전체층을 관통하는 도통 구리 필러 및 자성 재료(700)가 설치되어 있고; 제1 회로층(1600)은 패키지 기판(1500)의 상표면 및 하표면에 설치되며, 제1 회로층(1600)과 도통 구리 필러는 상호 도통된다. 솔더 레지스트 층(1700)은 패키지 기판 (1500)의 상표면 및 하표면에 설치되고, 솔더 레지스트 층(1700)에 제1 회로층(1600)과 대응되는 위치에 창구(1800)가 설치되어 있다.
본 발명의 일부 실시예에 따르면, 패키지 기판(1500)은 유전체층을 복수층 포함하고, 서로 인접하는 두 층의 유전체층의 도통 구리 필러 사이에는 제2 회로층(1000)이 설치되어 있다.
본 발명의 실시예에 따른 몰디드 인덕터 매립 기판은 상기 몰디드 인덕터 매립 기판의 제작 방법을 통해, 기판 제작하는 과정에 기판 내부에 매립되는 몰디드 인덕터를 직접 형성하기 때문에 전통 방식처럼 먼저 자성 캐비티를 제작한 후, 완제품 코일을 자성 캐비티 안에 위치시키지 않아도 되므로 공정 크기의 누적 공차를 감소하며, 공정 주기를 단축한다. 또한, 몰디드 인덕터는 기판 배선 및 유전체와 동시에 제작되므로 인덕터 도전성 코일과 기판 배선의 정렬 정확도가 향상되고, 제품 수율이 높으며, 원가가 낮을 뿐만 아니라 인덕터를 더욱 유연하고, 더욱 작은 사이즈로 설계할 수 있으므로 소형화가 가능하다.
이상, 도면을 결합하여 본 발명의 실시예에 대해 구체적으로 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 기술분야의 일반 기술자는 그 지식범위 내에서 본 발명의 정신을 벗어나지 않은 전제하에 다양한 변화를 진행할 수 있다.
100 적재판 110 금속층
111 제1 구리층 112 제2 구리층
113 식각 배리어층 200 제2 포토 레지스트층
300 제4 개구 400 제1 도통 구리 필러
500 제1 유전체층 600 제1 개구
700 자성 재료 800 제1 시드층
900 제1 포토 레지스트층 1000 제2 회로층
1100 제3 포토 레지스트층 1200 제2 도통 구리 필러
1300 제2 유전체층 1400 제3 유전체층
1500 패키지 기판 1600 제1 회로층
1700 솔더 레지스트 층 1800 창구

Claims (10)

  1. 표면에 금속층이 설치된 적재판을 제공하는 단계;
    상기 적재판의 표면에 제1 도통 구리 필러를 설치하는 단계;
    상기 적재판의 표면에 상기 제1 도통 구리 필러를 덮는 제1 유전체층을 설치하는 단계;
    상기 제1 유전체층에 개구 작업을 통해 제1 개구를 형성하는 단계;
    상기 제1 개구 위치에 자성 재료를 충전하는 단계;
    표면이 상기 제1 도통 구리 필러의 표면 및 상기 자성 재료의 표면과 동일 평면에 위치하도록 상기 제1 유전체층을 연마하는 단계;
    상기 적재판을 제거하고, 상기 제1 유전체층 표면의 상기 금속층을 식각하여 패키지 기판을 형성하는 단계;
    상기 패키지 기판의 상표면 및 하표면에 제1 회로층을 설치하는 단계;
    상기 패키지 기판의 상표면 및 하표면에 솔더 레지스트 층을 설치하고, 상기 솔더 레지스트 층에 창구를 개설하여 상기 제1 회로층과 대응되는 창구를 형성하는 단계를 포함하는 것을 특징으로 하는 몰디드 인덕터 매립 기판의 제작 방법.
  2. 청구항 1에 있어서,
    상기 금속층은 적층으로 설치된 제1 구리층, 제2 구리층 및 식각 배리어층을 포함하며; 여기서, 상기 제1 구리층과 상기 제2 구리층은 물리적 방식으로 상호 분리 가능한 것을 특징으로 하는 몰디드 인덕터 매립 기판의 제작 방법.
  3. 청구항 2에 있어서,
    상기 적재판을 제거하고, 상기 제1 유전체층 표면의 상기 금속층을 식각하여 패키지 기판을 형성하는 단계는,
    상기 제1 구리층과 상기 제2 구리층을 분리하여 상기 적재판을 제거하는 단계;
    상기 제1 유전체층 표면의 상기 제2 구리층 및 상기 식각 배리어층을 식각하여 상기 패키지 기판을 형성하는 단계를 포함하는 것을 특징으로 하는 몰디드 인덕터 매립 기판의 제작 방법.
  4. 청구항 1에 있어서,
    상기 적재판을 제거하고, 상기 제1 유전체층 표면의 상기 금속층을 식각하여 패키지 기판을 형성하는 단계 이전에,
    상기 제1 유전체층의 표면에 상기 제1 도통 구리 필러와 상호 도통되는 제2 회로층을 설치하는 단계;
    상기 제2 회로층에 제2 도통 구리 필러를 설치하는 단계;
    상기 제1 유전체층의 표면에 상기 제2 도통 구리 필러를 덮는 제2 유전체층을 설치하는 단계;
    상기 제2 유전체층에 개구 작업을 통해 제2 개구를 형성하는 단계;
    상기 제2 개구의 위치에 상기 자성 재료를 충전하는 단계;
    표면이 상기 제2 도통 구리 필러의 표면 및 상기 자성 재료의 표면과 동일 평면에 위치하도록 상기 제2 유전체층을 연마하는 단계;
    상기 단계를 반복하여 복수층의 유전체층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 몰디드 인덕터 매립 기판의 제작 방법.
  5. 청구항 4에 있어서,
    상기 제1 유전체층의 표면에 상기 제1 도통 구리 필러와 상호 도통되는 제2 회로층을 설치하는 단계는,
    상기 제1 유전체층의 표면에 제1 시드층을 설치하는 단계;
    상기 제1 시드층의 표면에 제1 포토 레지스트층을 설치하는 단계;
    상기 제1 포토 레지스트층을 노광 및 현상하여 제3 개구를 형성하는 단계;
    상기 제3 개구의 위치에 전기 도금하여 상기 제1 도통 구리 필러와 상호 도통되는 상기 제2 회로층을 형성하는 단계를 포함하는 것을 특징으로 하는 몰디드 인덕터 매립 기판의 제작 방법.
  6. 청구항 1에 있어서,
    상기 적재판의 표면에 제1 도통 구리 필러를 설치하는 단계는,
    상기 적재판의 표면에 제2 포토 레지스트층을 설치하는 단계;
    상기 제2 포토 레지스트층을 노광 및 현상하여 제4 개구를 형성하는 단계;
    상기 제4 개구의 위치에 전기 도금하여 상기 제1 도통 구리 필러를 형성하는 단계;
    상기 제2 포토 레지스트층을 박리하는 단계를 포함하는 것을 특징으로 하는 몰디드 인덕터 매립 기판의 제작 방법.
  7. 청구항 1에 있어서,
    상기 제1 유전체층은 감광재료를 사용하고; 상기 제1 유전체층에 개구 작업을 통해 제1 개구를 형성하는 단계는,
    상기 제1 유전체층을 노광 및 현상하여 상기 제1 개구를 형성하는 단계를 포함하는 것을 특징으로 하는 몰디드 인덕터 매립 기판의 제작 방법.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 따른 몰디드 인덕터 매립 기판의 제작 방법에 의해 제작되는 것을 특징으로 하는 몰디드 인덕터 매립 기판.
  9. 청구항 8에 있어서,
    상기 몰디드 인덕터 매립 기판은,
    유전체층의 내부에 상기 유전체층을 관통하는 도통 구리 필러 및 자성 재료가 설치되는 적어도 한 층의 유전체층을 포함하는 패키지 기판;
    상기 패키지 기판의 상표면 및 하표면에 설치되며, 상기 도통 구리 필러와 상호 도통되는 제1 회로층;
    상기 패키지 기판의 상표면 및 하표면에 설치되며, 상기 제1 회로층과 대응되는 위치에 창구가 설치되는 솔더 레지스트 층을 포함하는 것을 특징으로 하는 몰디드 인덕터 매립 기판.
  10. 청구항 9에 있어서,
    상기 패키지 기판은 상기 유전체층을 복수층 포함하고, 서로 인접하는 두 층의 상기 유전체층의 상기 도통 구리 필러 사이에는 제2 회로층이 설치되는 것을 특징으로 하는 몰디드 인덕터 매립 기판.
KR1020230028634A 2022-05-06 2023-03-03 몰디드 인덕터 매립 기판 및 그 제작 방법 KR20230156646A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210490230.5 2022-05-06
CN202210490230.5A CN115103509A (zh) 2022-05-06 2022-05-06 一体电感嵌埋基板及其制作方法

Publications (1)

Publication Number Publication Date
KR20230156646A true KR20230156646A (ko) 2023-11-14

Family

ID=83287683

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230028634A KR20230156646A (ko) 2022-05-06 2023-03-03 몰디드 인덕터 매립 기판 및 그 제작 방법

Country Status (5)

Country Link
US (1) US20230361058A1 (ko)
JP (1) JP2023165609A (ko)
KR (1) KR20230156646A (ko)
CN (1) CN115103509A (ko)
TW (1) TWI823768B (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111223A (ja) * 2000-09-26 2002-04-12 Otari Kk パターンにインダクタンスを持つプリント配線板
CN101778539B (zh) * 2009-12-23 2011-11-09 深南电路有限公司 一种pcb加工工艺方法
CN104465329A (zh) * 2014-12-18 2015-03-25 江苏长电科技股份有限公司 一种基板内置环形磁芯电感的工艺方法
KR20160084712A (ko) * 2015-01-06 2016-07-14 삼성전기주식회사 코일 내장형 기판 및 이의 제조방법
US9496213B2 (en) * 2015-02-05 2016-11-15 Qualcomm Incorporated Integrated device package comprising a magnetic core inductor with protective ring embedded in a package substrate
US11404364B2 (en) * 2018-08-22 2022-08-02 Intel Corporation Multi-layer embedded magnetic inductor coil
US11024702B2 (en) * 2019-03-04 2021-06-01 Cyntec Co., Ltd. Stacked electronic structure
US20210273036A1 (en) * 2020-02-28 2021-09-02 Intel Corporation In-plane inductors in ic packages
CN111554639A (zh) * 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法
CN112382574B (zh) * 2020-10-29 2021-10-29 珠海越亚半导体股份有限公司 具有埋磁电感结构的封装基板及其制作方法
CN113053849B (zh) * 2021-03-04 2022-02-15 珠海越亚半导体股份有限公司 集成电感的嵌埋支撑框架、基板及其制作方法

Also Published As

Publication number Publication date
US20230361058A1 (en) 2023-11-09
JP2023165609A (ja) 2023-11-16
TW202345222A (zh) 2023-11-16
TWI823768B (zh) 2023-11-21
CN115103509A (zh) 2022-09-23

Similar Documents

Publication Publication Date Title
KR100792352B1 (ko) 패키지 온 패키지의 바텀기판 및 그 제조방법
US20080102410A1 (en) Method of manufacturing printed circuit board
US9406658B2 (en) Embedded component device and manufacturing methods thereof
US6977348B2 (en) High density laminated substrate structure and manufacture method thereof
US7608929B2 (en) Electrical connector structure of circuit board and method for fabricating the same
US7992291B2 (en) Method of manufacturing a circuit board
US20080171172A1 (en) Component-embedded PCB and manufacturing method thereof
CN110189999B (zh) 半导体封装衬底及其制造方法、半导体封装及其制造方法
US8590147B2 (en) Method for fabricating circuit board structure with concave conductive cylinders
CN102214628B (zh) 封装基板及其制造方法
KR102612326B1 (ko) 비아 배선 형성용 기판, 비아 배선 형성용 기판의 제조 방법 및 반도체 장치 실장 부품
CN111816569B (zh) 封装框架及其制作方法和基板
CN102299081B (zh) 一种封装基板制造方法及封装基板
JP2006041029A (ja) 配線基板及びその製造方法ならびに電子装置
KR100726239B1 (ko) 전자소자 내장형 다층 인쇄회로기판 제조방법
KR20230156646A (ko) 몰디드 인덕터 매립 기판 및 그 제작 방법
TW201307184A (zh) 在晶圓層級封裝中用於高密度電感與重分配的薄膜結構
US20060284290A1 (en) Chip-package structure and fabrication process thereof
KR20100096513A (ko) 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법
JP7058310B2 (ja) 集積パッシブデバイスパッケージ構造及びその製造方法、基板
CN211428121U (zh) 一种低厚度3d堆叠封装结构
JP7336570B2 (ja) 埋め込みパッケージ構造及びその作製方法
JP3061767B2 (ja) テープキャリアとその製造方法
KR20100006898A (ko) 반도체 패키지와, 이의 제조 방법
TWI720735B (zh) 封裝結構及其製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal