CN112584622A - 薄型线路制作方法 - Google Patents

薄型线路制作方法 Download PDF

Info

Publication number
CN112584622A
CN112584622A CN201910923538.2A CN201910923538A CN112584622A CN 112584622 A CN112584622 A CN 112584622A CN 201910923538 A CN201910923538 A CN 201910923538A CN 112584622 A CN112584622 A CN 112584622A
Authority
CN
China
Prior art keywords
photoresist layer
patterned
conductive substrate
layer
patterning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910923538.2A
Other languages
English (en)
Inventor
丁鸿泰
郭肯华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalux Technology Co ltd
Original Assignee
Dalux Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalux Technology Co ltd filed Critical Dalux Technology Co ltd
Priority to CN201910923538.2A priority Critical patent/CN112584622A/zh
Publication of CN112584622A publication Critical patent/CN112584622A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明中薄型线路制作方法主要于一导电基材的上、下表面分别设置一光阻层，于该上表面的光阻层进行图案化，以形成一图案化光阻层，该图案化光阻层具有多个上方窗口，该些上方窗口暴露部分该导电基材；再进行电镀步骤，于暴露该些上方窗口的部分该导电基材上形成一图案化金属层；接着，利用第一移除步骤，移除该下表面的该光阻层；最后，进行图案化步骤，于该下表面图案化该导电基材，以形成一图案化线路层，该图案化线路层具有多个下方窗口，该些下方窗口暴露至少部分该图案化金属层，以完成一线路结构，本发明的制作方法改良有蚀刻制程会产生侧蚀的缺失，亦可大为降低线路厚度达到薄型化。

Description

薄型线路制作方法
技术领域
本发明有关一种降低线路厚度达到薄型小型化的制作方法。
背景技术
按，现今半导体微机电系统包含各种不同的半导体微型结构，例如：不可动的探针、流道、孔穴、线圈结构，或是一些可动的弹簧、连杆、齿轮(刚体运动或是挠性形变)等结构。将上述不同的结构和相关的半导体电路相互整合，即可构成各种不同的半导体应用。故如何藉由制造方法提升微机械结构各种不同的功能，是未来半导体微机电系统的关键指针，也是未来进一步研究晶片时的严峻挑战；若能研发改进习知的技术，未来的发展性实无法预估。
而目前于近场通讯(Near Field Communication，缩写为NFC)或无线充电(又称感应充电、非接触式感应充电)，抑或是光学镜头中防手震模组的应用中，线圈都是不可或缺的重要组件之一，目前普遍所使用的线圈分别有软性线路板(Flexible Printed Circuit，缩写为FPC)及漆包线圈两种型式。
然而，由于软性线路板是使用蚀刻方式制作，主要于一基板上堆叠层状结构，接着蚀刻铜层，利用化学反应的方式移除，由于铜层厚度较厚，当线宽线距缩小时，由于化学药液等向性蚀刻的性质，会发生严重的侧蚀现象，无法有效降低L(线宽)/S(线距)的比值，无法达到小型化。而漆包线圈则是有图形变化上的限制，且同样具有无法薄型化、制程良率低的缺点。
发明内容
有鉴于此，本发明提供一种降低线路厚度达到薄型小型化的制作方法，为其主要目的。
为达上揭目的，本发明的薄型线路制作方法，至少具有下列步骤：提供一导电基材，导电基材具有相对的上、下表面；于导电基材的上、下表面分别设置一光阻层；图案化光阻层步骤，于上表面形成一图案化光阻层，图案化光阻层具有多个上方窗口，多个上方窗口暴露部分导电基材；电镀步骤，于暴露多个上方窗口的部分导电基材上形成一图案化金属层；第一移除步骤，移除下表面的光阻层；以及图案化步骤，于该下表面图案化该导电基材，以形成一图案化线路层。
本发明另提供一种薄型线路制作方法，至少具有下列步骤：提供二个导电基材，二个导电基材分别具有相对的上、下表面；分别于二个导电基材的上、下表面分别设置一光阻层；图案化光阻层步骤，于上表面形成一图案化光阻层，图案化光阻层具有多个上方窗口，多个上方窗口暴露部分导电基材；电镀步骤，于暴露多个上方窗口的部分导电基材上形成一图案化金属层，以形成二个导电基材半成品；以及；黏合步骤，将二个导电基材半成品以其上表面利用一绝缘胶相互黏合。
在一较佳态样中，电镀步骤之后进一步包含下列步骤：第一移除步骤，移除下表面的光阻层；以及图案化骤，于下表面进行图案化，以形成一图案化线路层。
在另一较佳态样中，黏合步骤之后进一步进行一钻孔步骤。
在一较佳态样中，光阻层为负型光阻。
在另一较佳态样中，图案化金属层的高度接近于该图案化光阻层的高度。
在一较佳态样中，导电基材为铜箔基板。
附图说明
图1为本发明中薄型线路制作方法的第一实施例流程步骤示意图。
图2A~图2F为本发明中薄型线路制作方法的第一实施例流程结构示意图。
图3为本发明中薄型线路制作方法的第二实施例流程步骤示意图。
图4A~图4C为本发明中薄型线路制作方法的第二实施例流程结构示意图。
图5为本发明中薄型线路制作方法的第三实施例流程步骤示意图。
图6A~图6F为本发明中薄型线路制作方法的第三实施例流程结构示意图。
图号说明：
步骤S101~S106、S305~S308、S501~S505
导电基材20、40、60
上表面21、61
下表面22、42、62
光阻层23、63
图案化光阻层24、44、64
上方窗口241、641
图案化金属层25、45、65
金属柱251、651
导接垫252
图案化线路层26、46、66
下方窗口261、461
干膜47。
具体实施方式
请参阅图1所示为本发明中薄型线路制作方法的第一实施例流程步骤示意图所示。本发明的薄型线路制作方法至少具有下列步骤。
步骤S101：提供一导电基材，请同时参阅图2A所示，本发明中的导电基材20可以包括铜、铝、金、银、其他适当的金属、其合金或上述的组合，例如可以为铜箔基板，该导电基材20具有相对的上、下表面21、22。
步骤S102：于该导电基材20的该上、下表面21、22分别设置一光阻层23，该光阻层23可涂布覆盖于该导电基材20而成。而该光阻层23可以为正型光阻或是负型光阻亦可以为绿漆，或是液态光阻或干膜光阻等。
步骤S103：图案化光阻层步骤，于该上表面21进行曝光和显影，形成一图案化光阻层24，请同时参阅图2B所示，该图案化光阻层24具有多个上方窗口241，该些上方窗口241暴露部分该导电基材20。
步骤S104：电镀步骤，于该上表面21电镀形成一图案化金属层25，请同时参阅图2C所示，该图案化金属层25具有复数金属柱251填充于暴露该些上方窗口241的部分该导电基材20上，该图案化金属层中复数金属柱251的高度接近于该图案化光阻层24的高度；其中，该图案化金属层25可包括铜、钨、银、锡、镍、钴、铬、钛、铅、金、铋、锑、锌、锆、镁、铟、碲、镓、其他适当的金属材料、其合金或上述的组合，由该图案化金属层25构成线路结构，如图2D所示。其中，可于步骤S104之后进行固烤及裁切步骤，以将该导电基材20裁切成复数个片状结构，而每个片状结构上具有一个线路结构。
步骤S105：第一移除步骤，请同时参阅图2E所示，移除该下表面22的该光阻层23。
步骤S106：图案化步骤，于该下表面22图案化该导电基材20形成一图案化线路层26，请同时参阅图2F所示，该图案化线路层26具有多个下方窗口261，该些下方窗口261暴露至少部分该图案化金属层25的该金属柱251，而暴露于该些下方窗口261的该金属柱251则构成线路结构的导接垫252。导接垫会与外部的软板等进行焊接或连接，而连接到外部的控制电路板。
上述步骤S305第一移除步骤以及步骤S306图案化步骤之间进一步包含：步骤S307以及步骤S308，分别为粗化步骤以及设置干膜步骤，如图3所示。该粗化步骤分别于该图案化光阻层44、该图案化金属层45以及该下表面42进行粗化，以分别形成一粗化表面。而设置干膜步骤则于该些粗化表面上设置一干膜47，如图4A所示，再于该下表面42的干膜47进行图案化步骤(可包含曝光和显影)，以形成复数下方窗口461，该些下方窗口贯穿该下表面42的干膜47以及该导电基材40，如图4B所示，最后再进一步进行第二移除步骤将该些粗化表面上的该干膜47去除，如图4C所示，则完成图案化线路层46。
本发明的制作方法中直接利用导电基材(例如铜箔基板)做为载板，在其表面上利用光阻层做为线路阻隔，于图案化光阻层的窗口中电镀来制作线圈或线路，可使用于近场通讯(Near Field Communication，缩写为NFC)或无线充电(又称感应充电、非接触式感应充电)，抑或是光学镜头中防手震模组等产品中，且利用本发明的制作方法可大为降低线圈或线路厚度达到薄型小型化，亦可降低L(线宽)/S(线距)的比值，达到轻薄短小的产品需求。
请参阅图5所示为本发明中薄型线路制作方法的第三实施例流程步骤示意图所示。本发明第三实施例的薄型线路制作方法至少具有下列步骤。
步骤S501：提供二个导电基材60，该二个导电基材60分别具有相对的上、下表面61、62，请同时参阅图6A所示。
步骤S502：分别于该二个导电基材60的该上、下表面61、62分别设置一光阻层63，该光阻层63为负型液态光阻(例如可以为绿漆)涂布覆盖于该导电基材60而成。
步骤S503：图案化光阻层步骤，于该上表面61进行曝光和显影，形成一图案化光阻层64，请同时参阅图6B所示，该图案化光阻层64具有多个上方窗口641，该些上方窗口641暴露部分该导电基材60。
步骤S504：电镀步骤，于暴露该些上方窗口641的部分该导电基材60上电镀形成一图案化金属层65，以形成二个导电基材半成品60’，请同时参阅图6C所示，该图案化金属层65具有复数金属柱651填充于暴露该些上方窗口641的部分该导电基材60上，该图案化金属层65中复数金属柱651的高度接近于该图案化光阻层64的高度。
步骤S505：黏合步骤，将二个导电基材半成品60’以其上表面61相对且利用一绝缘胶68相互黏合，如图6D所示。
再者，步骤S504的电镀步骤之后进一步包含一第一移除步骤，于黏合步骤后二个导电基材半成品60’下表面62的光阻层63外露，该第一移除步骤则移除该下表面62的该光阻层63，如图6E所示，使导电基材60外露；接着，进行图案化步骤，于该下表面62图案化该导电基材，如图6F所示，以形成一图案化线路层66；另外，该黏合步骤之后进一步进行一钻孔步骤，例如可利用雷射钻孔、干蚀刻或湿蚀刻方式于导电基材形成通孔。

Claims (10)

1.一种薄型线路制作方法，其特征在于，至少具有下列步骤：
提供一导电基材，该导电基材具有相对的上、下表面；
于该导电基材的该上、下表面分别设置一光阻层；
图案化光阻层步骤，于该上表面形成一图案化光阻层，该图案化光阻层具有多个上方窗口，该些上方窗口暴露部分该导电基材；
电镀步骤，于暴露该些上方窗口的部分该导电基材上电镀形成一图案化金属层；
第一移除步骤，移除该下表面的该光阻层；以及
图案化步骤，于该下表面图案化该导电基材，以形成一图案化线路层。
2.如权利要求1所述薄型线路制作方法，其特征在于，该光阻层为负型光阻。
3.如权利要求1或2所述薄型线路制作方法，其特征在于，该图案化金属层的高度接近于该图案化光阻层的高度。
4.如权利要求3所述薄型线路制作方法，其特征在于，该导电基材为铜箔基板。
5.一种薄型线路制作方法，其特征在于，至少具有下列步骤：
提供二个导电基材，该二个导电基材分别具有相对的上、下表面；
分别于该二个导电基材的该上、下表面分别设置一光阻层；
图案化光阻层步骤，于该上表面形成一图案化光阻层，该图案化光阻层具有多个上方窗口，该些上方窗口暴露部分该导电基材；
电镀步骤，于暴露该些上方窗口的部分该导电基材上电镀形成一图案化金属层，以形成二个导电基材半成品；以及
黏合步骤，将二个导电基材半成品以其上表面利用一绝缘层相互黏合。
6. 如权利要求5所述薄型线路制作方法，其特征在于，该电镀步骤之后更包含下列步骤：
第一移除步骤，移除该下表面的该光阻层；以及
图案化步骤，于该下表面图案化该导电基材，以形成一图案化线路层。
7.如权利要求5或6所述薄型线路制作方法，其特征在于，该黏合步骤之后进行一钻孔步骤。
8.如权利要求5或6所述薄型线路制作方法，其特征在于，该光阻层为负型光阻。
9.如权利要求5或6所述薄型线路制作方法，其特征在于，该图案化金属层的高度接近于该图案化光阻层的高度。
10.如权利要求5或6所述薄型线路制作方法，其特征在于，该导电基材为铜箔基板。
CN201910923538.2A 2019-09-27 2019-09-27 薄型线路制作方法 Pending CN112584622A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910923538.2A CN112584622A (zh) 2019-09-27 2019-09-27 薄型线路制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910923538.2A CN112584622A (zh) 2019-09-27 2019-09-27 薄型线路制作方法

Publications (1)

Publication Number Publication Date
CN112584622A true CN112584622A (zh) 2021-03-30

Family

ID=75109836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910923538.2A Pending CN112584622A (zh) 2019-09-27 2019-09-27 薄型线路制作方法

Country Status (1)

Country Link
CN (1) CN112584622A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758443A (ja) * 1993-08-13 1995-03-03 Mitsubishi Cable Ind Ltd 厚肉回路金属基板の製造方法
CN102340933A (zh) * 2010-07-23 2012-02-01 富葵精密组件(深圳)有限公司 电路板的制作方法
CN102811565A (zh) * 2011-06-03 2012-12-05 联能科技（深圳）有限公司 电路板及其制造方法
CN103400778A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先蚀后封无源器件三维系统级金属线路板结构及工艺方法
CN103489796A (zh) * 2012-06-13 2014-01-01 健鼎（无锡）电子有限公司 元件内埋式半导体封装件的制作方法
CN104411106A (zh) * 2014-11-14 2015-03-11 电子科技大学 一种印制电路板精细线路的制作方法
CN109496080A (zh) * 2018-10-08 2019-03-19 江苏长电科技股份有限公司 一种线路板电镀工艺方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758443A (ja) * 1993-08-13 1995-03-03 Mitsubishi Cable Ind Ltd 厚肉回路金属基板の製造方法
CN102340933A (zh) * 2010-07-23 2012-02-01 富葵精密组件(深圳)有限公司 电路板的制作方法
CN102811565A (zh) * 2011-06-03 2012-12-05 联能科技（深圳）有限公司 电路板及其制造方法
CN103489796A (zh) * 2012-06-13 2014-01-01 健鼎（无锡）电子有限公司 元件内埋式半导体封装件的制作方法
CN103400778A (zh) * 2013-08-06 2013-11-20 江苏长电科技股份有限公司 先蚀后封无源器件三维系统级金属线路板结构及工艺方法
CN104411106A (zh) * 2014-11-14 2015-03-11 电子科技大学 一种印制电路板精细线路的制作方法
CN109496080A (zh) * 2018-10-08 2019-03-19 江苏长电科技股份有限公司 一种线路板电镀工艺方法

Similar Documents

Publication Publication Date Title
US7780836B2 (en) Method for fabricating a multilayer wiring board, multilayer wiring board, and electronic device using the same
US7377030B2 (en) Wiring board manufacturing method
US20110154658A1 (en) Circuit substrate and manufacturing method thereof
WO2008112318A2 (en) Fine pitch microcontacts and method for forming thereof
TW200829104A (en) Circuit board and method for manufaturing thereof
EP1861867A1 (en) Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures
US20080230860A1 (en) Integrated cirucit package and method for fabrication thereof
CN111385970B (zh) 电路板结构及其制造方法
JP2009238957A (ja) 基板へのビアの形成方法
US20110123931A1 (en) High-precision ceramic substrate preparation process
KR960002766B1 (ko) 반도체장치용 테이프케리어 및 그 제조방법
US20100236819A1 (en) Printed circuit board and method for making the same
KR100678860B1 (ko) 전극 패턴 형성방법
CN112584622A (zh) 薄型线路制作方法
KR100602912B1 (ko) 도체 패턴의 제조방법
US7267755B2 (en) Method of making a microstructure using a circuit board
KR100516867B1 (ko) 실장 기판, 실장 기판의 제조 방법 및 전자 회로 소자의실장 방법
JP2004103911A (ja) 配線形成方法
TW202113948A (zh) 薄型線路製作方法
TWI728410B (zh) 電路板結構及其製作方法
KR101247303B1 (ko) 인쇄회로기판의 제조방법
CN112291940A (zh) 电路板结构及其制作方法
KR100907721B1 (ko) 회로 기판 및 이의 제조 방법
US9497865B2 (en) Printed circuit board and fabrication method thereof
CN112186103B (zh) 一种电阻结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210330

WD01 Invention patent application deemed withdrawn after publication