CN116207081A - 一种嵌埋同轴电感的基板及其制作方法 - Google Patents

一种嵌埋同轴电感的基板及其制作方法 Download PDF

Info

Publication number
CN116207081A
CN116207081A CN202310096947.6A CN202310096947A CN116207081A CN 116207081 A CN116207081 A CN 116207081A CN 202310096947 A CN202310096947 A CN 202310096947A CN 116207081 A CN116207081 A CN 116207081A
Authority
CN
China
Prior art keywords
layer
insulating layer
copper
circuit
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310096947.6A
Other languages
English (en)
Inventor
陈先明
徐小伟
林文健
黄本霞
黄高
张东锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202310096947.6A priority Critical patent/CN116207081A/zh
Publication of CN116207081A publication Critical patent/CN116207081A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本公开提供一种嵌埋同轴电感的基板及其制作方法。具体地，所述制作方法包括：(a)提供一承载板；其中，所述承载板包括第一金属层；(b)在所述第一金属层上形成第一铜柱；(c)在所述第一金属层上形成第一绝缘层；(d)在所述第一绝缘层上形成第二金属层；(e)蚀刻所述第一开口位置的第一绝缘层，得到围绕所述第一铜柱的第一腔体；(f)在所述第一腔体中填充磁性材料；(g)去除所述承载板和所述第二金属层；(h)在所述第一绝缘层的两面分别压合第二绝缘层和第三绝缘层，形成嵌埋同轴电感的基板。本公开技术方案简化加工流程，可有效减少磁性材料的损失，避免磁性材料特性变化，有助于满足产品性能需求，降低了生产成本。

Description

一种嵌埋同轴电感的基板及其制作方法
技术领域
本公开涉及半导体技术领域，尤其涉及一种嵌埋同轴电感的基板及其制作方法。
背景技术
随着电子技术的日益发展，电子产品的性能要求越来越高，尺寸要求越来越小，越来越薄，从而使电子产品封装基板及封装结构的高密度集成化、小型化是必然趋势；实现电子元器件小型化、嵌埋于基本以及封装基板工艺技术将成为本领域未来发展的重点方向。
发明内容
有鉴于此，本公开的目的在于提出一种嵌埋同轴电感的基板及其制作方法种。
基于上述目的，第一方面，本公开提供了一种嵌埋同轴电感基板的制作方法，包括：
(a)提供一承载板；其中，所述承载板包括第一金属层；
(b)在所述第一金属层上形成第一铜柱；
(c)在所述第一金属层上形成第一绝缘层；所述第一绝缘层包围所述第一铜柱且两者表面齐平；
(d)在所述第一绝缘层上形成第二金属层；其中，所述第二金属层形成有第一开口，以露出所述第一铜柱及其周围的第一绝缘层；
(e)蚀刻所述第一开口位置的第一绝缘层，得到围绕所述第一铜柱的第一腔体；
(f)在所述第一腔体中填充磁性材料；
(g)去除所述承载板和所述第二金属层；
(h)在所述第一绝缘层的两面分别压合第二绝缘层和第三绝缘层，形成嵌埋同轴电感的基板。
在一些实施例中，所述第一金属层包括依次层叠的第一铜层、第二铜层和第一阻挡层；
其中，所述第一铜层和所述第二铜层能够通过物理方式分离；和/或
所述第一阻挡层包括非铜金属层。
在一些实施例中，步骤(b)，具体包括：
在所述第一金属层的表面设置第一光阻层；
对所述第一光阻层进行图案化，形成第二开口；
在所述第二开口的位置处电镀形成所述第一铜柱；
移除所述第一光阻层。
在一些实施例中，步骤(c)，包括：
在所述第一金属层上压合第一绝缘层；
减薄所述第一绝缘层，露出所述第一铜柱的顶面。
在一些实施例中，所述第一绝缘层选自环氧树脂或环氧树脂与无机物填料的混合物。
在一些实施例中，步骤(d)，包括：
在所述第一绝缘层上依次形成第一钛层和第三铜层；
在所述第三铜层上施加第二光阻层，曝光显影所述第二光阻层进行图案化；
以所述第二光阻层为模板，蚀刻所述第一钛层和所述第三铜层，形成所述第一开口；
移除所述第二光阻层。
在一些实施例中，所述磁性材料为油墨型磁性材料；和/或
通过丝印的方式填充所述磁性材料。
在一些实施例中，还包括：
(i)在所述第二绝缘层和所述第三绝缘层上分别形成第一线路层和第二线路层；所述第一线路层和所述第二线路层分别连接所述第一铜柱；
(j)在所述第二绝缘层、所述第一线路层以及所述第三绝缘层、所述第二线路层上分别形成阻焊层；其中，所述阻焊层包括阻焊开窗。
在一些实施例中，还形成阻焊层之前，还包括：
在所述第二绝缘层、第一线路层上形成第四绝缘层，在所述第三绝缘层、第二线路层上形成第五绝缘层；
在所述第四绝缘层和所述第五绝缘层上分别形成第三线路层和第四线路层；其中，所述第三线路层连接所述第一线路层；所述第四线路层连接所述第二线路层。
第二方面，本公开提供一种嵌埋同轴电感的基板，包括：
第一绝缘层，设置有贯所述第一绝缘层的第一铜柱以及包围所述铜柱的磁性结构；
第二绝缘层和第三绝缘层，分别设置于所述第一绝缘层的两侧覆盖所述磁性结构；
第一线路层和第二线路层，分设置于所述第二绝缘层和所述第三绝缘层上，且均连接所述第一铜柱；以及
阻焊层，设置于所述第二绝缘层、所述第一线路层的外侧以及所述第三绝缘层、所述第二线路层的外侧；其中，所述阻焊层包括阻焊开窗。
在一些实施例中，所述第一绝缘层选自环氧树脂或环氧树脂与无机物填料的混合物。
在一些实施例中，还包括：
第四绝缘层，设置在所述第二绝缘层和所述第一线路层上；
第五绝缘层，设置在所述第三绝缘层和所述第二线路层上；
第三线路层和第四线路层，分别设置在所述第四绝缘层和所述第五绝缘层上；其中，所述第三线路层连接所述第一线路层；所述第四线路层连接所述第二线路层。
在一些实施例中，还包括：
贯穿所述第一绝缘层的第二铜柱，所述第二铜柱连接所述第一线路层和所述第二线路层。
从上面所述可以看出，本公开提供的嵌埋同轴电感的基板及其制作方法，通过先制备第一铜柱，在第一铜柱周围形成围绕其的第一腔体，再进行磁性材料填充形成磁体结构，简化加工流程，可有效减少磁性材料的损失，避免磁性材料特性变化，有助于满足产品性能需求，降低了生产成本。
附图说明
为了更清楚地说明本公开或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1(a)～1(j)示出本公开一个实施例的嵌埋同轴电感的基板的制作方法的各步骤中间结构的截面示意图；
图2为本公开一个实施例的嵌埋同轴电感的基板的结构示意图；
图3为本公开另一个实施例的嵌埋同轴电感的基板的结构示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
需要说明的是，除非另外定义，本公开实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
现有技术中，制备同轴电感的方案是：在基板的芯层形成第一通孔,在第一通孔内填充磁性树脂，在磁性树脂中形成第二通孔，电镀覆盖第二通孔的内壁表面。电镀膜包括化学镀膜和电解镀膜。化学镀膜与第二通孔的内壁表面直接接触，再进行第二通孔金属导通制作，完成后再通过树脂塞孔工艺完成基板。这样的技术方案，工艺流程复杂，多次钻孔重复精度差，不能实现精细化布线；多次孔内填充工艺、多次研磨，导致涨缩变化不稳定及机械研磨容易带来变形；此外，在制作过程中，磁材填料损失较多，整个工艺流程较长，生产成本高。
鉴于此，图1(a)～1(j)示出本公开一个实施例的嵌埋同轴电感的基板的制作方法的各步骤中间结构的截面示意图。
所述制作方法包括如下步骤：提供一承载板600—步骤(a)，如图1(a)所示。在一些实施例中，承载板600包括芯板603和第一金属层。
可选地，请参考图1(b)，第一金属层包括第一铜层601、第二铜层602和第一阻挡层101。可选地，第一铜层601和第二铜层602能够通过物理方式分离。可选地，第一阻挡层101的材料是非铜的金属，例如钛、镍等。可选地，第一阻挡层101可以通过溅射金属获得。本领域技术人员能够理解的是，第一阻挡层101的材料是可以单一金属，也可以是多种金属的混合，这里不做具体限定。
接着，在第一金属层上形成第一铜柱300—步骤(b)，如图1(c)和图1(d)所示。
在一些实施例中，步骤(b)具体包括：首先，在第一金属层的表面设置第一光阻层200；这里，第一光阻层200可以是涂敷或压合光阻材料的方式制备得到。接着，对第一光阻层进行图案化，形成第二开口201；本领域技术人员能够理解的，通过曝光显影的方式能够实现图案化。然后，在第二开口201的位置处电镀形成第一铜柱300；最后，请参阅图1(d)，褪去第一光阻层200，得到第一铜柱300。这里，第一铜柱300的数量可以根据需要灵活设定，这里不做具体限定。可选地，采用退膜工艺去除第一光阻层200。可选地，第一铜柱300为实心铜柱。
可选地，同时在第一金属层上形成第二铜柱301、302(如图2、图3所示)。第二铜柱301和第一铜柱300的区别在于，第二铜柱301用于导通两侧线路层，而非形成同轴电感。
可选地，请参阅图2，第二铜柱301为实心铜柱。请参阅图3，第二铜柱302为非实心铜柱，心部用于填充绝缘层材料。
然后，在第一金属层上形成第一绝缘层400；第一绝缘层400包围第一铜柱300且两者表面齐平—步骤(c)，如图1(e)所示。
在一些实施例中，在第一金属层上压合绝缘材料；接着，减薄绝缘材料，露出第一铜柱300的顶面。可选地，绝缘材料选自环氧树脂或环氧树脂与无机物填料的混合物。可选地，通过机械研磨的方式减薄所述绝缘材料。
接着，在第一绝缘层上形成第二金属层500；其中，第二金属层500形成有第一开口503，以露出第一铜柱300及其周围的第一绝缘层400—步骤(d)，如图1(f)所示。这里，第二金属层500作为第一绝缘层的蚀刻阻挡层。
在一些实施例中，步骤(d)包括：
(d1)在第一绝缘层上依次形成第一钛层502和第三铜层501；通过溅射金属钛、铜可以形成对应的第一钛层502和第三铜层501。可选地，第一钛层502可以替换其他非铜金属层，例如镍层，这里不做限定。
(d2)在第三铜层501上施加第二光阻层，曝光显影第二光阻层进行图案化；
(d3)以第二光阻层为模板，蚀刻第三铜层501和第一钛层502，形成第一开口503；
(d4)去除第二光阻层。
然后，蚀刻第一开口位置的第一绝缘层，得到围绕第一铜柱的第一腔体401—步骤(e)，如图1(g)所示。其中，图1(g)中箭头指向结构图为箭头起点虚线框部分的俯视结构图。需要说明的是，通过Plasma方式蚀刻绝缘层或使用绝缘材料蚀刻药水蚀刻绝缘层，形成第一腔体401。
接着，在第一腔体中填充磁性材料，固化形成磁体结构700—步骤(f)，如图1(h)所示。其中，图1(h)中箭头指向结构图为箭头起点虚线框部分的俯视结构图。可选地，磁性材料为油墨型磁性材料。可选地，通过丝印的方式填充磁性材料。
然后，去除承载板600和第二金属层500—步骤(g)，如图1(i)所示。可选地，通过分离第一铜层601和第二铜层602，去除芯板603和第二铜层602。可选地，通过机械研磨去除第一铜层601、第一阻挡层101、第一钛层502、第三铜层501以及表面多余的磁性材料。
接着，在第一绝缘层400的两面分别压合第二绝缘层801和第三绝缘层802，形成嵌埋同轴电感的基板800—步骤(h)，如图1(j)所示。可选地，第二绝缘层801和第三绝缘层802的材料各自独立选择含玻纤PP，有助于增加基板刚性，同时把磁体结构700和第一铜柱300嵌埋于基板内侧。
然后，参考图2所示，在第二绝缘层801和第三绝缘层802上分别形成第一线路层901和第二线路层902；第一线路层901和第二线路层902分别连接第一铜柱300—步骤(i)；
接着，在第二绝缘层801、第一线路层901以及第三绝缘层802、第二线路层902上分别形成阻焊层1001、1002；其中，阻焊层包括阻焊开窗—步骤(j)。
在一些实施例中，参考图3所示，还形成阻焊层之前，还包括：
在第二绝缘层801、第一线路层901上形成第四绝缘层803，在第三绝缘层802、第二线路层902上形成第五绝缘层804；
在第四绝缘层803和第五绝缘层804上分别形成第三线路层903和第四线路层904；其中，第三线路层903连接第一线路层901；第四线路层904连接第二线路层902。
参照图2和图3，示出了本公开实施例提供的一种嵌埋同轴电感的基板的结构示意图。所示基板，包括：
第一绝缘层400，设置有贯第一绝缘层的第一铜柱300以及包围铜柱的磁性结构700；这里，磁性结构700的形状可以根据铜柱的形状变化，不做具体限定。第二绝缘层801和第三绝缘层802，分别设置于第一绝缘层400的两侧覆盖磁性结构700；第一线路层901和第二线路层902，分设置于第二绝缘层801和第三绝缘层802上，且均连接第一铜柱700；以及阻焊层1001、1002，设置于第二绝缘层801、第一线路层901的外侧以及第三绝缘层802、第二线路层902的外侧；其中，阻焊层包括阻焊开窗。利用第二绝缘层801和第三绝缘层802实现同轴电感的基板内嵌埋且保证基板自身的刚性，同时避免第一线路层901、第二线路层902制备过程破坏磁性结构700的结构，保证同轴电感性能的稳定性。
可选地，第一绝缘层400的材料选自环氧树脂或环氧树脂与无机物填料的混合物。
在一些实施例中，如图3所示，还包括：
第四绝缘层803，设置在第二绝缘层801、第一线路层901上；
第五绝缘层804，设置在第三绝缘层802、第二线路层902上；
第三线路层903和第四线路层904，分别设置在第四绝缘层803和第五绝缘层804上；其中，第三线路层903连接第一线路层901；第四线路层904连接第二线路层902。
在一些实施例中，如图2、图3所示，还包括：
贯穿第一绝缘层的第二铜柱301、302，第二铜柱301、302连接第一线路层901和第二线路层902。
可选地，如图2所示，第二铜柱301为实心铜柱。可选地，如图3所示，第二铜柱302为内部填充绝缘材料的铜柱。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本公开的范围(包括权利要求)被限于这些例子；在本公开的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，步骤可以以任意顺序实现，并存在如上所述的本公开实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。
本公开实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。因此，凡在本公开实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (13)

1.一种嵌埋同轴电感的制作方法，其特征在于，包括：
(a)提供一承载板；其中，所述承载板包括第一金属层；
(b)在所述第一金属层上形成第一铜柱；
(c)在所述第一金属层上形成第一绝缘层；所述第一绝缘层包围所述第一铜柱且两者表面齐平；
(d)在所述第一绝缘层上形成第二金属层；其中，所述第二金属层形成有第一开口，以露出所述第一铜柱及其周围的第一绝缘层；
(e)蚀刻所述第一开口位置的第一绝缘层，得到围绕所述第一铜柱的第一腔体；
(f)在所述第一腔体中填充磁性材料；
(g)去除所述承载板和所述第二金属层；
(h)在所述第一绝缘层的两面分别压合第二绝缘层和第三绝缘层，形成嵌埋同轴电感的基板。
2.根据权利要求1所述的制作方法，其特征在于，所述第一金属层包括依次堆叠的第一铜层、第二铜层和第一阻挡层；
其中，所述第一铜层和所述第二铜层能够通过物理方式分离；和/或
所述第一阻挡层包括非铜金属层。
3.根据权利要求1所述的制作方法，其特征在于，步骤(b)，具体包括：
在所述第一金属层的表面设置第一光阻层；
对所述第一光阻层进行图案化，形成第二开口；
在所述第二开口的位置处电镀形成所述第一铜柱；
移除所述第一光阻层。
4.根据权利要求1所述的制作方法，其特征在于，步骤(c)，包括：
在所述第一金属层上压合所述第一绝缘层；
减薄所述第一绝缘层，露出所述第一铜柱的顶面。
5.根据权利要求4所述的制作方法，其特征在于，所述第一绝缘层选自环氧树脂或环氧树脂与无机物填料的混合物。
6.根据权利要求1所述的制作方法，其特征在于，步骤(d)，包括：
在所述第一绝缘层上依次形成第一钛层和第三铜层；
在所述第三铜层上施加第二光阻层，曝光显影所述第二光阻层进行图案化；
以所述第二光阻层为模板，蚀刻所述第一钛层和所述第三铜层，形成所述第一开口；
移除所述第二光阻层。
7.根据权利要求1所述的制作方法，其特征在于，所述磁性材料为油墨型磁性材料；和/或
通过丝印的方式填充所述磁性材料。
8.根据权利要求1所述的制作方法，其特征在于，还包括：
(i)在所述第二绝缘层和所述第三绝缘层上分别形成第一线路层和第二线路层；所述第一线路层和所述第二线路层分别连接所述第一铜柱；
(j)在所述第二绝缘层、所述第一线路层以及所述第三绝缘层、所述第二线路层上分别形成阻焊层；其中，所述阻焊层包括阻焊开窗。
9.根据权利要求8所述的制作方法，其特征在于，还形成阻焊层之前，还包括：
在所述第二绝缘层、第一线路层上形成第四绝缘层，在所述第三绝缘层、第二线路层上形成第五绝缘层；
在所述第四绝缘层和所述第五绝缘层上分别形成第三线路层和第四线路层；其中，所述第三线路层连接所述第一线路层；所述第四线路层连接所述第二线路层。
10.一种嵌埋同轴电感的基板，其特征在于，包括：
第一绝缘层，设置有贯所述第一绝缘层的第一铜柱以及包围所述铜柱的磁性结构；
第二绝缘层和第三绝缘层，分别设置于所述第一绝缘层的两侧覆盖所述磁性结构；
第一线路层和第二线路层，分设置于所述第二绝缘层和所述第三绝缘层上，且均连接所述第一铜柱；以及
阻焊层，设置于所述第二绝缘层、所述第一线路层的外侧以及所述第三绝缘层、所述第二线路层的外侧；其中，所述阻焊层包括阻焊开窗。
11.根据权利要求10所述的基板，其特征在于，所述第一绝缘层选自环氧树脂或环氧树脂与无机物填料的混合物。
12.根据权利要求10所述的基板，其特征在于，还包括：
第四绝缘层，设置在所述第二绝缘层、所述第一线路层上；
第五绝缘层，设置在所述第三绝缘层、所述第二线路层上；
第三线路层和第四线路层，分别设置在所述第四绝缘层和所述第五绝缘层上；其中，所述第三线路层连接所述第一线路层；所述第四线路层连接所述第二线路层。
13.根据权利要求10所述的基板，其特征在于，还包括：
贯穿所述第一绝缘层的第二铜柱，所述第二铜柱连接所述第一线路层和所述第二线路层。
CN202310096947.6A 2023-02-07 2023-02-07 一种嵌埋同轴电感的基板及其制作方法 Pending CN116207081A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310096947.6A CN116207081A (zh) 2023-02-07 2023-02-07 一种嵌埋同轴电感的基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310096947.6A CN116207081A (zh) 2023-02-07 2023-02-07 一种嵌埋同轴电感的基板及其制作方法

Publications (1)

Publication Number Publication Date
CN116207081A true CN116207081A (zh) 2023-06-02

Family

ID=86512248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310096947.6A Pending CN116207081A (zh) 2023-02-07 2023-02-07 一种嵌埋同轴电感的基板及其制作方法

Country Status (1)

Country Link
CN (1) CN116207081A (zh)

Similar Documents

Publication Publication Date Title
US8277668B2 (en) Methods of preparing printed circuit boards and packaging substrates of integrated circuit
US6977348B2 (en) High density laminated substrate structure and manufacture method thereof
US9603263B2 (en) Manufacturing method of circuit substrate
US20180197672A1 (en) Inductor and method for manufacturing the same
US9824977B2 (en) Semiconductor packages and methods of forming the same
JP2016048795A (ja) 導体構造要素及び導体構造要素を製造するための方法
KR102601066B1 (ko) 집적 인덕터의 임베디드 지지 프레임, 기판 및 그 제조 방법
KR20180036871A (ko) 균일한 두께의 솔더레지스트 패턴층을 구비하는 인쇄회로기판의 제조 방법
JP7405938B2 (ja) 埋め込みインダクタンス構造及びその製造方法
KR102052807B1 (ko) 인덕터 및 이의 제작 방법
US9744624B2 (en) Method for manufacturing circuit board
KR100726239B1 (ko) 전자소자 내장형 다층 인쇄회로기판 제조방법
CN116207081A (zh) 一种嵌埋同轴电感的基板及其制作方法
CN108172561B (zh) 承载基板与其封装结构，及半导体封装元件的制作方法
CN113314425B (zh) 具有导通柱和内埋线路的基板及其制作方法
KR20230087367A (ko) 다중 소자 분층 임베디드 패키지 구조 및 이의 제조 방법
KR101912284B1 (ko) 인덕터 제조방법 및 인덕터
KR20230073084A (ko) 양면 상호 연결 임베디드 칩 패키지 구조 및 이의 제조 방법
KR20100096513A (ko) 반도체 칩을 내장하는 반도체 패키지와, 이를 제조하는 방법
JP2002290048A (ja) 多層回路基板におけるビア形成方法
TWI833387B (zh) 具有濾波功能的導通基板、載板佈線結構及其製作方法
CN114269065B (zh) 内埋导电线路的线路板及其制作方法
US20230282490A1 (en) Carrier plate for preparing package substrate, package substrate structure and manufacturing method thereof
CN110035599B (zh) 电路板结构及其制造方法
US20240063055A1 (en) Manufacturing method for device embedded packaging structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination