TWI833387B - 具有濾波功能的導通基板、載板佈線結構及其製作方法 - Google Patents

具有濾波功能的導通基板、載板佈線結構及其製作方法 Download PDF

Info

Publication number
TWI833387B
TWI833387B TW111138871A TW111138871A TWI833387B TW I833387 B TWI833387 B TW I833387B TW 111138871 A TW111138871 A TW 111138871A TW 111138871 A TW111138871 A TW 111138871A TW I833387 B TWI833387 B TW I833387B
Authority
TW
Taiwan
Prior art keywords
layer
pillar
build
circuit
conductive
Prior art date
Application number
TW111138871A
Other languages
English (en)
Other versions
TW202339569A (zh
Inventor
陳先明
徐小偉
黃高
黃本霞
Original Assignee
大陸商珠海越亞半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商珠海越亞半導體股份有限公司 filed Critical 大陸商珠海越亞半導體股份有限公司
Publication of TW202339569A publication Critical patent/TW202339569A/zh
Application granted granted Critical
Publication of TWI833387B publication Critical patent/TWI833387B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/143—Treating holes before another process, e.g. coating holes before coating the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1446—Treatment after insertion of lead into hole, e.g. bending, cutting, caulking or curing of adhesive but excluding soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本申請公開了一種具有濾波功能的導通基板的製作方法，包括準備核心層並在核心層內形成第一導通孔和第二導通孔，在第一導通孔內壁上及核心層表面上形成犧牲銅層並在第二導通孔內壁上形成金屬層，在第一導通孔內形成金屬柱，在核心層下表面上形成覆蓋金屬柱底端的下絕緣層並在第二導通孔內形成下絕緣柱，在第一導通孔內壁和金屬柱之間形成沿軸向包裹金屬柱的磁體得到第一導通柱，在核心層上表面上形成覆蓋金屬柱頂端的上絕緣層並在第二導通孔內形成上絕緣柱，得到第二導通柱，去除上絕緣層、下絕緣層以及殘留的犧牲銅柱層，並分別磨平第一導通柱和第二導通柱的端部，即得。還提供了一種具有濾波功能的導通基板、載板佈線結構及其製作方法。

Description

具有濾波功能的導通基板、載板佈線結構及其製作方法
本說明書實施例涉及半導體封裝領域，具體涉及具有濾波功能的導通基板、載板佈線結構及其製作方法。
隨著電子技術迅速發展，各種電子產品尺寸在不斷減小，工作頻率也在不斷提升，帶電感器件尺寸也不斷小型化，集成度越來越高。雖然實現嵌埋方式獲得了廣泛應用，但是，現有帶磁體佈線的製作方式工藝複雜，生產週期長，品質良率低，生產成本高；磁體形成的工藝複雜，導致帶磁體的佈線密度低，無法滿足高集成、小型化、高密度佈線的需求。
本發明的實施方案涉及提供一種具有濾波功能的導通基板、載板佈線結構及其製作方法。
本發明第一方面涉及一種具有濾波功能的導通基板的製作方法，包括如下步驟：
(a)準備核心層，並在所述核心層內形成分別沿高度方向貫穿所述核心層的至少一個第一導通孔和至少一個第二導通孔；
(b)在所述至少一個第一導通孔的內壁上及所述核心層的表面上分別形成犧牲銅層，在所述至少一個第二導通孔的內壁上形成金屬層； (c)在所述至少一個第一導通孔內形成金屬柱；(d)蝕刻所述核心層下表面上的部分犧牲銅層暴露所述金屬柱的底端，在所述核心層下表面上形成覆蓋所述金屬柱的底端的下絕緣層，並在所述至少一個第二導通孔內形成下絕緣柱；(e)蝕刻所述核心層上表面上的部分犧牲銅層以及所述至少一個第一導通孔的內壁上的犧牲銅層，在所述至少一個第一導通孔的內壁和所述金屬柱之間形成沿軸向包裹所述金屬柱的磁體，得到第一導通柱層；(f)繼續蝕刻所述核心層上表面上的部分犧性銅層，在所述核心層的上表面上形成形成覆蓋所述金屬柱的頂端的上絕緣層，並在所述至少一個第二導通孔內形成上絕緣柱，所述上絕緣柱和所述下絕緣柱共同形成填充第二導通孔的的絕緣柱，得到第二導通柱層；(g)去除所述上絕緣層、所述下絕緣層以及所述核心層上下表面殘留的犧牲銅層，並分別磨平所述第一導通柱層和所述第二導通柱層的端部，以使所述第一導通柱層的端部和所示第二導通柱層的端部分別與所述核心層平齊，得到具有濾波功能的導通基板。
在一些實施方案中，步驟(d)包括：(d1)在所述核心層的上下表面上分別施加第一光阻層和第二光阻層，曝光顯影所述第二光阻層形成第二特徵圖案；(d2)在所述第二特徵圖案中蝕刻暴露的所述核心層下表面上的部分犧牲銅層，暴露所述金屬柱的底端；(d3)移除所述第一光阻層和所述第二光阻層； (d4)在所述核心層的下表面上層壓絕緣材料，形成覆蓋所述金屬柱的底端的下絕緣層，並在所述至少一個第二導通孔內形成下絕緣柱。
在一些實施方案中，步驟(e)包括：
(e1)在所述核心層的上表面上施加第三光阻層，曝光顯影所述第三光阻層形成暴露所述至少一個第一導通孔的頂端的第三特徵圖案；
(e2)在所述第三特徵圖案中蝕刻所述至少一個第一導通孔的內壁上的犧牲銅層；
(e3)移除所述第三光阻層；
(e4)在所述至少一個第一導通孔的內壁和所述金屬柱之間形成沿軸向包裹所述金屬柱的磁體；
(e5)磨平所述磁體和所述金屬柱，得到第一導通柱層。
在一些實施方案中，步驟(e4)包括通過絲印的方式在所述至少一個第一導通孔的內壁和所述金屬柱之間形成沿軸向包裹所述金屬柱的磁體。
在一些實施方案中，步驟(f)包括：
(f1)在所述核心層的上下表面上分別施加第四光阻層，曝光顯影所述第四光阻層形成第四特徵圖案；
(f2)在所述第四特徵圖案中蝕刻暴露的所述核心層上表面上的部分犧牲銅層；
(f3)移除所述第四光阻層；
(f4)在所述核心層的上表面上層壓絕緣材料，形成覆蓋所述金屬柱的頂端的上絕緣層，並在所述至少一個第二導通孔內形成上絕緣柱，所述上絕緣柱和所述下絕緣柱共同形成填充第二導通孔的絕緣柱，得到第二導通柱層。
本發明的第二方面涉及一種載板佈線結構的製作方法，包括如下步驟：
(a)採用本發明的第一方面所述的具有濾波功能的導通基板的製作方法製備具有濾波功能的導通基板；
(b)在所述導通基板的上下表面上分別形成第一線路層和第二線路層，所述第一線路層和所述第二線路層通過所述第一導通柱層或所述第二導通柱層導通連接。
在一些實施方案中，還包括：
(c)承接步驟(b)，在所述第一線路層和所述第二線路層上分別形成第一增層和第二增層，在所述第一增層和所述第二增層內分別形成第一銅柱層和第二銅柱層，並分別在所述第一增層和所述第二增層的表面上形成第三線路層和第四線路層，所述第一線路層和所述第三線路層通過所述第一銅柱層導通連接，所述第二線路層和所述第四線路層通過所述第二銅柱層導通連接；
(j)在所述第三線路層和所述第四線路層上分別形成第三增層和第四增層，在所述第三增層和所述第四增層內分別形成第三銅柱層和第四銅柱層，並分別在所述第三增層和所述第四增層的表面上形成第五線路層和第六線路層，所述第三線路層和所述第五線路層通過所述第三銅 柱層導通連接，所述第四線路層和所述第六線路層通過所述第四銅柱層導通連接。
本發明的第三方面涉及一種具有濾波功能的導通基板，其採用本發明的第一方面所述的具有濾波功能的導通基板的製作方法製備。
在一些實施方案中，包括核心層、分別沿高度方向貫穿所述核心層的第一導通柱層和第二導通柱層，所述第一導通柱層內的導通柱包括金屬柱和沿軸向包裹所述金屬柱的磁體，所述第二導通柱層內的導通柱包括絕緣柱和沿軸向包裹所述絕緣柱的金屬層，其中所述第一導通柱層具有濾波功能。
在一些實施方案中，所述第一導通柱層的端部與所述核心層平齊或高出所述核心層，所述第二導通柱層的端部與所述核心層平齊或高出所述核心層。
在一些實施方案中，所述絕緣柱選自純樹脂或含玻纖的樹脂。
在一些實施方案中，所述核心層包括聚醯亞胺、環氧樹脂、雙馬來醯亞胺/三嗪樹脂、聚苯醚、聚丙烯酸酯、半固化片、膜狀有機樹脂或它們的組合。
在一些實施方案中，所述金屬柱包括可抗蝕刻的且具有低電阻率和高導熱特性的混合金屬。
本發明的第四方面提供一種載板佈線結構，包括本發明的第一方面所述的具有濾波功能的導通基板。
在一些實施方案中，還包括在所述導通基板的第一側的第一 線路層、在所述導通基板的第二側的第二線路層，所述第一線路層和所述第二線路層通過所述第一導通柱層或所述第二導通柱層導通連接。
在一些實施方案中，還包括在所述第一線路層上的第一增層、在所述第一增層內的第一銅柱層、在所述第一增層表面上的第三線路層、在所述第三線路層上的第三增層、在所述第三增層內的第三銅柱層、在所述第三增層上的第五線路層，所述第一線路層和所述第三線路層通過所述第一銅柱層導通連接，所述第三線路層和所述第五線路層通過所述第三銅柱層導通連接。
在一些實施方案中，還包括在所述第二線路層上的第二增層、在所述第二增層內的第二銅柱層、在所述第二增層表面上的第四線路層、在所述第四線路層上的第四增層、在所述第四增層內的第四銅柱層、在所述第四增層上的第六線路層，所述第二線路層和所述第四線路層通過所述第二銅柱層導通連接，所述第四線路層和所述第六線路層通過所述第四銅柱層導通連接。
從上面所述可以看出，本發明提供的具有濾波功能的導通基板、載板佈線結構及其製作方法，進行磁體內部佈線時無需增加絕緣層，在金屬柱周圍直接形成磁腔，增加帶磁體佈線的密度，滿足高集成化、小型化、微型化發展趨勢；使用低電阻率、高導熱混合金屬材料製作磁體內金屬柱，降低導通柱阻值，能夠快速把磁體內熱導出，提升埋磁產品的可靠性；具有濾波功能的導通基板的製作方法縮短了帶磁基板的製作流程，簡化了生產工藝，提升了生產良率，降低了生產成本。
100:導通基板
101:核心層
1012:第二導通孔
1013:犧牲銅層
1014:金屬層
1015:金屬柱
1016:第一光阻層
1017:第二光阻層
1018:第三光阻層
1019:磁體
1021a:上絕緣層
1021b:下絕緣層
1022:絕緣柱
1022a:上絕緣柱
1022b:下絕緣柱
200:載板佈線結構
201:第一增層
2011:第一線路層
2012:第一銅柱層
301:第二增層
3011:第二線路層
3012:第二銅柱層
401:第三增層
4011:第三線路層
4012:第三銅柱層
4013:第五線路層
501:第四增層
5011:第四線路層
5012:第四銅柱層
5013:第六線路層
601:第一阻焊層
6011:第一阻焊開窗
701:第二阻焊層
7011:第二阻焊開窗
為了更好地理解本發明並示出本發明的實施方式，以下純粹以舉例的方式參照附圖。
具體參照附圖時，必須強調的是特定的圖示是示例性的並且目的僅在於說明性地討論本發明的優選實施方案，並且基於提供被認為是對於本發明的原理和概念方面的描述最有用和最易於理解的圖示的原因而被呈現。就此而言，沒有試圖將本發明的結構細節以超出對本發明基本理解所必須的詳細程度來圖示；參照附圖的說明使本領域技術人員認識到本發明的幾種形式可如何實際體現出來。在附圖中：
圖1為本發明一個實施例的具有濾波功能的導通基板100的截面示意圖；
圖2為本發明一個實施例的載板佈線結構200的截面示意圖；
圖3(a)~3(m)示出本發明一個實施方案的載板佈線結構200的製造方法的各步驟中間結構的截面示意圖。
隨著電子技術迅速發展，各種電子產品的尺寸在不斷地減小，工作頻率也在不斷提升，對帶電感器件尺寸也不斷小型化，集成度越來越高。
現有技術中採用嵌埋方式實現帶磁體佈線的製作，例如，在基板上根據需求使用機械鑽孔、機械鑼及鐳射切割的方式製作開孔，使用填塞的方式把磁性材料填充在基板開口處，固化後使用機械研磨的方式去除表面突出或附著的多餘載體；形成需要的磁體，在磁體上使用機械鑽孔或鐳射等加工方式形成第一通孔，使用填塞的方式把絕緣材料填充到第一 通孔內，使用同樣的方式處理研磨去掉表面突起或表面附著的多餘絕緣體，繼續製作第二通孔，對第二通孔進行電鍍，形成磁體內部導體，再進行第二通孔絕緣體填充製作。
但是，現有技術中在基板完成帶磁體佈線的過程複雜：填充磁體製作基板開口，在磁體內製作通孔填充絕緣層，在絕緣體內製作導體，再次進行絕緣體填充，多次形成通孔，對位精度較大，無法實現密集佈線，工藝複雜生產週期長，生產成本高。並且，在帶磁體佈線基板製作中多次研磨，增加基板漲縮和變形，直接影響基板品質良率，增加產能壓力，生產成本高。
為了解決該問題本發明提供了一種具有濾波功能的導通基板的製作方法，包括準備核心層並在核心層內形成至少一個第一導通孔和至少一個第二導通孔，在第一導通孔的內壁上及核心層的表面上形成犧牲銅層並在第二導通孔的內壁上形成金屬層，在第一導通孔內形成金屬柱，在核心層下表面上形成覆蓋金屬柱的底端的下絕緣層並在第二導通孔內形成下絕緣柱，在第一導通孔的內壁和金屬柱之間形成沿軸向包裹金屬柱的磁體得到第一導通柱，在核心層的上表面形成覆蓋金屬柱的頂端的上絕緣層並在第二導通孔內形成上絕緣柱，上絕緣柱和下絕緣柱共同形成填充第二導通孔的絕緣柱，得到第二導通柱，去除上絕緣層、下絕緣層以及殘留的犧牲銅層，並分別磨平第一導通柱和第二導通柱的端部，即得。
本發明進行磁體內部佈線時無需增加絕緣層，在導通柱周圍直接形成磁腔，增加帶磁體佈線的密度，滿足高集成化、小型化、微型化發展趨勢；使用低電阻率、高導熱混合金屬材料製作磁體內導通柱，降低 導通柱阻值，能夠快速把磁體內熱導出，提升埋磁產品的可靠性；具有濾波功能的導通基板的製作方法縮短了帶磁基板的製作流程，簡化了生產工藝，提升了生產良率，降低了生產成本。
參照圖1，示出具有濾波功能的導通基板100的截面示意圖。導通基板100包括核心層101，通常，核心層101可以包括聚醯亞胺、環氧樹脂、雙馬來醯亞胺/三嗪樹脂、聚苯醚、聚丙烯酸酯、半固化片、膜狀有機樹脂或它們的組合。
核心層101內設置有分別沿高度方向貫穿核心層的第一導通柱層和第二導通柱層第一導通柱層內的導通柱包括金屬柱1015和沿軸向包裹金屬柱1015的磁體1019，第一導通柱具有濾波功能。
金屬柱1015可以包括可抗蝕刻的且具有低電阻率和高導熱特性的混合金屬；例如，銀混合物或金混合物，具體不做限定。
通常，第一導通柱層可以包括多個導通柱，其截面尺寸可以相同，也可以不同，其截面形狀可以相同，也可以不同。優選，第一導通柱層截面形狀均為圓形，上下尺寸均勻，對於濾波更具優勢，並利用將磁體內熱導出，提升埋磁產品的可靠性。
第一導通柱層的端部可以與核心層101平齊，也可以高出核心層101；優選，第一導通柱層的端部與核心層101平齊。
第二導通柱層內的導通柱包括絕緣柱1022和沿軸向包裹絕緣柱1022的金屬層1014；其中，絕緣柱可以選自純樹脂，也可以選自含有玻纖的樹脂。
通常，第二導通柱層也可以包括多個導通柱，其截面尺寸可 以相同，也可以不同，其截面形狀可以相同，也可以不同。優選，第二導通柱層截面形狀均為圓形，且上下尺寸均勻，對於信號傳輸穩定更具優勢。
第二導通柱層的端部可以與核心層平齊，也可以高出核心層；優選，第二導通柱層的端部與核心層平齊。
參照圖2，示出載板佈線結構200的截面示意圖。載板佈線結構200包括如圖1所示的具有濾波功能的導通基板100，還包括在導通基板100的第一側的第一線路層2011、在導通基板100的第二側的第二線路層3011，第一線路層2011和第二線路層3011通過第一導通柱層或第二導通柱層導通連接。
在第一線路層2011上設置有第一增層201，在第一增層201內設置有第一銅柱層2012，在第一增層201表面上設置有第三線路層4011，第一線路層2011和第三線路層4011通過第一銅柱層2012導通連接。
在第三線路層4011上設置有第三增層401，在第三增層401內設置有第三銅柱層4012，在第三增層401表面上設置有第五線路層4013，第三線路層4011和第五線路層4013通過第三銅柱層4012導通連接。
在第二線路層3011上設置有第二增層301，在第二增層301內設置有第二銅柱層3012，在第二增層301表面上設置有第四線路層5011，第二線路層3011和第四線路層5011通過第二銅柱層3012導通連接。
在第四線路層5011上設置有第四增層501，在第四增層501內設置有第四銅柱層5012，在第四增層501表面上設置有第六線路層5013，第四線路層5011和第六線路層5013通過第四銅柱層5012導通連接。
在第五線路層4013外設置有第一阻焊層601，在第一阻焊層 601內設置有第一阻焊開窗6011，在第六線路層5013外設置有第二阻焊層701，在第二阻焊層701內設置有第二阻焊開窗7011。
參照圖3(a)~3(m)，示出本發明一個實施方案的載板佈線結構200的製作方法的各個步驟的中間結構的截面示意圖。
所述製作方法包括如下步驟：準備核心層101，並在核心層101內形成分別沿高度方向貫穿核心層101的至少一個第一導通孔1011和至少一個第二導通孔1012-步驟(a)，如圖3(a)所示。
通常，核心層101可以是雙面覆銅的核心板，也可以是雙面不含銅的核心板。
核心層101可以包括聚醯亞胺、環氧樹脂、雙馬來醯亞胺/三嗪樹脂、聚苯醚、聚丙烯酸酯、半固化片、膜狀有機樹脂或它們的組合。
本實施方案提及的核心層可以是雙面覆銅的核心板，也可以是雙面不含銅的核心板，可以根據需要進行選擇。後續流程僅以雙面不含銅的核心板進行演示，但是並不限定該方法僅適用於雙面不含銅的核心板。
接著，在第一導通孔1011的內壁上及核心層101的表面上分別形成犧牲銅層1013，在第二導通孔的1012的內壁上形成金屬層1014-步驟(b)，如圖3(b)所示。
通常，可以採用化學鍍或濺射的方式分別在第一導通孔1011的內壁上、核心層101的表面上以及第二導通孔1012的內壁上形成金屬種子層，然後在金屬種子層上分別電鍍至所需要的的銅厚，得到犧牲銅層1013和金屬層1014。
然後，在第一導通孔1011內形成金屬柱1015-步驟(c)，如 圖3(c)所示。
通常，可以選擇能夠抗蝕刻且具有低電阻率、高導熱特性的混合金屬材料製作金屬柱1015；混合金屬材料可以為銀混合物或金混合物等，具體不做限定。
本實施方案中，使用低電阻率、高導熱混合金屬材料製作磁體內金屬柱，降低金屬柱阻值，能夠快速把磁體內熱導出，提升埋磁產品的可靠性。
本實施方案中可以首先使用絲印的方式在第一導通孔1011內形成金屬柱1015，然後固化，最後機械磨板以使金屬柱1015的端部與核心層101平齊。
接著，在核心層101的上下表面上分別施加第一光阻層1016和第二光阻層1017，曝光顯影第二光阻層1017形成第二特徵圖案，在第二特徵圖案中蝕刻暴露的核心層101下表面上的部分犧牲銅層，以暴露金屬柱1015的底端-步驟(d)，如圖3(d)所示。
通常，可以通過貼膜或塗覆的方式施加光阻層。
然後，移除第一光阻層1016和第二光阻層1017，在核心層101的下表面上層壓絕緣材料，形成覆蓋金屬柱1015的底端的下絕緣層1021b，並在第二導通孔1012內形成下絕緣柱1022b-步驟(e)，如圖3(e)所示。
通常，絕緣材料可以選自純樹脂，也可以選自含玻纖的樹脂，根據需要進行選擇。
可選地，可以通過塗覆或壓合的方式層壓絕緣材料。
接著，在核心層101的上表面上施加第三光阻層1018，曝光 顯影第三光阻層1018形成暴露第一導通孔1011的頂端的第三特徵圖案，在第三特徵圖案中蝕刻第一導通孔1011的內壁上的犧牲銅層-步驟(f)，如圖3(f)所示。
然後，移除第三光阻層1018，在第一導通孔1011的內壁和金屬柱1015之間形成沿軸向包裹金屬柱1015的磁體1019-步驟(g)，如圖3(g)所示。
通常，可以通過絲印的方式形成磁體1019。
本實施方案中，磁體內部佈線無需增加絕緣層，在金屬柱周圍直接形成磁腔，增加帶磁體佈線的密度，滿足高集成化、小型化、微型化發展趨勢。
接著，磨平磁體1019和金屬柱1015，得到第一導通柱層-步驟(h)，如圖3(h)所示。通常，第一導通柱層的頂端可以與犧牲銅層1013平齊。
然後，在核心層101的上下表面上分別施加第四光阻層，曝光顯影所述第四光阻層形成第四特徵圖案，在第四特徵圖案中蝕刻暴露的核心層101上表面上的部分犧牲銅層，移除第四光阻層，在核心層101的上表面上層壓絕緣材料，形成覆蓋金屬柱1015的頂端的上絕緣層1021a，並在第二導通孔1012內形成上絕緣柱，上絕緣柱1022a和下絕緣柱1022b共同形成填充第二導通孔1012的絕緣柱1022，金屬層1014和絕緣柱1022共同形成第二導通柱層-步驟(i)，如圖3(i)所示。
接著，去除上絕緣層1021a、下絕緣層1021b以及核心層101上下表面殘留的犧牲銅柱層，並分別磨平第一導通柱層和第二導通柱層的 端部，第一導通柱層的端部和第二導通柱層的端部分別與核心層101平齊，得到具有濾波功能的導通基板100一步驟(j)，如圖3(j)所示。
通常，可以通過機械磨板，去除上絕緣層1021a、下絕緣層1021b以及核心層101上下表面殘留的犧牲銅層。
本實施方案中製備導通基板時，縮短了帶磁基板的製作流程，簡化了生產工藝，提升了生產良率，降低了生產成本。
然後，在導通基板100的上下表面上分別形成第一線路層2011和第二線路層3011，第一線路層2011和第二線路層3011通過第一導通柱層或第二導通柱層導通連接，得到具有濾波功能的載板佈線結構一步驟(k)，如圖3(k)所示。
通常，可以通過如下步驟製備：在導通基板100的上下表面上分別形成第一金屬種子層和第二金屬種子層；在第一金屬種子層和第二金屬種子層上分別施加第五光阻層和第六光阻層，曝光顯影形成第五特徵圖案和第六特徵圖案；在第五特徵圖案和第六特徵圖案中分別電鍍形成第一線路層2011和第二線路層3011；移除第五光阻層和第六光阻層，並蝕刻暴露的第一金屬種子層和第二金屬種子層。
接著，在第一線路層2011和第二線路層3011上分別形成第一增層201和第二增層301，在第一增層201內和第二增層301內分別形成第一銅柱層2012和第二銅柱層3012，並分別在第一增層201和第二增層301的表面上 形成第三線路層4011和第四線路層5011，第一線路層2011和第三線路層4011通過第一銅柱層2012導通連接，第二線路層3011和第四線路層5011通過第二銅柱層3012導通連接-步驟(l)，如圖3(l)所示。
通常，可以通過在增層內鐳射打孔→在增層表面及孔的側壁和底部製作種子層→種子層上施加光阻層→曝光顯影形成特徵圖案→在特徵圖案中電鍍形成線路層和銅柱層→移除光阻層並蝕刻暴露的種子層的過程，製備增層、位於增層內的銅柱層以及位於增層表面的線路層。
最後，在第三線路層4011和第四線路層5011上分別形成第三增層401和第四增層501，在第三增層401內和第四增層501分別形成第三銅柱層4012和第四銅柱層5012，並分別在第三增層401和第四增層501的表面上形成第五線路層4013和第六線路層5013，第三線路層4011和第五線路層4013通過第三銅柱層4012導通連接，第四線路層5011和第六線路層5013通過第四銅柱層5012導通連接，在第三增層401外形成第一阻焊層601並在第一阻焊層601內形成第一阻焊開窗6011，在第四增層501外形成第二阻焊層701並在第二阻焊層701內形成第二阻焊開窗7011，得到載板佈線結構200-步驟(m)，如圖3(m)所示。
本領域技術人員將會認識到，本發明不限於上下文中具體圖示和描述的內容。而且，本發明的範圍由所附權利要求限定，包括上文所述的各個技術特徵的組合和子組合以及其變化和改進，本領域技術人員在閱讀前述說明後將會預見到這樣的組合、變化和改進。
在權利要求書中，術語“包括”及其變體例如“包含”、“含有”等是指所列舉的組件被包括在內，但一般不排除其他組件。
100:導通基板
101:核心層
1014:金屬層
1015:金屬柱
1019:磁體
1022:絕緣柱

Claims (17)

  1. 一種具有濾波功能的導通基板的製作方法，包括如下步驟：(a)準備核心層，並在所述核心層內形成分別沿高度方向貫穿所述核心層的至少一個第一導通孔和至少一個第二導通孔；(b)在所述至少一個第一導通孔的內壁上及所述核心層的表面上分別形成犧牲銅層，在所述至少一個第二導通孔的內壁上形成金屬層；(c)在所述至少一個第一導通孔內形成金屬柱；(d)蝕刻所述核心層下表面上的部分犧牲銅層暴露所述金屬柱的底端，在所述核心層下表面上形成覆蓋所述金屬柱的底端的下絕緣層，並在所述至少一個第二導通孔內形成下絕緣柱；(e)蝕刻所述核心層上表面上的部分犧牲銅層以及所述至少一個第一導通孔的內壁上的犧牲銅層，在所述至少一個第一導通孔的內壁和所述金屬柱之間形成沿軸向包裹所述金屬柱的磁體，得到第一導通柱層；(f)繼續蝕刻所述核心層上表面上的部分犧牲銅層，在所述核心層的上表面上形成形成覆蓋所述金屬柱的頂端的上絕緣層，並在所述至少一個第二導通孔內形成上絕緣柱，所述上絕緣柱和所述下絕緣柱共同形成填充第二導通孔的的絕緣柱，得到第二導通柱層；(g)去除所述上絕緣層、所述下絕緣層以及所述核心層上下表面殘留的犧牲銅柱層，並分別研磨所述第一導通柱層和所述第二導通柱層的端部，以使所述第一導通柱層的端部和所示第二導通柱層的端部分別與所述核心層平齊，得到具有濾波功能的導通基板。
  2. 如請求項1所述的製作方法，其中步驟(d)包括：(d1)在所述核心層的上下表面上分別施加第一光阻層和第二光阻層，曝光顯影所述第二光阻層形成第二特徵圖案； (d2)在所述第二特徵圖案中蝕刻暴露的所述核心層下表面上的部分犧牲銅層，暴露所述金屬柱的底端；(d3)移除所述第一光阻層和所述第二光阻層；(d4)在所述核心層的下表面上層壓絕緣材料，形成覆蓋所述金屬柱的底端的下絕緣層，並在所述至少一個第二導通孔內形成下絕緣柱。
  3. 根據請求項1所述的製作方法，其中步驟(e)包括：(e1)在所述核心層的上表面上施加第三光阻層，曝光顯影所述第三光阻層形成暴露所述至少一個第一導通孔的頂端的第三特徵圖案；(e2)在所述第三特徵圖案中蝕刻所述至少一個第一導通孔的內壁上的犧牲銅層；(e3)移除所述第三光阻層；(e4)在所述至少一個第一導通孔的內壁和所述金屬柱之間形成沿軸向包裹所述金屬柱的磁體；(e5)磨平所述磁體和所述金屬柱，得到第一導通柱層。
  4. 根據請求項3所述的製作方法，其中步驟(e4)包括通過絲印的方式在所述至少一個第一導通孔的內壁和所述金屬柱之間形成沿軸向包裹所述金屬柱的磁體。
  5. 根據請求項1所述的製作方法，其中步驟(f)包括：(f1)在所述核心層的上下表面上分別施加第四光阻層，曝光顯影所述第四光阻層形成第四特徵圖案；(f2)在所述第四特徵圖案中蝕刻暴露的所述核心層上表面上的部分犧牲銅層；(f3)移除所述第四光阻層；(f4)在所述核心層的上表面上層壓絕緣材料，形成覆蓋所述金屬柱的 頂端的上絕緣層，並在所述至少一個第二導通孔內形成上絕緣柱，所述上絕緣柱和所述下絕緣柱共同形成填充第二導通孔的絕緣柱，金屬層和絕緣柱共同形成第二導通柱層。
  6. 一種載板佈線結構的製作方法，包括如下步驟：(a)採用權利要求1~5任一項所述的具有濾波功能的導通基板的製作方法製備具有濾波功能的導通基板；(b)在所述導通基板的上下表面上分別形成第一線路層和第二線路層，所述第一線路層和所述第二線路層通過所述第一導通柱層或所述第二導通柱層導通連接。
  7. 根據請求項6所述的製作方法，還包括：(c)承接步驟(b)，在所述第一線路層和所述第二線路層上分別形成第一增層和第二增層，在所述第一增層和所述第二增層內分別形成第一銅柱層和第二銅柱層，並分別在所述第一增層和所述第二增層的表面上形成第三線路層和第四線路層，所述第一線路層和所述第三線路層通過所述第一銅柱層導通連接，所述第二線路層和所述第四線路層通過所述第二銅柱層導通連接；(j)在所述第三線路層和所述第四線路層上分別形成第三增層和第四增層，在所述第三增層和所述第四增層內分別形成第三銅柱層和第四銅柱層，並分別在所述第三增層和所述第四增層的表面上形成第五線路層和第六線路層，所述第三線路層和所述第五線路層通過所述第三銅柱層導通連接，所述第四線路層和所述第六線路層通過所述第四銅柱層導通連接。
  8. 一種具有濾波功能的導通基板，其採用權利要求1~5任一項所述的具有濾波功能的導通基板的製作方法製備。
  9. 根據請求項8所述的具有濾波功能的導通基板，包括核心層、分別沿高度方向貫穿所述核心層的第一導通柱層和第二導通柱層，所述第一導通柱層內的導通柱包括金屬柱和沿軸向包裹所述金屬柱的磁體，所述第二導通柱層內的導通柱包括絕緣柱和沿軸向包裹所述絕緣柱的金屬層，其中所述第一導通柱層具有濾波功能。
  10. 根據請求項9所述的具有濾波功能的導通基板，其中所述第一導通柱層的端部與所述核心層平齊或高出所述核心層，所述第二導通柱層的端部與所述核心層平齊或高出所述核心層。
  11. 根據請求項9所述的具有濾波功能的導通基板，其中所述絕緣柱選自純樹脂或含玻纖的樹脂。
  12. 根據請求項9所述的具有濾波功能的導通基板，其中所述核心層包括聚醯亞胺、環氧樹脂、雙馬來醯亞胺/三嗪樹脂、聚苯醚、聚丙烯酸酯、半固化片、膜狀有機樹脂或它們的組合。
  13. 根據請求項9所述的具有濾波功能的導通基板，其中所述金屬柱包括可抗蝕刻的且具有低電阻率和高導熱特性的混合金屬。
  14. 一種載板佈線結構，包括權利要求8~12任一項所述的具有濾波功能的導通基板。
  15. 根據請求項14所述的載板佈線結構，還包括在所述導通基板的第一側的第一線路層、在所述導通基板的第二側的第二線路層，所述第一線路層和所述第二線路層通過所述第一導通柱層或所述第二導通柱層導通連接。
  16. 根據請求項15所述的載板佈線結構，還包括在所述第一線路層上的第一增層、在所述第一增層內的第一銅柱層、在所述第一增層表面上的第三線路層、在所述第三線路層上的第三增層、在所述第三增層內 的第三銅柱層、在所述第三增層上的第五線路層，所述第一線路層和所述第三線路層通過所述第一銅柱層導通連接，所述第三線路層和所述第五線路層通過所述第三銅柱層導通連接。
  17. 根據請求項15所述的載板佈線結構，還包括在所述第二線路層上的第二增層、在所述第二增層內的第二銅柱層、在所述第二增層表面上的第四線路層、在所述第四線路層上的第四增層、在所述第四增層內的第四銅柱層、在所述第四增層上的第六線路層，所述第二線路層和所述第四線路層通過所述第二銅柱層導通連接，所述第四線路層和所述第六線路層通過所述第四銅柱層導通連接。
TW111138871A 2022-03-25 2022-10-13 具有濾波功能的導通基板、載板佈線結構及其製作方法 TWI833387B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210307677.4 2022-03-25
CN202210307677.4A CN114937603A (zh) 2022-03-25 2022-03-25 具有滤波功能的导通基板、载板布线结构及其制作方法

Publications (2)

Publication Number Publication Date
TW202339569A TW202339569A (zh) 2023-10-01
TWI833387B true TWI833387B (zh) 2024-02-21

Family

ID=82861609

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111138871A TWI833387B (zh) 2022-03-25 2022-10-13 具有濾波功能的導通基板、載板佈線結構及其製作方法

Country Status (5)

Country Link
US (1) US20230309240A1 (zh)
JP (1) JP2023143662A (zh)
KR (1) KR20230139287A (zh)
CN (1) CN114937603A (zh)
TW (1) TWI833387B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200803644A (en) * 2006-05-08 2008-01-01 Ibiden Co Ltd Inductor and electric power supply using it
TW201507567A (zh) * 2013-08-08 2015-02-16 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd 具有嵌入式濾波器的多層電子結構
CN105097186A (zh) * 2014-05-08 2015-11-25 三星电机株式会社 芯片电子组件及其制造方法
TW202205608A (zh) * 2020-05-28 2022-02-01 日商村田製作所股份有限公司 用於半導體複合裝置之模組

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200803644A (en) * 2006-05-08 2008-01-01 Ibiden Co Ltd Inductor and electric power supply using it
TW201507567A (zh) * 2013-08-08 2015-02-16 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd 具有嵌入式濾波器的多層電子結構
CN105097186A (zh) * 2014-05-08 2015-11-25 三星电机株式会社 芯片电子组件及其制造方法
TW202205608A (zh) * 2020-05-28 2022-02-01 日商村田製作所股份有限公司 用於半導體複合裝置之模組

Also Published As

Publication number Publication date
JP2023143662A (ja) 2023-10-06
KR20230139287A (ko) 2023-10-05
US20230309240A1 (en) 2023-09-28
TW202339569A (zh) 2023-10-01
CN114937603A (zh) 2022-08-23

Similar Documents

Publication Publication Date Title
US5925206A (en) Practical method to make blind vias in circuit boards and other substrates
US6977348B2 (en) High density laminated substrate structure and manufacture method thereof
US8709940B2 (en) Structure of circuit board and method for fabricating the same
US20080041621A1 (en) Circuit board structure and method for fabricating the same
KR20010020468A (ko) 순차적으로 적층된 집적회로 패키지
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
JP2007173775A (ja) 回路基板構造及びその製法
CN106304613A (zh) 电路板及其制造方法
US20220045043A1 (en) Embedded packaging structure and method for manufacturing the same
KR20160114792A (ko) 코일 내장 집적회로 기판 및 그 제조 방법
KR20230041595A (ko) 몰딩 성형 공정 기반의 패키지 기판 및 이의 제조 방법
KR100816324B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
US20090077799A1 (en) Circuit board structure with capacitor embedded therein and method for fabricating the same
TWI833387B (zh) 具有濾波功能的導通基板、載板佈線結構及其製作方法
JP2006041029A (ja) 配線基板及びその製造方法ならびに電子装置
TWI558285B (zh) 柔性電路板及其製作方法、電子裝置
JP2005191100A (ja) 半導体基板及びその製造方法
KR101167420B1 (ko) 인쇄회로기판 및 그 제조방법
JP4187049B2 (ja) 多層配線基板とそれを用いた半導体装置
JP4319831B2 (ja) 多層配線基板の製造方法
KR20020028597A (ko) 다층인쇄회로기판의 제조방법, 이에 의해 제조되는 기판및 ｆｃｉｐ
JP2004152915A (ja) 多層配線基板およびその製造方法
JP3496273B2 (ja) 多層配線基板とそれを用いた半導体装置および多層配線基板の製造方法
US20230298808A1 (en) Inductor Inlay for a Component Carrier and a Method of Manufacturing the Same
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same