TW201507567A - 具有嵌入式濾波器的多層電子結構 - Google Patents

具有嵌入式濾波器的多層電子結構 Download PDF

Info

Publication number
TW201507567A
TW201507567A TW103107149A TW103107149A TW201507567A TW 201507567 A TW201507567 A TW 201507567A TW 103107149 A TW103107149 A TW 103107149A TW 103107149 A TW103107149 A TW 103107149A TW 201507567 A TW201507567 A TW 201507567A
Authority
TW
Taiwan
Prior art keywords
layer
copper
capacitor
inductor
electronic structure
Prior art date
Application number
TW103107149A
Other languages
English (en)
Inventor
Hurwitz Dror
Alex Shi-Fu Huang
Original Assignee
Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd filed Critical Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd
Publication of TW201507567A publication Critical patent/TW201507567A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0138—Electrical filters or coupling circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一種複合電子結構，包括至少一個特徵層和至少一個相鄰的通孔層，所述層在X-Y平面延伸並具有高度z，其中所述結構包括至少一個電感器和與所述至少一個電感器串聯或並聯耦合的至少一個電容器以提供至少一個濾波器；所述至少一個電容器夾在所述至少一個特徵層和在所述至少一個相鄰的通孔層中的至少一個通孔之間，使得所述至少一個通孔直立在所述至少一個電容器上，並且所述第一特徵層和所述相鄰的通孔層中的至少其一包括在X-Y平面內延伸的至少一個電感器。

Description

具有嵌入式濾波器的多層電子結構
本發明涉及無源元件例如濾波器，還涉及具有嵌入式濾波器等的多層互連結構。
在對於越來越複雜的電子元件的小型化需求越來越大的帶動下，諸如計算機和電信設備等消費電子產品的集成度越來越高。這已經導致要求支撐結構如IC基板和IC插件具有通過介電材料彼此電絕緣的高密度的多個導電層和通孔。
這種支撐結構的總體要求是可靠性和適當的電氣性能、薄度、剛度、平整度、散熱性好和有競爭力的單價。
在實現這些要求的各種途徑中，一種廣泛實施的創建層間互連通孔的制造技術是採用激光鑽孔，所鑽出的孔穿透後續布置的介電基板直到最後的金屬層，所述金屬層用於後續填充金屬，通常是銅，該金屬通過鍍覆技術沈積在其中。這種成孔方法有時也被稱為“鑽填”，由此產生的通孔可稱為“鑽填通孔”。
但是，鑽填通孔方法存在大量缺點。因為每個通孔需要單獨鑽孔，所以生產率受限，並且制造複雜的多通孔IC基板和插件的成本變得高昂。在大型陣列中，通過鑽填方法難以生產出高密度和高品質的、彼 此緊密相鄰且具有不同的尺寸和形狀的通孔。此外，激光鑽出的通孔具有穿過介電材料厚度的粗糙側壁和內向錐度。該錐度減小了通孔的有效直徑。特別是在超小通孔直徑的情況下，也可能對於在先的導電金屬層的電接觸產生不利影響，由此導致可靠性問題。而且，在被鑽的電介質是包括聚合物基質中的玻璃或陶瓷纖維的複合材料時，側壁特別粗糙，並且這種粗糙度可能會產生附加的雜散電感。
鑽出的通孔的填充過程通常是通過銅電鍍來完成的。電鍍沈積技術會導致凹痕，其中在通孔頂部出現小坑。或者，當通孔通道被填充超過其容納量的銅時，可能造成溢出，從而產生突出超過周圍材料的半球形上表面。凹痕和溢出往往在如制造高密度基板和插件時所需的後續上下堆疊通孔時造成困難。此外，應該認識到，大的通孔通道難以均勻填充，特別是在其位於插件或IC基板設計的同一互連層內的小通孔附近時。
雖然可接受的尺寸範圍和可靠性正在隨著時間的推移而改善，但是上文所述的缺點是鑽填技術的內在缺陷，並且會限制可制造的通孔的尺寸範圍。還應該注意的是，激光鑽孔是制造圓形通孔通道的最好方法。雖然理論上可以通過激光銑削制造狹縫形狀的通孔通道，但是，實際上可制造的鑽填通孔的幾何形狀範圍比較有限，並且在給定支撐結構中的通孔通常是圓柱形的並且形狀基本相同。
通過鑽填工藝制造通孔是昂貴的，並且難以利用相對具有成本效益的電鍍工藝用銅來均勻和一致地填充由此形成的通孔通道。
在複合介電材料中激光鑽出的通孔實際上被限制在60× 10-6m(60微米)直徑，並且由於所涉及的燒蝕過程以及所鑽的複合材料的性質，甚至因此而遭受到顯著的錐度形狀以及粗糙側壁的不利影響。
除了上文所述的激光鑽孔的其它限制外，鑽填技術的另一限制在於難以在同一層中產生不同直徑的通孔，這是因為當鑽出不同尺寸的通孔通道並隨後用金屬填充以制造不同尺寸通孔時，通孔通道的填充速率不同。因此，作為鑽填技術的特徵性的凹痕或溢出的典型問題被惡化，因為不可能對不同尺寸通孔同時優化沈積技術。
克服鑽填方法的許多缺點的可選解決方案是利用又稱為“圖案鍍覆(pattern plating)”的技術，通過將銅或其它金屬沈積到在光刻膠中形成的圖案內來制造通孔。
在圖案鍍覆中，首先沈積種子層。然後在其上沈積光刻膠層，隨後曝光形成圖案，並且選擇性移除該圖案以制成暴露出種子層的溝槽。通過將銅沈積到光刻膠溝槽中來形成通孔柱。然後移除剩余的光刻膠，蝕刻掉種子層，並在其上及其周圍層壓通常為聚合物浸漬玻璃纖維氈的介電材料，以包圍所述通孔柱。然後，可以使用各種技術和工藝來平坦化所述介電材料，並移除一部分以暴露出所述通孔柱頂部，從而允許由此導電接地，用於在其上形成下一金屬層。可在其上通過重複該過程來沈積後續的金屬導體層和通孔柱，以形成所需的多層結構。
在一個替代但緊密關聯的技術即下文所稱的“面板鍍覆(panel plating)”中，將連續的金屬層或合金層沈積到基板上。在基板頂部沈積光刻膠層，並在其中顯影出圖案。剝除顯影光刻膠的圖案，選擇性 地暴露出其下的金屬，該金屬可隨後被蝕刻掉。未顯影的光刻膠保護其下方的金屬不被蝕刻掉，並留下直立的特徵結構和通孔的圖案。
在剝除未顯影的光刻膠後，可以在所述直立的銅特徵結構和/或通孔柱上及其周圍層壓介電材料，如聚合物浸漬玻璃纖維氈。在平坦化後，可以通過重複上述過程在其上沈積後續的金屬導體層和通孔柱以構建所需的多層結構。
通過上述圖案鍍覆或面板鍍覆方法創建的通孔層通常被稱為銅制“通孔柱”和特徵層。
應該認識到，微電子演化的一般推動力涉及制造更小、更薄、更輕和更大功率的高可靠性產品。使用厚且有芯的互連不能得到超輕薄的產品。為了在互連IC基板或“插件”中形成更高密度的結構，需要具有甚至更小連接的更多層。事實上，有時希望在彼此的頂部上堆疊元件。
如果在銅或其它合適的犧牲基板上沈積鍍覆層壓結構，則可以蝕刻掉基板，留下獨立的無芯層壓結構。可以在預先附著在犧牲基板上的側面上沈積其它層，由此能夠形成雙面積層，從而最大限度地減少翹曲並有助於實現平坦化。
一種制造高密度互連的靈活技術是構建由在介電基質中的金屬通孔或特徵結構構成的圖案或面板鍍覆多層結構。所述金屬可以是銅，所述電介質可以是纖維增強聚合物，通常使用的是具有高玻璃化轉變溫度(Tg)的聚合物，例如聚酰亞胺。這些互連可以是有芯的或無芯的，並可包括用於堆疊元件的空腔。它們可具有奇數或偶數層。實現技術描述 在授予Amitec-Advanced Multilayer Interconnect Technologies Ltd.的現有專利中。
例如，赫爾維茨(Hurwitz)等人的題為“先進多層無芯支撐結構及其制造方法(Advanced multilayer coreless support structures and method for their fabrication)”的美國專利US 7,682,972描述了一種制造包括在電介質中的通孔陣列的獨立膜的方法，所述膜用作構建優異的電子支撐結構的前體。該方法包括以下步驟：在包圍犧牲載體的電介質中制造導電通孔膜，和將所述膜與犧牲載體分離以形成獨立的層壓陣列。基於該獨立膜的電子基板可通過將所述層壓陣列減薄和平坦化，隨後端接通孔來形成。該公報通過引用全文並入本文。
赫爾維茨(Hurwitz)等人的題為“用於芯片封裝的無芯空腔基板及其制造方法(Coreless cavity substrates for chip packaging and their fabrication)”的美國專利US 7,669,320描述了一種制造IC支撐體的方法，所述IC支撐體用於支撐與第二IC芯片串聯的第一IC芯片；所述IC支撐體包括在絕緣周圍材料中的銅特徵結構和通孔的交替層的堆疊，所述第一IC芯片可粘合至所述IC支撐體，所述第二IC芯片可粘合在所述IC支撐體內部的空腔中，其中所述空腔是通過蝕刻掉銅基座和選擇性蝕刻掉累積的銅而形成的。該公報通過引用全文並入本文。
赫爾維茨(Hurwitz)等人的題為“集成電路支撐結構及其制造方法(integrated circuit support structures and their fabrication)”的美國專利US 7,635,641描述了一種制造電子基板的方法，包括以下步驟：(A)選 擇第一基礎層；(B)將蝕刻阻擋層沈積到所述第一基礎層上；(C)形成交替的導電層和絕緣層的第一半堆疊體，所述導電層通過貫穿絕緣層的通孔而互連；(D)將第二基礎層施加到所述第一半堆疊體上；(E)將光刻膠保護塗層施加到第二基礎層上；(F)蝕刻掉所述第一基礎層；(G)移除所述光刻膠保護塗層；(H)移除所述第一蝕刻阻擋層；(I)形成交替的導電層和絕緣層的第二半堆疊體，導電層通過貫穿絕緣層的通孔而互連；其中所述第二半堆疊體具有與第一半堆疊體基本對稱的構造；(J)將絕緣層施加到交替的導電層和絕緣層的所述第二半堆疊體上；(K)移除所述第二基礎層，以及，(L)通過將通孔末端暴露在所述堆疊體的外表面上並對其施加端子來端接基板。該公報通過引用全文並入本文。
RF(射頻)技術例如WIFI、藍牙等越來越廣泛地在應用於包括移動電話和汽車的各種裝置中。
除了基帶處理和存儲芯片外，特別是RF器件需要無源元件，例如各種的電容器、電感器和濾波器。這樣的無源元件可以表面安裝，但為了能夠極其顯著地縮小體積和節省成本，這樣的器件可以嵌入在芯片或基板內。
通孔柱制造工藝的一個優點在於可以產生形狀並非是簡單圓柱形的通孔。這對於電容器的成型提供了巨大的靈活性並且還能夠制造高電感通孔，起到在X-Y平面內不同位置之間的導體的作用，並且有利於形成由電容器和電感器組合構成的濾波器。
本發明的第一方面涉及提供一種複合電子結構，該結構包括至少一個特徵層和至少一個相鄰的通孔層，所述層在X-Y平面內延伸並具有高度z，其中所述複合電子結構包括與至少一個電感器耦合的至少一個電容器，所述至少一個電容器包括下電極和介電層並且結合在通孔層的基部上，所述通孔層夾在所述至少一個特徵層和通孔柱之間，使得所述至少一個通孔直立在所述至少一個電容器上，並且任選地形成上電極，其中所述通孔層嵌入在聚合物基質中，並且其中所述至少一個電感器形成在所述第一特徵層和所述相鄰的通孔層中的至少其一內。
任選地，所述至少一個電容器和所述至少一個電感器串聯耦合。
任選地，所述至少一個電容器和所述至少一個電感器並聯耦合。
可在所述特徵層內制造所述至少一個電感器。
在特徵層中的至少一個電感器通常是螺旋盤繞的。
通常，在特徵層內的電感器的電感為至少0.1nH。
通常，在特徵層內的電感器的電感小於50nH。
任選地，在通孔層內制造另一電感器。
在一些實施方案中，在通孔層內制造所述至少一個電感器。
在這種情況下，該電感器的電感通常為至少1nH。
在這種情況下，該電感器的電感通常小於10nH。
在一些結構中，所述至少一個電感器和所述至少一個電容 器提供濾波器，所述濾波器選自包括基本LC低通濾波器、LC高通濾波器、LC串聯帶通濾波器、LC並聯帶通濾波器和低通並聯-切比雪夫濾波器(Chebyshev filters)的組別。
任選地，所述聚合物基質包括選自包括聚酰亞胺、環氧樹脂、BT(雙馬來酰亞胺/三嗪)樹脂及其共混物的組別中的聚合物。
任選地，所述聚合物基質還包括玻璃纖維。
任選地，所述聚合物基質還包括平均粒徑0.5微米~30微米並且顆粒含量重量百分比為15wt%~30wt%的無機顆粒填料。
通常，所述電容器包含陶瓷電介質。
任選地，所述電容器的電介質包括由Ta2O5、TiO2、BaO4SrTi和Al2O3構成的組別中的至少一種。
通常，所述下電極包含貴金屬。
任選地，所述下電極包含選自包括金、鉑和鉭的組別中的金屬。
任選地，所述上電極包含選自包括金、鉑和鉭的組別中的金屬。
作為替代方案，所述上電極包含通孔柱。
在一些實施方案中，所述電容器的截面積由所述通孔柱的截面積限定，仔細控制通孔柱的截面積以調節電容器的電容。
通常，所述至少一個電容器具有1.5pF~300pF的電容。
任選地，所述至少一個電容器具有5~15pF的電容。
本發明的第二方面涉及提供一種制造陣列濾波器的方法，包括通過沈積第一電極和陶瓷層制造電容器並且在所述陶瓷層的一部分上施加通孔柱，使得所述陶瓷層上的所述通孔柱的覆蓋區尺寸限定並控制所述電容器的電容；以及通過將銅電鍍進光刻膠圖案中，並剝除所述光刻膠並層壓來制造電感器。
通常，介電材料包括選自包括Ta2O5、TiO2、BaO4SrTi和Al2O3的組別中的陶瓷材料。
通常，所述電極層選自包括金、鉑和鉭的組別。
任選地，所述方法還包括沈積選自包括金、鉑和鉭的組別中的上電極，在所述上電極上沈積精確尺寸的銅通孔柱，以及選擇性移除多余的上電極、電介質和下電極以控制電容器的尺寸。
任選地，通過等離子體蝕刻來移除多余的上電極、電介質和下電極。
在一些實施方案中，通過包括以下步驟的方法制造所述電容器：(i)獲取載體；(ii)沈積阻擋層；(iii)減薄所述阻擋層；(iv)在所述載體層上沈積薄銅層；(v)沈積第一電極材料層；(vi)沈積介電材料層；(vii)沈積第二電極材料層；(viii)在所述第二電極上沈積上銅層；(ix)在所述上銅層上施加光刻膠並將其圖案化；(x)蝕刻掉所述上銅層中暴露的銅；(xi)蝕刻掉所述第二電極層中暴露的材料，所述介電材料層中暴露的介電材料和所述第一電極層中暴露的材料；以及(xii)剝除所述光刻膠。
任選地，沈積介電材料層的步驟(vi)包括濺射陶瓷層，並且 還包括在濺射陶瓷層之前或之後沈積鋁層，然後將鋁氧化成較不致密的氧化鋁，由此使氧化鋁生長進入所述陶瓷層的缺陷中並密封所述缺陷。
任選地，所述載體選自由犧牲銅基板和其上附著的快速釋放銅薄膜的銅載體構成的組別。
在一些實施方案中，電感器通過以下步驟制造：在減薄至暴露出至少一個銅通孔的介電聚合物上沈積銅種子層，由此提供導電連接；布設光刻膠層；圖案化所述光刻膠以產生細長形狀的通孔；在所述光刻膠中沈積銅以形成電感器；剝除所述光刻膠；蝕刻掉所述種子層；以及進行層壓。
任選地，在所述銅種子層之前沈積鈦種子層。
任選地，電感器通過以下步驟制造：在減薄至暴露出至少一個銅通孔的介電聚合物上沈積銅種子層，由此提供導電連接；布設光刻膠層；圖案化所述光刻膠以產生螺旋狀特徵結構；在所述光刻膠中沈積銅以形成電感器；剝除所述光刻膠；以及蝕刻掉所述種子層。
通常，該方法還包括層壓。
在一些實施方案中，在所述銅種子層之前沈積鈦種子層。
在一些實施方案中，將濾波器陣列嵌入在聚合物基質中；將聚合物基質減薄以暴露出通孔端部；然後通過在減薄的聚合物基質的兩面上布設光刻膠來施加端子；在光刻膠圖案中沈積銅焊盤；剝除所述光刻膠；在銅焊盤之間布設阻焊層；以及施加保護塗層。
所述保護塗層可選自ENEPIG和有機清漆。
術語微米或μm是指微米或10-6米。
100‧‧‧多層支撐結構
102、104、106‧‧‧功能層、特徵層
108‧‧‧特徵結構
110、112、114、116‧‧‧包封介電層
118‧‧‧通孔
20‧‧‧電容器
208‧‧‧光刻膠層、光刻膠
210‧‧‧載體
212‧‧‧阻擋層、銅載體
214‧‧‧銅層、下銅層、阻擋層
216‧‧‧第一電極、電極層、銅特徵層
218‧‧‧介電層
22‧‧‧介電材料層、介電層、介電材料
220‧‧‧第二電極、第二貴金屬電極、電極層、電極
222‧‧‧銅層
224‧‧‧光刻膠層、光刻膠、第二光刻膠層
226‧‧‧銅種子層、種子層
228‧‧‧光刻膠層、光刻膠
230‧‧‧光刻膠厚層、光刻膠
232‧‧‧銅互連、銅通孔
234‧‧‧聚合物基介電材料層、聚合物基介電材料
236‧‧‧銅種子層
238‧‧‧光刻膠層、光刻膠
24‧‧‧銅特徵層、外特徵層
240‧‧‧銅特徵層、上銅層
242‧‧‧光刻膠層
244‧‧‧銅通孔柱、銅通孔、通孔層、電感器
246‧‧‧聚合物層、基質
248‧‧‧電容器
250‧‧‧複合結構
252‧‧‧鈦種子層
256、258‧‧‧光刻膠層、光刻膠
26‧‧‧銅柱、通孔柱
260、262‧‧‧特徵層、銅、銅焊盤
264‧‧‧阻焊層
26、28、30、32‧‧‧銅柱
260‧‧‧濾波器
266‧‧‧ENEPIG
300‧‧‧基礎LC低通濾波器
34‧‧‧包封介電材料
38‧‧‧外特徵層
40‧‧‧電感器
42‧‧‧通孔柱
44‧‧‧電容器
52‧‧‧通孔柱
54‧‧‧電容器
56‧‧‧電感器通孔
58‧‧‧迹線
60‧‧‧第一電感器
62‧‧‧通孔柱
64‧‧‧電容器
66‧‧‧第二電感器、電感器
70‧‧‧電感器
71、72‧‧‧通孔柱
74‧‧‧電容器
78‧‧‧迹線
80‧‧‧電感器
84‧‧‧電容器
86‧‧‧電感通孔
88‧‧‧迹線
P1、P2、P3、P4‧‧‧端口
C‧‧‧電容器
L‧‧‧電感器
V2、V3‧‧‧通孔柱
圖1是現有技術的多層複合支撐結構的簡化截面圖；圖2是包括單層電容器和在聚合物基基質中的銅通孔的基板的示意性截面圖；圖3是在特徵層中的電感器和直立在與該電感器串聯耦合的電容器上的通孔柱層中的相鄰通孔柱的示意性立體圖；圖4是與位於通孔柱底部的電容器串聯耦合的在通孔層中的電感器通孔的示意性立體圖；圖5是一對電感器的示意性立體圖，一個電感器在特徵層中，另一個電感器在通孔層中，彼此串聯耦合並與位於通孔電感器的通孔層中的通孔柱底部處的電容器串聯耦合；圖6是在特徵層中的電感器的示意性立體圖，該電感器與電容器並聯耦合，該電容器與該電感器通過通孔柱以及在第二上特徵層中的或在所述多層結構外部的迹線耦合在一起；圖7是在特徵層中的電感器的示意性立體圖，該電感器與電感通孔串聯耦合，與電容器並聯耦合，該電容器與該電感通孔通過在第二上特徵層中的或在所述多層結構外部的迹線耦合在一起；圖8是示出用於制造具有由電容器和電感器構成的嵌入式濾波器的基板的方法的流程圖；圖8(i)~圖8(xxxii)是示出用於制造具有由電容器和電感器構成的嵌入 式濾波器的基板的方法的一系列示意截面圖；圖9是示出用於端接圖8所示的濾波器的方法的流程圖；圖9(xxxiii)~圖9(xL)是用於端接具有嵌入式濾波器的基板的方法的一系列示意截面圖；圖10a是基礎LC低通濾波器的示意性三維視圖；圖10b示出圖10a的基礎LC低通濾波器可如何代表LC濾波電路；圖10c是圖10a的基礎LC低通濾波器的示意截面圖；圖10d是圖10a的基礎LC低通濾波器的示意截面圖，其中電容器的尺寸等於其上的通孔柱的尺寸，該通孔柱的尺寸限定該電容器的有效電容；圖10e是圖10a的基礎LC低通濾波器的示意截面圖，其中上電極是其上的通孔柱；圖11a是基礎LC高通濾波器的示意三維視圖；圖11b示出圖11a的基礎LC高通濾波器可如何代表LC濾波電路元件；圖12a是基礎LC帶通串聯濾波器的示意三維視圖；圖12b示出圖12a的基礎LC帶通串聯濾波器可如何代表LC濾波電路元件；圖13a是包括電容器和電感器的基礎LC帶通並聯濾波器的示意三維視圖；圖13b示出圖13a的基礎LC帶通並聯濾波器可如何代表LC濾波電路元件；圖14a是低通並聯-切比雪夫濾波器的示意三維視圖；以及圖14b示出低通並聯-切比雪夫濾波器可如何代表LC濾波器。 應該認識到所述附圖只是示意性示圖並不是成比例繪制的。非常薄的層可能表示得比較厚。特徵結構的寬度可能超出與其長度的比例，等等。
為了更好地理解本發明並示出本發明的實施方式，純粹以舉例的方式參照附圖進行參考性描述。
具體參照附圖時，必須強調的是特定的圖示是示例性的並且目的僅在於說明性地討論本發明的優選實施方案，並且基於提供被認為是對於本發明的原理和概念方面的描述最有用和最易於理解的圖示的原因而被呈現。就此而言，沒有試圖將本發明的結構細節以超出對本發明基本理解所必需的詳細程度來圖示；參照附圖的說明使本領域技術人員認識到本發明的幾種形式可如何實際體現出來。
在以下說明中，涉及的是包括在介電基質中的金屬通孔的支撐結構，特別是在聚合物基質中的銅通孔柱，所述聚合物基質可考慮例如是玻璃纖維增強的聚酰亞胺、環氧樹脂或BT(雙馬來酰亞胺/三嗪)樹脂或它們的共混物。
以下描述的結構包括電容器。因為平行板電容器包括夾在電極之間的介電材料，通常是具有極高介電常數的材料，所述用於包封的介電材料在下文中稱為包封電介質，以示與電容器的電介質的區別。
附圖是示例性的，並非旨在指示比例。此外，示出了少量的通孔、單獨的電容器以及濾波器，而單個基板可包括若幹個電容器和濾波器以及大量的通孔。事實上，通常一並制造大型陣列基板。
圖1是現有技術的多層複合支撐結構的簡化截面圖。現有技術的多層支撐結構100包括被絕緣各層的包封介電層110、112、114、116隔離的元件或特徵結構108的功能層102、104、106。穿過包封介電層的通孔118提供在相鄰的功能層或特徵層之間的電連接。因此，特徵層102、104、106包括在X-Y平面內通常布設在所述層內的特徵結構108，以及跨包封介電層110、112、114、116導通電流的通孔118。通孔118設計為具有最小的電感並得到充分的隔離以在其間具有最小的電容。
在採用鑽填技術制造通孔時，通孔通常具有基本圓形的截面，因為它們是通過首先在電介質中進行激光鑽孔來制造的。因為包封電介質是非均勻的和各向異性的，並且由含有無機填料和玻璃纖維增強體的聚合物基質構成，所以其圓形截面通常具有粗糙的邊緣並且其截面可能略微偏離真正的圓形。此外，通孔趨於具有一定的錐度，成為逆截頭錐形而不是圓柱形。
Access公司的光刻膠及圖案或面板鍍覆以及層壓技術的特徵在於，對於特徵結構的平面內尺寸不存在有效的上限，如在赫爾維茨(Hurwitz)等人的美國專利US 7,682,972,US 7,669,320和US 7,635,641中所描述的，這些文件通過引用並入本文。
如美國專利US 7,682,972,US 7,669,320和US 7,635,641中所述，例如，圖1的結構或者可以通過在光刻膠中顯影的圖案內鍍覆(圖案鍍覆)制造，或者通過面板鍍覆接著選擇性蝕刻來制造，兩種方法均留下直立的通孔柱，然後在其上層壓包封電介質預浸料。
利用“鑽填通孔”的方法，由於截面控制和形狀方面的困難，使得不能制造非圓形孔。由於激光鑽孔的限制，還存在約50-60微米直徑的最小通孔尺寸。這些困難在上文的背景技術部分中作了詳細描述，並且這些困難尤其涉及由於銅通孔填充電鍍過程導致的凹痕和/或半球形頂部、由於激光鑽孔過程導致的通孔錐度形狀和側壁粗糙、以及由於在“布線模式(routing mode)”中用以產生在聚合物/玻璃電介質中的溝槽而使用的用於銑削狹縫的昂貴的激光鑽孔機所導致的較高成本。
除了前文所述的激光鑽孔的其它限制外，鑽填技術的另一限制在於難以在同一層中產生不同直徑的通孔，這是因為當鑽出不同尺寸的通孔通道然後用金屬填充以制造不同尺寸通孔時，通孔通道的填充速率是不同的。因此，作為鑽填技術特徵的凹痕或溢出(圓頂)的典型問題被惡化，因為不可能同時對不同尺寸通孔來優化沈積技術。因此，在實際應用中，鑽填通孔具有基本圓形截面，盡管由於基板的不均勻特性導致有時略微變形，並且所有通孔具有基本相同的截面。
此外，應該注意的是，在複合介電材料如聚酰亞胺/玻璃或環氧樹脂/玻璃或BT(雙馬來酰亞胺/三嗪)樹脂/玻璃或它們與陶瓷和/或其它填料顆粒的共混物中激光鑽出的通孔實際上被限於約60×10-6米直徑的最小尺寸，即使如此，由於所鑽的複合材料的特性而導致存在顯著的錐度形狀以及側壁粗糙，這均為所涉及的剝蝕過程的結果。
已經出乎意料地發現，利用鍍覆和光刻膠技術的靈活性，可以成本有效地制造出形狀和尺寸範圍廣泛的通孔。此外，可以在同一層 中制造出不同形狀和尺寸的通孔。這在使用銅圖案鍍覆方法時尤其有利，通過首先沈積金屬種子層、隨後沈積光刻膠材料並在其中顯影光滑、筆直、無錐度的溝槽，然後通過在暴露的種子層上圖案鍍覆所述溝槽並在其中沈積銅來填充所述溝槽。與鑽填通孔方法不同的是，通孔柱技術使得光刻膠層中的溝槽被填充從而得到無凹痕、無圓頂的銅連接器。在銅沈積後，隨後剝除光刻膠，然後移除金屬種子層並在其上和其周圍施加一個永久的聚合物-玻璃複合包封電介質。由此產生的“通孔導體”結構可使用在赫爾維茨(Hurwitz)等人的美國專利US 7,682,972，US 7,669,320和US 7,635,641中描述的工藝流程。
除了通孔導體和特徵結構外，還發現可以在包括通孔柱技術的結構內，利用用於形成電容器和濾波器的電鍍、PVD和包封技術來制造無源元件，例如電容器和濾波器。
參照圖2，示出單層平行板電容器20的截面圖，該電容器20包括沈積在銅特徵層24上的介電材料層22以及生長在介電層22上的銅柱26。介電材料可以是例如Ta2O5、BaO4SrTi、TiO2和Al2O3並且可以通過物理氣相沈積法例如濺射或通過化學氣相沈積法進行沈積。
為了獲得高質量的電容器，電介質可以包括通過物理氣相沈積法沈積的Ta2O5、BaO4SrTi、TiO2，並且還可包括在此之前或之後沈積的鋁金屬層，可以通過與陶瓷並行濺射來沈積。在沈積之後，在氧存在下對結構進行加熱，加熱在爐或烘箱中或通過暴露於紅外輻射來進行。隨後，鋁被原位轉化為氧化鋁(三氧化二鋁-Al2O3)。因為Al2O3的致密性低於鋁， 所以其擴散進入陶瓷層的缺陷中並密封這些缺陷，從而確保高介電常數以及防止漏電。
銅柱26、28、30、32被包封在包封介電材料34中。在利用電鍍將銅柱26、28、30、32制成通孔柱時，包封介電材料34可以是層壓在銅柱26、28、30、32上的玻璃纖維增強聚合物樹脂預浸料。
銅特徵層24可具有約15微米的厚度，容限為約+-5微米。每個通孔柱層通常厚約40微米，但可以為20~80微米。可以成為端接焊盤的外特徵層24、38也通常厚約15微米，但可以為10微米~25微米。
電容器的電容限定為介電層的介電層的介電常數乘以電容器表面積(即通孔柱26的面積)再除以介電層22的厚度。
利用圖2的簡單單層電容器，可以優化介電材料22的厚度及其沈積工藝。電容是介電材料22的介電常數和金屬電極面積的屬性，在此情況下，金屬電極面積即為銅柱26的截面積。
在典型實施方案中，在介電層的兩面施加貴金屬電極，通常為鉭電極，但可任選為金或鉑電極。因此，電容器引入在通孔柱底部的通孔層內。保持厚度和介電層介電常數特性不變，在通孔柱限定上電極的情況下，通孔柱限定電容並用於精細調節電容。
如下文所具體解釋的，即使在使用鉭電極時，沈積經仔細調節尺寸的通孔柱(可以通過電鍍形成並因此無需成為圓柱形，而可以是矩形或其它截面形狀)能夠進行對電容器的電極和介電層的等離子體蝕刻，通過移除鉭及氧化鉭而不損傷銅的選擇性蝕刻，例如氟化氫和氧蝕刻， 只留下夾在其中的電容器。
電容器和電感器的組合可用作濾波器，保護芯片免受電流波動和噪聲的幹擾。這種濾波器對於射頻通信例如WIFI、藍牙等特別重要。濾波器可用於將部分電路與其它元件隔離以防止幹擾。
參照圖3，示出在特徵層中的電感器40和直立在與電感器40串聯耦合的電容器44上的通孔柱層中的相鄰通孔柱42的示意性立體圖。所示結構可以由銅制造，其中電容器44包括介電材料如Ta2O5、BaO4SrTi和TiO2，通常具有鉭電極或其它貴金屬電極。通常，通孔柱可以包封在聚合物電介質中，聚合物電介質可包括填料，並且可以是織造纖維預浸料。包括電感器40的特徵層可以先沈積，再在其上構建電容器44和通孔柱42，可以在特徵層和通孔層上層壓聚合物基介電材料，其可以是聚合物膜或織造纖維預浸料。作為選擇，可以先制造和層壓通孔柱42和電容器44，然後在其上沈積電感器40，不再層壓或者可以隨後層壓其它通孔層(未示出)。
應當理解的是，特徵層是非常薄的，通常為約10微米。然而，通孔柱層相對較厚。圖4是與位於通孔柱52底部的電容器54串聯耦合的在通孔層中延伸的電感器通孔56的示意性立體圖。電容器54與電感器通孔56通過沈積在特徵層中的迹線58耦合。電感器通孔56具有約30微米的厚度並且具有與圖3的特徵層電感器40不同的特性。通常，電感器通孔56是高Q電感器，具有約0.1nH~約10nH的電感。
參照圖5，濾波器可以制造為包括成對的電感器，在特徵層中的第一電感器60和在通孔層中的第二電感器66，它們彼此耦合並且與在 通孔電感器66的通孔層內的通孔柱62底部的電容器64耦合。
應當理解的是，對於某些濾波目的，需要元件並聯耦合。
圖6是在特徵層中的電感器70的示意性立體圖，其與電容器74並聯耦合。電容器74和電感器70通過通孔柱71、72和在第二上特徵層中或在多層結構外部的迹線78耦合在一起。
圖7是在特徵層中的電感器80的示意性立體圖，其與電感通孔86串聯耦合，與電容器84並聯耦合，電容器84和電感通孔86通過在第二特徵層(圖示為上特徵層)中或在多層結構外部的迹線88耦合在一起。
參照圖8以及圖8(i)~8(xx)，示出一種制造嵌入在電介質中的電容器的方法。圖8(xx)所示的電容器248具有不同金屬的專用電極，通常是貴金屬電極，例如金、鉑或鉭電極。通常使用鉭，因為與金或鉑相比，其較為廉價。
首先，獲取載體210-步驟8(i)。載體210通常為犧牲銅基板。在一些實施方案中，其可以是其上附著快速釋放薄銅膜的銅載體。
在銅載體210上沈積阻擋層212-步驟8(ii)。阻擋金屬層212可由鎳、金、錫、鉛、鈀、銀及其組合制成。在一些實施方案中，阻擋金屬層具有1微米~10微米範圍的厚度。通常，阻擋層212包括鎳。薄鎳層可以通過物理氣相沈積法或通過化學氣相沈積法沈積，通常是濺射或電鍍到銅載體上的。為了加快制程，阻擋層212可以電鍍。為了確保平坦度和光滑表面，可以通過例如化學機械抛光(CMP)進行平坦化-步驟8(iii)(圖8(iii)未包括在附圖中)。
接著，在阻擋層212上沈積薄銅層214-步驟8(iv)。銅層214的厚度通常為幾個微米並且可以通過濺射或通過電鍍制造。
然後，沈積第一電極216-步驟8(v)。例如，第一電極216可通過鉭濺射制成。
接著，沈積介電層218-步驟8(vi)。為了得到高性能電容器，介電層218必須保持盡可能薄，而又沒有使得電荷泄漏的故障風險。存在多種可以使用的備選材料。這些材料包括Ta2O5、BaO4SrTi和TiO2，例如可以通過濺射進行沈積。通常，介電層218的厚度為0.1~0.3微米的範圍。
然後，可以沈積第二電極220-步驟8(vii)。例如，第二電極220可以通過鉭濺射制成。
在一個變化方法中，不施加第二貴金屬電極220。而是，在電介質上直接沈積銅通孔，其覆蓋區限定上電極並由此限定電容器的有效面積和電容。
此外，制造沒有可能導致電荷泄漏的缺陷的Ta2O5、BaO4SrTi或TiO2的薄介電層是困難的。為了克服這一問題，在一些實施方案中，在沈積Ta2O5、BaO4SrTi或TiO2層之前或之後沈積鋁層(未示出)，並且通過暴露在氧環境中加熱，使鋁層氧化成高介電陶瓷氧化鋁(Al2O3)。這樣，可以消除缺陷並確保連續薄電介質隔離電極。
在主工藝中，在第二電極220上沈積另一銅層222-步驟8(viii)。例如，可以通過濺射或電鍍來沈積另一銅層222。例如，該上銅層222可利用光刻膠進行圖案化以進行圖案鍍覆或通過印刷及蝕刻來制造焊 盤、導體及電感器。可在銅載體210下方施加光刻膠層208，並且在所述另一銅層222上施加第二光刻膠層224並顯影成圖案-步驟8(ix)。
蝕刻掉所述另一銅層222的未被圖案化的光刻膠層224保護的區域-步驟8(x)。可以採用濕蝕刻。例如，一種蝕刻掉另一銅層222的未被圖案化的光刻膠層224保護的區域的方法包括將犧牲基板暴露於高溫氫氧化銨溶液中。作為替代方案，可以採用氯化銅蝕刻或濕式氯化鐵蝕刻。
可以通過幹蝕刻法利用等離子體蝕刻工藝移除暴露的電極層216、220和介電層218-步驟8(xi)。例如，可以使用氟化氫和氧氣來蝕刻TiO2或Ta2O5，使用氟化氫和氬氣來蝕刻BaO4SrTi(BST)。CF4：O2的典型濃度比為50：50~95：5(CF4占95)。CF4：Ar的典型濃度比為50：50~95：5(Ar占95)。
在一種變化方法中，如前所述，不沈積上電極220。而是直接在介電材料上制造銅通孔。利用模板或利用激光對光刻膠進行圖案化，從而能夠對通孔的截面尺寸和形狀進行精確控制，該通孔用作上電極並限定電容器的電容，這是因為電容與該通孔電極的有效面積成比例。
在主工藝中，通常接著將圖案化的光刻膠224剝除-步驟8(xii)，因而，不久之後被類似的光刻膠層228替代的第二光刻膠層208得以保留。
在電容器和暴露的銅層214上方和周圍沈積銅種子層226。為了有助於粘附，可以先沈積第一鉭種子層-步驟8(xiii)，圖8(xiii)。
然後，前進到不同比例的圖8(xiv)，施加另一光刻膠層228 以保護銅基板(假定層208已被移除)，並且在種子層226上沈積光刻膠厚層230並對其進行圖案化。在光刻膠230產生的圖案中電鍍形成銅互連232-步驟8(xv)。
接著，剝除光刻膠228(208)、230，留下被種子層226短路的電容器248，並且暴露出銅通孔柱232互連-步驟8(xvi)。
蝕刻掉種子層226-步驟8(xvii)，通過快速蝕刻進行以盡量減少對銅層214和通孔柱232的損傷，而且確保銅層214和銅通孔232彼此被電容器隔離。接著，在銅基板和通孔上層壓聚合物基介電材料層234-步驟8(xix)。聚合物基介電材料層234通常為聚酰亞胺、環氧樹脂或BT(雙馬來酰亞胺/三嗪)樹脂或其共混物，並且可以用玻璃纖維增強。在一些實施方案中，可以使用織造纖維氈浸漬在聚合物樹脂中構成的預浸料。聚合物基質可包括無機顆粒填料，其通常具有0.5微米~30微米的平均粒徑，聚合物顆粒含量重量百分比通常為15~30wt%。
雖然有時被稱為電介質，但是聚合物基介電材料234的介電常數低於介電層218的介電常數，介電層218通常是更為特制的材料，例如Ta2O5或BaO4SrTi或TiO2。
接著，例如通過化學機械抛光(CMP)將固化的聚合物基介電材料234進行減薄並平坦化，由此暴露出銅通孔232的端部-步驟8(xx)。然後，在聚合物基介電材料234和銅通孔232端部上沈積另一銅種子層236-步驟8(xxi)。在該種子層236上沈積光刻膠層238並圖案化光刻膠層238-步驟8(xxii)。接著，在圖案中電鍍銅特徵層240-步驟8(xxiii)。
接著，可以剝除光刻膠層238-步驟8(xxiv)。
在此階段，下銅層214通過銅互連232經由嵌入在銅互連232中的電容器248與上銅層240耦合。
可以沈積另一光刻膠層242並對其進行圖案化-步驟8(xxv)，並且可以在該圖案中電鍍銅通孔柱244-步驟8(xxvi)。
可以剝除光刻膠242，留下直立的銅通孔244-步驟8(xxvii)，並且蝕刻掉銅種子層236-步驟8(xxviii)。這可以通過幹等離子體蝕刻或通過氯化銅或氯化銨溶液的快速蝕刻進行移除。
本發明可以具有多種變化形式，參照圖8(xviii)，在銅基板和通孔上層壓聚合物基介電材料234之前，利用等離子體蝕刻法對結構進行等離子體蝕刻，例如，氟化氫和氧氣的混合物不易蝕刻銅，而易於蝕刻氧化鉭和氧化鈦-步驟10(xviii)。這減少與通孔柱232對應的電容器的尺寸。因為通孔柱232是通過在光刻膠內進行電鍍制造的，所以這提供了將其高精度制造成幾乎任意尺寸和形狀的可能性，可以是正方形或矩形，而非圓形，從而實現高封裝密度。移除多余的電容器材料能夠實現元件之間的高封裝密度。隨後，將電容器348或電容器248嵌入到聚合物基介電材料234中，聚合物基介電材料234通常為聚酰亞胺、環氧樹脂或BT(雙馬來酰亞胺/三嗪)樹脂或其共混物，並且可以用玻璃纖維增強-步驟10(xix)。在一些實施方案中，織造纖維氈浸漬在聚合物樹脂中構成的預浸料可用於包封。聚合物基質234可包括無機顆粒填料，其通常具有0.5微米~30微米的平均粒徑，聚合物通常包含重量百分比為15~30wt%的顆粒物。
參照圖8(xx)，可將介電材料234減薄並平坦化，暴露出銅通 孔柱232的端部，並且可以在其上沈積銅種子層236-步驟8(xxi)。可以沈積光刻膠層238並進行圖案化-步驟8(xxii)，並且可以在圖案中沈積銅特徵層240-步驟8(xxiii)。可以剝除光刻膠238的圖案，留下直立的特徵層240-步驟8(xxiv)，並且可以通過布設和圖案化光刻膠厚層242構建另一通孔層244-步驟8(xxv)，然後在圖案化的光刻膠238中圖案鍍覆銅通孔244-步驟8(xxvi)。
也可以蝕刻掉銅載體212，通常使用氯化銅或氯化銨溶液進行-步驟8(xxvi)，阻擋層(通常為鎳層)212用作蝕刻停止層。
然後可以利用合適的蝕刻技術例如等離子體蝕刻或使用特定化學蝕刻劑移除阻擋層214-步驟8(xxvii)。例如，為了蝕刻掉鎳而不移除銅，可以使用硝酸和過氧化氫的混合物。溶解鎳的可能替代物包括鹽酸+過氧化氫、熱濃硫酸和鹽酸酸化的氯化鐵(III)。
接著，將聚合物層246進行減薄和平坦化-步驟8(xxviii)，以暴露出銅通孔柱244的端部。可以採用研磨、抛光或組合的化學機械抛光(CMP)。
目前為止，已經描述了可如何在包括嵌入在聚合物基介電基質234、246中的銅特徵層216、240和銅通孔232、244的複合結構250中嵌入高性能先進電容器248。
因為電容器板和電介質的平面形狀通過圖案化光刻膠來決定，所以應當理解的是電容器可具有幾乎任意形狀，通常是正方形或矩形，也可以是圓形，或者實際上可以是任何其它形狀。電容器可具有1、2、3或更多的層。電介質的厚度可以仔細控制，從而可以調節本發明的電容器 在大範圍內具有基本任意的電容，並且可以精確控制電容，針對特定工作頻率來優化電容。
還應該注意到，通孔柱244不應被限制為簡單的圓柱形通孔柱，因為它不是通過鑽填技術制造的。通過利用在光刻膠242圖案中電鍍制造，通孔244也可以具有幾乎任意的形狀和尺寸。因為通孔244可以是在通孔層內的延伸金屬線，所以通孔244可以是電感器並且優選是電感為約0.1nH~約10nH的高Q電感器。還應該注意到，該“電感器通孔”可以與由特徵層214、240和/或260、262構成的電感器結構組合，如下文參照圖8(xxxv)等所述。電容器248和電感器244的組合能夠提供RF濾波器。
參照步驟9(xxxiii)~步驟9(xL)，描述制造濾波器的端口的技術。
參照步驟9(xxxiii)，在基質246和暴露的銅通孔(電感器)244端部上濺射鈦種子層252。參照步驟9(xxxiv)，接著在鈦層252上濺射銅層254。
參照步驟9(xxxv)，在複合結構250的每一面上布設光刻膠層256、258並圖案化。參照步驟9(xxxvi)，在圖案化的光刻膠256、258中電鍍銅260、262以形成端口。
參照步驟9(xxxvii)，接著剝除光刻膠層256、258，留下直立的銅。參照步驟9(xxxviii)，蝕刻掉鈦層和銅層。在該工藝中，銅焊盤260、262略微受損。
由此形成的空腔中可填充阻焊層264-步驟9(xxxix)，並且利用ENEPIG 266保護銅-步驟9(xL)或採用其它合適的端接技術。
參照圖10a，其為示出圖9(xL)結構的三維視圖，參照圖10b，其為等價電路圖，參照圖10c，其基本上為圖9(xL)的結構，應當理解的是，由此形成的結構實質上是由四個端口P1、P2、P3、P4、電容器C和電感器L組成的基礎LC低通濾波器300。
參照圖10d，在利用圖10(xxxiii)所示的等離子體蝕刻步驟的變化制造技術中，通孔V2的覆蓋區限定電容器C2的電容和尺寸，其中多余的材料通過等離子體蝕刻被蝕刻掉。因此，圖10d是等同於圖10a的基礎LC低通濾波器的示意截面圖，其中通孔柱V2的頂部限定電容器的電極和介電層的尺寸，如圖2~7所示的結構。
圖10e是圖10a的另一基礎LC低通濾波器的示意截面圖，其中電容器C3的上電極是通孔柱V3，而沒有沈積貴金屬上電極。在此，必須從電介質上仔細移除所有的銅種子層。
應當理解的是，圖8和圖8(i)~圖8(xxxii)以及圖9(xxxiii)~圖9(xL)所具體示出的技術可用於制造非常寬範圍的具有不同特性的濾波器電路。例如，參照圖11a和11b，可以制造基礎LC高通濾波器。參照圖12a和12b，可以制造基礎LC串聯帶通濾波器，參照圖13a和13b，可以制造基礎LC並聯帶通濾波器。參照圖14a和14b，利用合適的變化方案，特別是可以制造低通並聯-切比雪夫濾波器。
雖然已經描述了單一濾波器，但是應該認識到，實際上隨後可以在大板上共同制造此類濾波器的大型陣列。其它元件也可以伴隨濾波器一起共同制造。濾波器260可以表面安裝在基板上或者通過在其周圍沈積其它的特徵層和通孔層而嵌入到基板中。
通常，嵌入式元件的固有缺點在於，如果發生故障，則嵌入的元件和結構必須捨棄。有時，當元件不能被隔離進行單獨測試時，難以診斷出導致問題的原因。然而，由於對於基板表面上寶貴的基板面的需求以及微型化的趨勢，嵌入式濾波器及其它無源元件具有顯著的優點。
本發明的特徵在於，可以將濾波器及其它無源元件制造為表面安裝的獨立產品，而且可以得到優化並且制造工藝可以與基板制造工藝整合以嵌入該元件。
所形成的電容器的電容取決於電極板面積、電介質厚度及其介電常數。通常，RF濾波器的電容器具有約5~約15pF的電容。可以將電容控制到一個窄範圍內，例如9~12pF，甚至10~11pF。
本發明的電感器可以具有納亨利的電感，即0.2nH~300nH，通常為1nH~約10nH。
可以將這些電感器的電感控制到一個窄範圍內，例如約4nH~約8nH，或者甚至根據需要可控制在小於1nH的範圍內，例如約5nH~約6nH。
上述說明只是以解釋性的方式提供。應當認識到本發明能夠具有多種變化形式。
已經描述了本發明的若幹實施方案。然而，應當理解的是，可以進行各種改變而不偏離本發明的實質和範圍。因此，其它實施方案也在所附請求項書的範圍之內。
因此，本領域技術人員將會認識到，本發明不限於上文中具體圖示和描述的內容。而且，本發明的範圍由所附請求項限定，包括上 文所述的各個技術特徵的組合和子組合以及其變化和改進，本領域技術人員在閱讀前述說明後將會預見到這樣的組合、變化和改進。
在請求項書中，術語“包括”及其變體例如“包含”、“含有”等是指所列舉的要素被包括在內，但一般不排除其它要素。
P1、P2‧‧‧端口

Claims (39)

  1. 一種複合電子結構，包括至少一個特徵層和至少一個相鄰的通孔層，所述層在X-Y平面延伸並具有高度z，其中所述複合電子結構包括至少一個電感器和與所述至少一個電感器耦合的至少一個電容器，所述至少一個電容器包括下電極和介電層，並且結合在夾在所述至少一個特徵層和通孔柱之間的通孔層的底部，使得至少一個通孔直立在所述至少一個電容器上並且任選地形成上電極，其中所述通孔層嵌入在聚合物基質中，並且其中所述至少一個電感器形成在選自所述第一特徵層和所述相鄰的通孔層中的至少其一內。
  2. 根據請求項1所述的複合電子結構，其中所述至少一個電容器和所述至少一個電感器串聯耦合。
  3. 根據請求項1所述的複合電子結構，包括在所述通孔層上的至少一個第二特徵層，其中所述至少一個電容器和所述至少一個電感器經由所述特徵層並聯耦合。
  4. 根據請求項1所述的複合電子結構，其中所述至少一個電感器制造在所述特徵層內。
  5. 根據請求項4所述的複合電子結構，其中所述至少一個電感器是螺旋盤繞的。
  6. 根據請求項4所述的複合電子結構，其中所述電感器的電感為至少0.1nH。
  7. 根據請求項4所述的複合電子結構，其中所述電感器的電感小於50nH。
  8. 根據請求項4所述的複合電子結構，其中在通孔層內制造另一電感器。
  9. 根據請求項1所述的複合電子結構，其中所述至少一個電感器制造在通孔層內。
  10. 根據請求項9所述的複合電子結構，其中所述電感器的電感為至少0.1nH。
  11. 根據請求項9所述的複合電子結構，其中所述電感器的電感小於 10nH。
  12. 根據請求項1所述的複合電子結構，其中所述至少一個電感器和所述至少一個電容器提供濾波器，所述濾波器選自包括基本LC低通濾波器、LC高通濾波器、LC串聯帶通濾波器、LC並聯帶通濾波器和低通並聯-切比雪夫濾波器的組別。
  13. 根據請求項1所述的複合電子結構，其中所述聚合物基質還包括玻璃纖維。
  14. 根據請求項1所述的複合電子結構，其中所述聚合物基質包括選自包括聚酰亞胺、環氧樹脂、BT(雙馬來酰亞胺/三嗪)樹脂及其共混物的組別中的聚合物。
  15. 根據請求項1所述的複合電子結構，其中所述聚合物基質還包括平均粒徑0.5微米~30微米的無機顆粒填料，並且所述聚合物基質中的顆粒含量重量百分比為15wt%~30wt%。
  16. 根據請求項1所述的複合電子結構，其中所述電容器包含陶瓷電介質。
  17. 根據請求項1所述的複合電子結構，其中所述電容器的電介質包括由Ta2O5、TiO2、BaO4SrTi和Al2O3構成的組別中的至少一種。
  18. 根據請求項1所述的複合電子結構，其中所述下電極包含貴金屬。
  19. 根據請求項18所述的複合電子結構，其中所述下電極包含選自包括金、鉑和鉭的組別中的金屬。
  20. 根據請求項18所述的複合電子結構，其中所述上電極包含選自包括金、鉑和鉭的組別中的金屬。
  21. 根據請求項18所述的複合電子結構，其中所述上電極包含所述通孔柱。
  22. 根據請求項1所述的複合電子結構，其中所述電容器的截面積由所述通孔柱的截面積限定，仔細控制所述通孔柱的截面積以調節電容器的電容。
  23. 根據請求項1所述的複合電子結構，其中所述至少一個電容器具有1.5pF~300pF的電容。
  24. 根據請求項1所述的複合電子結構，其中所述至少一個電容器具有5~15pF的電容。
  25. 一種制造陣列濾波器的方法，包括通過以下步驟制造電容器：沈積第一電極和陶瓷層並且在所述陶瓷層的一部分上施加通孔柱，使得所述陶瓷層上的所述通孔柱的覆蓋區尺寸限定並控制所述電容器的電容；以及通過以下步驟制造電感器：將銅電鍍進光刻膠圖案中，剝除所述光刻膠以及層壓。
  26. 根據請求項25所述的方法，其中所述介電材料選自包括Ta2O5、TiO2、BaO4SrTi和Al2O3的組別。
  27. 根據請求項25所述的方法，其中所述電極層選自包括金、鉑和鉭的組別。
  28. 根據請求項25所述的方法，還包括沈積選自包括金、鉑和鉭的組別的上電極，在所述上電極上沈積精確尺寸的銅通孔柱，以及選擇性移除過量的上電極、電介質和下電極以控制所述電容器的尺寸。
  29. 根據請求項28所述的方法，其中通過等離子體蝕刻來移除過量的上電極、電介質和下電極。
  30. 根據請求項25所述的方法，其中通過包括以下步驟的方法制造所述電容器：(i)獲取載體；(ii)沈積阻擋層；(iii)減薄阻擋層；(iv)在所述載體層上沈積薄銅層；(v)沈積第一電極材料層；(vi)沈積介電材料層；(vii)沈積第二電極材料層；(viii)在所述第二電極上沈積上銅層；(ix)在所述上銅層上施加光刻膠並將其圖案化；(x)蝕刻掉所述上銅層中暴露的銅；(xi)蝕刻掉所述第二電極層中暴露的材料，所述介電材料層中暴露的介電材料和所述第一電極層中暴露的材料；以及(xii)剝除所述光刻膠。
  31. 根據請求項30所述的方法，其中沈積介電材料層的步驟(vi)包括濺射陶瓷層，並且還包括在濺射陶瓷層之前或之後沈積鋁層，然後將鋁氧化成較不致密的氧化鋁，由此使氧化鋁生長進入所述陶瓷層的缺陷中並密封所述缺陷。
  32. 根據請求項31所述的方法，其中所述載體選自由犧牲銅基板和其上附著快速釋放銅薄膜的銅載體構成的組別。
  33. 根據請求項25所述的方法，其中所述電感器通過以下步驟制造：在減薄至暴露出至少一個銅通孔的介電聚合物上沈積銅種子層，由此提供導電連接；布設光刻膠層；圖案化所述光刻膠以產生細長形狀的通孔；在所述光刻膠中沈積銅以形成電感器；剝除所述光刻膠；蝕刻掉所述種子層；以及進行層壓。
  34. 根據請求項33所述的方法，其中在所述銅種子層之前沈積鈦種子層。
  35. 根據請求項34所述的方法，其中所述電感器通過以下步驟制造：在減薄至暴露出至少一個銅通孔的介電聚合物上沈積銅種子層，由此提供導電連接；布設光刻膠層；圖案化所述光刻膠以產生螺旋狀特徵結構；在所述光刻膠中沈積銅以形成電感器；剝除所述光刻膠層；以及蝕刻掉所述種子層。
  36. 根據請求項35所述的方法，還包括進行層壓。
  37. 根據請求項35所述的方法，其中在所述銅種子層之前沈積鈦種子層。
  38. 根據請求項37所述的方法，還包括：將濾波器陣列嵌入在聚合物基質中； 將所述聚合物基質減薄以暴露出通孔端部；通過在減薄的聚合物基質的兩面上布設光刻膠來施加端子；在光刻膠圖案中沈積銅焊盤；剝除所述光刻膠；在銅焊盤之間布設阻焊層；以及施加保護塗層。
  39. 根據請求項38所述的方法，其中所述保護塗層可選自ENEPIG和有機清漆。
TW103107149A 2013-08-08 2014-03-04 具有嵌入式濾波器的多層電子結構 TW201507567A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/962,316 US10014843B2 (en) 2013-08-08 2013-08-08 Multilayer electronic structures with embedded filters

Publications (1)

Publication Number Publication Date
TW201507567A true TW201507567A (zh) 2015-02-16

Family

ID=51277608

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103107149A TW201507567A (zh) 2013-08-08 2014-03-04 具有嵌入式濾波器的多層電子結構

Country Status (5)

Country Link
US (2) US10014843B2 (zh)
JP (1) JP6357714B2 (zh)
KR (2) KR20150018333A (zh)
CN (1) CN103985698B (zh)
TW (1) TW201507567A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI716476B (zh) * 2015-10-23 2021-01-21 新加坡商海特根微光學公司 電接觸總成
TWI797482B (zh) * 2020-06-29 2023-04-01 大陸商珠海越亞半導體股份有限公司 積體被動裝置封裝結構製作方法
TWI833387B (zh) * 2022-03-25 2024-02-21 大陸商珠海越亞半導體股份有限公司 具有濾波功能的導通基板、載板佈線結構及其製作方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014843B2 (en) * 2013-08-08 2018-07-03 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with embedded filters
US10446335B2 (en) 2013-08-08 2019-10-15 Zhuhai Access Semiconductor Co., Ltd. Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
CN104241745B (zh) * 2014-09-05 2017-12-01 中国科学院微电子研究所 一种微带滤波器
US10340199B2 (en) * 2014-11-20 2019-07-02 Mediatek Inc. Packaging substrate with block-type via and semiconductor packages having the same
JP6695066B2 (ja) * 2014-11-27 2020-05-20 ツーハイ アクセス セミコンダクター カンパニー リミテッド フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
TWI612540B (zh) * 2015-01-27 2018-01-21 瑞昱半導體股份有限公司 積體電感結構及其製造方法
CN107710605B (zh) * 2016-06-06 2021-06-15 华为技术有限公司 互感耦合滤波器及无线保真WiFi模组
CN106158835B (zh) * 2016-07-08 2018-09-28 西安理工大学 一种基于硅通孔技术的低通滤波器
WO2018063279A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Vertical embedded component in a printed circuit board blind hole
DE102017108384A1 (de) * 2017-04-20 2018-10-25 Epcos Ag Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements
KR102418671B1 (ko) * 2017-07-07 2022-07-12 3디 글래스 솔루션즈 인코포레이티드 패키지 광활성 유리 기판들에서 ｒｆ 시스템을 위한 2ｄ 및 3ｄ 집중 소자 디바이스들
TWI672840B (zh) * 2017-07-25 2019-09-21 矽品精密工業股份有限公司 電子封裝件暨基板結構與製法
US10930425B2 (en) 2017-10-25 2021-02-23 Samsung Electro-Mechanics Co., Ltd. Inductor
US11031382B2 (en) 2018-10-03 2021-06-08 Advanced Semiconductor Engineering, Inc. Passive element, electronic device and method for manufacturing the same
CN111342788A (zh) * 2018-12-18 2020-06-26 天津大学 提高电子器件在高频频段内的抑制度或隔离度的结构和方法
JP7355827B2 (ja) 2018-12-20 2023-10-03 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス
CN113228503A (zh) * 2018-12-20 2021-08-06 阿维科斯公司 包括高精度电感器的多层电子装置
DE112019006358T5 (de) 2018-12-20 2021-10-28 Avx Corporation Hochfrequenzmehrschichtfilter
CN113196561B (zh) * 2018-12-20 2022-08-23 京瓷Avx元器件公司 包括减少回波信号的突出部的多层滤波器
DE112019006353T5 (de) 2018-12-20 2021-09-09 Avx Corporation Mehrschichtfilter mit einem kondensator; der mit mindestens zwei durchkontaktierungen verbunden ist
CN111968972B (zh) * 2020-07-13 2024-03-26 深圳市汇芯通信技术有限公司 一种集成芯片及其制作方法和集成电路
CN112312654B (zh) * 2020-08-14 2021-09-17 珠海越亚半导体股份有限公司 一种嵌埋在玻璃介质中的无源器件结构及其制造方法
CN112436272B (zh) * 2020-12-01 2022-11-29 深圳市锐尔觅移动通信有限公司 天线装置及电子设备
US20240162138A1 (en) * 2021-06-25 2024-05-16 Boe Technology Group Co., Ltd. Method for forming conductive via, conductive via and passive device
CN114157257A (zh) * 2021-12-03 2022-03-08 电子科技大学 一种集成lc滤波器及其制造方法
WO2023225905A1 (zh) * 2022-05-25 2023-11-30 京东方科技集团股份有限公司 滤波器及其制作方法、电子设备
TWI830411B (zh) * 2022-09-29 2024-01-21 立積電子股份有限公司 半導體裝置及形成半導體裝置之方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3679440A (en) * 1971-01-18 1972-07-25 Owens Illinois Inc High k dielectric materials
US4872739A (en) * 1986-03-17 1989-10-10 Northern Telecom Ltd. Optical busbar
US5055966A (en) * 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
US5603847A (en) * 1993-04-07 1997-02-18 Zycon Corporation Annular circuit components coupled with printed circuit board through-hole
JP2550852B2 (ja) * 1993-04-12 1996-11-06 日本電気株式会社 薄膜キャパシタの製造方法
US5708559A (en) * 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US5801916A (en) * 1995-11-13 1998-09-01 Micron Technology, Inc. Pre-patterned contact fill capacitor for dielectric etch protection
JPH10189391A (ja) * 1996-12-26 1998-07-21 Matsushita Electric Ind Co Ltd 固体複合部品の製造方法
JP2877132B2 (ja) * 1997-03-26 1999-03-31 日本電気株式会社 多層プリント基板とその製造方法
US5879985A (en) * 1997-03-26 1999-03-09 International Business Machines Corporation Crown capacitor using a tapered etch of a damascene lower electrode
US5886597A (en) * 1997-03-28 1999-03-23 Virginia Tech Intellectual Properties, Inc. Circuit structure including RF/wideband resonant vias
US6241838B1 (en) * 1997-09-08 2001-06-05 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
JP3322199B2 (ja) * 1998-01-06 2002-09-09 株式会社村田製作所 多層セラミック基板およびその製造方法
US6025226A (en) * 1998-01-15 2000-02-15 International Business Machines Corporation Method of forming a capacitor and a capacitor formed using the method
US6061228A (en) * 1998-04-28 2000-05-09 Harris Corporation Multi-chip module having an integral capacitor element
US6278153B1 (en) * 1998-10-19 2001-08-21 Nec Corporation Thin film capacitor formed in via
JP2000295007A (ja) * 1999-04-05 2000-10-20 Tdk Corp 積層形バンドパスフィルタ
JP2001156569A (ja) * 1999-11-26 2001-06-08 Murata Mfg Co Ltd 積層型ｌｃ複合部品
US6680542B1 (en) * 2000-05-18 2004-01-20 Agere Systems Inc. Damascene structure having a metal-oxide-metal capacitor associated therewith
JP4256575B2 (ja) * 2000-08-15 2009-04-22 パナソニック株式会社 バイアホールを備えた高周波受動回路および高周波増幅器
US6440845B1 (en) * 2000-10-05 2002-08-27 United Microelectronics Corp. Method of fabricating interconnect of capacitor
IL141118A0 (en) * 2001-01-25 2002-02-10 Cerel Ceramics Technologies Lt A method for the implementation of electronic components in via-holes of a multi-layer multi-chip module
US6621012B2 (en) * 2001-02-01 2003-09-16 International Business Machines Corporation Insertion of electrical component within a via of a printed circuit board
EP1251577B1 (en) * 2001-04-19 2007-04-25 Interuniversitair Microelektronica Centrum Vzw Fabrication of integrated tunable/switchable passive microwave and millimeter wave modules
TW561805B (en) * 2001-05-16 2003-11-11 Unimicron Technology Corp Fabrication method of micro-via
JP4604398B2 (ja) 2001-06-11 2011-01-05 ソニー株式会社 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
US6821015B2 (en) * 2002-01-25 2004-11-23 Robert Hammer Conducted heat vector sensor
JP3863464B2 (ja) * 2002-07-05 2006-12-27 株式会社ヨコオ フィルタ内蔵アンテナ
US6919233B2 (en) * 2002-12-31 2005-07-19 Texas Instruments Incorporated MIM capacitors and methods for fabricating same
JP2004274267A (ja) 2003-03-06 2004-09-30 Sony Corp マルチアンテナ装置
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
KR100545202B1 (ko) * 2003-10-06 2006-01-24 동부아남반도체 주식회사 캐패시터 제조 방법
JP3977796B2 (ja) * 2003-10-29 2007-09-19 株式会社東芝 半導体装置
US7157992B2 (en) * 2004-03-08 2007-01-02 Wemtec, Inc. Systems and methods for blocking microwave propagation in parallel plate structures
TWI237385B (en) * 2004-11-12 2005-08-01 Advanced Semiconductor Eng Inductor and capacitor implemented with build-up via
JP4762531B2 (ja) * 2004-11-30 2011-08-31 太陽誘電株式会社 電子部品及びその製造方法
US7268645B2 (en) * 2005-05-09 2007-09-11 Seiko Epson Corporation Integrated resonator structure and methods for its manufacture and use
CN1925720B (zh) * 2005-09-01 2010-04-14 日本特殊陶业株式会社 布线基板、电容器
US7742314B2 (en) * 2005-09-01 2010-06-22 Ngk Spark Plug Co., Ltd. Wiring board and capacitor
JP5209910B2 (ja) 2005-09-20 2013-06-12 パナソニック株式会社 Ｌｅｄ照明器具
JP2007129565A (ja) * 2005-11-04 2007-05-24 Alps Electric Co Ltd ローパスフィルタ
JP4518013B2 (ja) * 2005-12-14 2010-08-04 Ｔｄｋ株式会社 電子部品
KR100652298B1 (ko) * 2005-12-28 2006-11-30 동부일렉트로닉스 주식회사 반도체 소자의 ｍｉｍ 캐패시터 제조 방법
US7519328B2 (en) * 2006-01-19 2009-04-14 Murata Manufacturing Co., Ltd. Wireless IC device and component for wireless IC device
JP4793014B2 (ja) 2006-02-17 2011-10-12 大日本印刷株式会社 受動素子内蔵配線基板およびその製造方法
KR100831268B1 (ko) * 2006-12-29 2008-05-22 동부일렉트로닉스 주식회사 반도체 소자의 커패시터 및 그 형성방법
US7589394B2 (en) * 2007-04-10 2009-09-15 Ibiden Co., Ltd. Interposer
US8064214B2 (en) * 2008-01-04 2011-11-22 Dialogic Corporation Press fit passive component
US8017997B2 (en) * 2008-12-29 2011-09-13 International Business Machines Corporation Vertical metal-insulator-metal (MIM) capacitor using gate stack, gate spacer and contact via
CN102668734B (zh) * 2009-12-24 2016-02-03 株式会社村田制作所 电路模块
US8405135B2 (en) * 2010-10-05 2013-03-26 International Business Machines Corporation 3D via capacitor with a floating conductive plate for improved reliability
JP5726609B2 (ja) * 2011-04-15 2015-06-03 富士通セミコンダクター株式会社 容量素子および半導体装置
US20130048355A1 (en) * 2011-08-30 2013-02-28 Ibiden Co., Ltd. Printed wiring board
JP2013258363A (ja) * 2012-06-14 2013-12-26 Taiyo Yuden Co Ltd コンデンサ、構造体及びコンデンサの製造方法
JP2014011419A (ja) * 2012-07-03 2014-01-20 Taiyo Yuden Co Ltd コンデンサ
US9349788B2 (en) * 2013-08-08 2016-05-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Thin film capacitors embedded in polymer dielectric
US10014843B2 (en) * 2013-08-08 2018-07-03 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with embedded filters
US10446335B2 (en) * 2013-08-08 2019-10-15 Zhuhai Access Semiconductor Co., Ltd. Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
US9601545B1 (en) * 2015-10-15 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Series MIM structures compatible with RRAM process

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI716476B (zh) * 2015-10-23 2021-01-21 新加坡商海特根微光學公司 電接觸總成
TWI797482B (zh) * 2020-06-29 2023-04-01 大陸商珠海越亞半導體股份有限公司 積體被動裝置封裝結構製作方法
TWI833387B (zh) * 2022-03-25 2024-02-21 大陸商珠海越亞半導體股份有限公司 具有濾波功能的導通基板、載板佈線結構及其製作方法

Also Published As

Publication number Publication date
KR101701737B1 (ko) 2017-02-02
JP6357714B2 (ja) 2018-07-18
US10014843B2 (en) 2018-07-03
US10236854B2 (en) 2019-03-19
KR20150018333A (ko) 2015-02-23
CN103985698B (zh) 2017-05-17
CN103985698A (zh) 2014-08-13
US20150042415A1 (en) 2015-02-12
KR20160023753A (ko) 2016-03-03
US20180367114A1 (en) 2018-12-20
JP2015035569A (ja) 2015-02-19

Similar Documents

Publication Publication Date Title
US10236854B2 (en) Multilayer electronic structures with embedded filters
JP6296331B2 (ja) ポリマー誘電体内に埋め込まれる薄フィルムコンデンサ、及び、コンデンサの制作方法
US10446335B2 (en) Polymer frame for a chip, such that the frame comprises at least one via in series with a capacitor
JP6695066B2 (ja) フレームがコンデンサと直列に少なくとも１個のビアを備えるようなチップ用のポリマーフレーム
JP6079993B2 (ja) 多層穴を製作するためのプロセス
KR101680593B1 (ko) 내장형 칩 패키지 구조물
US20080055873A1 (en) Electronic part module and method of making the same
JP6590179B2 (ja) 多層複合電子構造体の側面を終端する方法
JP2014239200A (ja) 新規な終端部およびチップと基板との間の連結部
JP6459107B2 (ja) 多層電子支持構造体の製作方法
TW201404267A (zh) 具有不同尺寸通孔的多層電子結構
KR20150126767A (ko) 폴리머 프레임이 커패시터와 직렬인 적어도 하나의 비아를 구비하도록 하는, 칩용 폴리머 프레임
JP2006186037A (ja) インダクタチップ、その製造方法及び実装方法