TWI716476B - 電接觸總成 - Google Patents

電接觸總成 Download PDF

Info

Publication number
TWI716476B
TWI716476B TW105134337A TW105134337A TWI716476B TW I716476 B TWI716476 B TW I716476B TW 105134337 A TW105134337 A TW 105134337A TW 105134337 A TW105134337 A TW 105134337A TW I716476 B TWI716476 B TW I716476B
Authority
TW
Taiwan
Prior art keywords
electrical contact
electrical
layer
structured
structured layer
Prior art date
Application number
TW105134337A
Other languages
English (en)
Other versions
TW201722222A (zh
Inventor
博真 特桑諾維克
彼得 立歐
Original Assignee
新加坡商海特根微光學公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商海特根微光學公司 filed Critical 新加坡商海特根微光學公司
Publication of TW201722222A publication Critical patent/TW201722222A/zh
Application granted granted Critical
Publication of TWI716476B publication Critical patent/TWI716476B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一種電接觸總成包含在該總成之相對側上具有第一及第二電接觸表面之電接觸件。該電接觸總成係藉由一結構化程序(例如，光結構化程序)且藉由電鍍而製造。該等第一及第二電接觸表面可相對於彼此以例如至少5微米之一精度定位。此外，該電接觸總成之厚度在一些情況中可為至多17微米。該電接觸總成可包含整合式主動光電子元件、包覆模製件、光學元件及非透明壁。

Description

電接觸總成
本發明係關於電接觸總成及複數個電接觸總成。
通常，經由電接觸件將一電子裝置電安裝至一印刷電路板(PCB)。接著，可將PCB電安裝至一主機裝置，因此將電子裝置電安裝至主機裝置。通常藉由使用經製造貫穿PCB之導通孔而實施電接觸件。然而，製造無失準的導通孔對於大規模、低成本的製造而言係一挑戰性任務。可難以製造經製造具有一有意偏移之無失準的導通孔。此外，製造愈來愈小的主機裝置(諸如可攜式、手持式計算裝置)之傾向已產生對具有精確放置之導通孔及其他電接觸件之特別薄的PCB之需要。
本發明描述電接觸總成及用於製造電接觸總成之方法。電接觸總成可經製造具有特別薄的尺寸。此外，在一些情況中，電接觸總成可經製造具有無失準的電接觸件。在一些實施方案中，電接觸總成克服上文描述之挑戰及限制。 例如，在一個態樣中，一種電接觸總成包含複數個電接觸件，該複數個電接觸件之各者係實質上導電的且具有分別佈置於該電接觸件之相對側上之一第一電接觸表面及一第二電接觸表面。該等電接觸件由實質上電絕緣之複數個電絕緣體插入。 一些實施方案包含以下特徵之一或多者。例如，在一些情況中，該電接觸總成包含具有偏移第一及第二電接觸表面之至少一個電接觸件。該等偏移第一及第二電接觸表面可以例如至少5微米之一精度定位。 在一些例項中，該電接觸總成包含複數個電絕緣體，其等至少部分由可固化環氧樹脂構成。該等電接觸件可經配置使得可固化環氧樹脂符合該等電接觸件。 在一些例項中，該電接觸總成包含複數個電絕緣體內之至少一個電絕緣體，該至少一個電絕緣體圍繞至少一個第一電接觸表面延伸。該電絕緣體形成側壁，其中該等側壁劃定與至少一個第一電接觸表面相關聯之一腔室。該電絕緣體具有連續側壁，其中其較小尺寸以與該等電接觸件之電接觸表面正交之一方向定位。 在一些情況中，該電接觸總成包含複數個電接觸件，該複數個電接觸件之各者係實質上導電的。各電接觸件可具有分別佈置於電接觸件之相對側上之一第一電接觸表面及一第二電接觸表面。該等電接觸件由實質上電絕緣之複數個電絕緣體插入。此外，該等電絕緣體可至少部分由一機械穩健結構化層構成。 在一些實施方案中，該機械穩健結構化層包含分散於一光阻劑內之纖維或顆粒。可在製造期間將機械穩健結構化層併入至一電接觸總成中。該電接觸總成可具有最小尺寸，其中其最小尺寸以與複數個電接觸件之該等電接觸表面正交之一方向定位。 在一些情況中，至少一個側壁元件安裝於該機械穩健結構化層之一表面上，其中該至少一個側壁元件劃定與至少一個第一電接觸表面相關聯之一腔室。 在一些例項中，該等第一電接觸表面之至少一者包含電連接至該至少一個第一電接觸表面之一主動光電子構件。 在一些例項中，該電接觸總成具有對由一主動光電子構件發射或可由該主動光電子構件偵測之電磁輻射實質上非透明之一側壁元件。 在一些實施方案中，該等第一電接觸表面之至少一者包含電連接至該至少一個第一電接觸表面之一主動光電子構件。 在一些情況中，該主動光電子構件包含一發射器及/或一偵測器以及一透明材料包覆模製件。該透明材料包覆模製件可保護該主動光電子構件免受灰塵、水分或其他外來物質之擾。 在另一例示性態樣中，該透明包覆模製件之一表面劃定一光學元件。該透明包覆模製件可允許一電接觸總成在與電接觸件之電接觸表面正交之一方向上展現一特別薄的尺寸。 在另一態樣中，一種用於製造一電接觸總成或複數個電接觸總成之方法包含：將一導電層施覆至一基板之一表面；將電接觸件施覆至該導電層；將一第一結構化層施覆至該導電層之一表面；使該第一結構化層經受一結構化處理，該處理建立結構邊界；使該第一結構化層經受一顯影處理，使得藉由該第一結構化層及該導電層形成界定電接觸件之負片之結構；電鍍該導電層使得該等負片填充有鍍覆材料，藉此在該等負片內形成電接觸件；移除該等第一結構化層；將該基板、導電層及電接觸件安裝至一工具中，其中該工具包含用於將可成形材料引導於該等電接觸件之間之導管，該可成形材料界定電絕緣體；自該導電層、該等電接觸件及該等電絕緣體移除該基板；及沿單粒化線單粒化電接觸件。 一些實施方案包含以下特徵之一或多者。例如，對於該方法，其包含製造該導電層以容許該導電層特別薄。 在一些情況中，製造該結構化層容許在製造期間客製化該結構化層之厚度。 在一些例項中，製造該結構化層容許該結構化層之該厚度特別薄。例如，該結構化層之該厚度在一些情況中可不多於17微米。 在一些實施方案中，一結構化處理容許高度精確地定位隨後鍍覆之電接觸件。該定位之精度可為例如至少5微米。 在一些例項中，用於製造一電接觸總成之該方法係在一晶圓級實施(例如，一次製造數十個、數百個或數千個電接觸件)。 在一些情況中，用於製造一電接觸總成之該方法包含：將一導電層施覆至一基板之一表面；將電接觸件施覆至該導電層；將一第一結構化層施覆至該導電層之一表面；使該第一結構化層經受一結構化處理，該處理建立結構邊界；將一第二結構化層施覆至該第一結構化層之一表面；使該第二結構化層經受一結構化處理，該處理建立結構邊界；使該等第一及第二結構化層經受一顯影處理，使得藉由該等第一及第二結構化層以及該導電層形成界定電接觸件之負片之結構；電鍍該導電層使得該等負片填充有鍍覆材料，藉此在該等負片內形成電接觸件；移除該等第一及第二結構化層；將該基板、導電層及電接觸件安裝至一工具中，其中該工具包含用於將可成形材料引導於該等電接觸件之間之導管，該可成形材料界定電絕緣體；自該導電層、該等電接觸件及該等電絕緣體移除該基板；及沿單粒化線單粒化電接觸件。在此等實施方案中，具有分別佈置於該等電接觸件之相對側上之第一及第二電接觸表面之電接觸件在一些例項中各自偏移。在一些例項中，該偏移具有5微米或更小之一精度。該方法可在一晶圓級實施(例如，一次製造數十個、數百個或數千個電接觸件)。 在一些實施方案中，用於製造一電接觸總成之該方法包含：將一導電層施覆至一基板之一表面；將電接觸件施覆至該導電層；將一第一穩健結構化層施覆至該導電層之一表面；使該第一穩健結構化層經受一結構化處理，該處理建立結構邊界；使該第一穩健結構化層經受一顯影處理，使得藉由該等第一及第二穩健結構化層及該導電層形成界定電接觸件之負片之結構；電鍍該導電層使得該等負片填充有鍍覆材料，藉此在該等負片內形成電接觸件；將該基板、導電層、該等第一結構化層及電接觸件安裝至一工具中，其中該工具包含用於引導可成形材料以形成具有第一電接觸表面之該等電接觸件之一側上的側壁元件之導管；自該導電層、該等電接觸件及該等電絕緣體移除該基板；及沿單粒化線單粒化電接觸件。該方法可在一晶圓級實施(例如，一次製造數十個、數百個或數千個電接觸件)。 在一些例項中，一種用於製造一電接觸總成之方法包含：將一導電層施覆至一基板之一表面；將電接觸件施覆至該導電層；將一第一穩健結構化層施覆至該導電層之一表面；使該第一穩健結構化層經受一結構化處理，該處理建立結構邊界；將一第二穩健結構化層施覆至該第一穩健結構化層之一表面；使該第二穩健結構化層經受一結構化處理，該處理建立結構邊界；使該等第一及第二穩健結構化層經受一顯影處理，使得藉由該等第一及第二穩健結構化層及該導電層形成界定電接觸件之負片之結構；電鍍該導電層使得該等負片填充有鍍覆材料，藉此在該等負片內形成電接觸件；將該基板、導電層、該等第一及第二穩健結構化層及電接觸件安裝至一工具中，其中該工具包含用於引導可成形材料以形成具有第一電接觸表面之該等電接觸件之一側上的側壁元件之導管；自該導電層、該等電接觸件及該等電絕緣體移除該基板；及沿單粒化線單粒化電接觸件。該方法可在一晶圓級實施(例如，一次製造數十個、數百個或數千個電接觸件)。 在一些例項中，用於製造一電接觸總成之該方法包含：將一可釋放層施覆至一基板之一表面，該可釋放層係在一導電層與該基板之間；及藉由釋放該可釋放層而自電接觸件及電絕緣體移除該基板。 在一些情況中，用於製造一電接觸總成之該方法包含使一結構化層或穩健結構化層經受選擇性照射。 在一些實施方案中，用於製造一電接觸總成之該方法包含在其他例項中用輻射(諸如紫外線輻射及/或紅外線輻射)照射該可釋放層。 在一些情況中，用於製造一電接觸總成之該方法包含提供對紫外線及/或紅外線輻射實質上透明之一基板。 自以下[實施方式]、隨附圖式及申請專利範圍將容易瞭解其他態樣、特徵及優點。
圖1A描繪一電接觸總成100A之一實例。電接觸總成100A包含電接觸件101。各電接觸件101包含分別佈置於電接觸件101之相對側上之一第一電接觸表面103及一第二電接觸表面105。電接觸總成100A進一步包含插入於電接觸件101之間使得電接觸件101彼此電絕緣之電絕緣體107。圖1A至圖1F中繪示之例示性實施方案繪示電接觸件101之至少一者具有彼此偏移之第一電接觸表面103及第二電接觸表面105 (參見圖1A左側電接觸件101)。然而，電接觸件101無需各自具有偏移第一電接觸表面103及第二電接觸表面105。電接觸件101係實質上導電的且可藉由電鍍而製造。實質上導電在本文中用以指示對於一給定應用，導電分量之合理效能可由本發明所屬領域之一般技術者預期。電接觸件101可至少部分由任何數目種適合金屬或其等各自合金(舉例而言，諸如銅、鎳、鐵、錫、銀、金、鋅、鈀、銠、鉑之金屬)及/或含非金屬之金屬合金(諸如鋼)構成。電絕緣體107係電絕緣的且可至少部分由具有適合電絕緣性質之任何聚合材料(諸如環氧樹脂)構成。在一些例項中，電絕緣體107可包含其他材料，諸如無機或有機添加劑或填料，諸如碳。在一些實施方案中，電絕緣體107對一特定波長或波長範圍之電磁輻射可為實質上非透明。實質上非透明在本文中用以指示對於一給定應用，非透明分量之合理效能可由本發明所屬領域之一般技術者預期。在一些實施方案中，電接觸件101及電絕緣體107可經製造而具有特別薄的尺寸，諸如17微米或甚至更小。而在其他實施方案中，電絕緣體107可經製造而具有較大尺寸，諸如50微米或甚至數百微米。在各種實施方案中，電接觸件101及電絕緣體107可以特別高的精度(諸如在5微米內)定位。此外，第一及第二電接觸表面可以特別高的精度(諸如在5微米內)定位。 圖1B描繪一電接觸總成之另一實例。一電接觸總成100B包含上文描述之電接觸件101、第一電接觸表面103及第二電接觸表面105。在此實施方案中，電絕緣體107包含一第一結構化層237及一第二結構化層245。第一結構化層237及第二結構化層245可至少部分由一已顯影的光結構化材料(例如，一光阻劑)構成。第一結構化層237及第二結構化層245可為實質上電絕緣的，且可包含添加劑或其他組分以改良第一結構化層237及第二結構化層245之機械性質(例如，改良第一結構化層237及第二結構化層245之穩健性)。實質上電絕緣在本文中用以指示對於一給定應用，電絕緣分量之合理效能可由本發明所屬領域之一般技術者預期。此等添加劑或其他組分可包含玻璃纖維、玻璃顆粒或能夠分別賦予穩健性給第一結構化層237及第二結構化層245之其他材料。電接觸總成100B進一步包含一側壁元件109。側壁元件109可至少部分由任何聚合材料(諸如環氧樹脂)構成。在一些例項中，側壁元件109可包含其他材料，諸如無機或有機添加劑或填料，諸如碳。在一些實施方案中，側壁元件109對一特定波長或波長範圍之電磁輻射可為實質上非透明。對一特定波長實質上非透明在本文中用以指示對於一給定應用，非透明分量之合理效能可由本發明所屬領域之一般技術者預期。側壁元件109可部分劃定一腔室111之周邊邊界。 圖1C描繪一電接觸總成之另一實例。一電接觸總成100C包含上文描述之電接觸件101、第一電接觸表面103及第二電接觸表面105。電接觸總成100C進一步包含如上文描述但具有形成一腔室111之側壁之一延伸部之電絕緣體107。 圖1D描繪一電接觸總成之另一實例。一電接觸總成100D包含如上文描述之複數個電接觸件101、複數個第一電接觸表面103、複數個第二電接觸表面105、複數個電絕緣體107及複數個腔室111。此等實施方案可併入至諸如近接模組、計算相機及三維相機之光電子模組中。 圖1E描繪一電接觸總成之另一實例。一電接觸總成100E包含如上文描述之複數個電接觸件101、複數個第一電接觸表面103、複數個第二電接觸表面105、複數個電絕緣體107及複數個腔室111。電接觸總成100E進一步包含多個主動光電子構件113。主動光電子構件113可包含若干主動光電子構件之任一者或其等之組合，例如，垂直腔面射型雷射、其他雷射二極體、光二極體、發光二極體、成像感測器(諸如電荷耦合裝置或互補金屬氧化物半導體裝置)。實際上，儘管描繪多個主動光電子構件113，然在一些實施方案中可包含一單一光電子構件113。例如，在一些實施方案中，上文描述之例示性電接觸總成(參見圖1A至圖1C)可包含僅一單一主動光電子構件。電接觸總成100E進一步包含併入至各腔室111中之一透明包覆模製件115。透明包覆模製件115可至少部分由適於電接觸總成100E之特定功能之任何材料構成。例如，透明包覆模製件115可至少部分由對由主動光電子構件113發射或偵測之電磁輻射(即，光)實質上透明之材料(例如，透明聚矽氧、透明環氧樹脂或其他透明聚合物)構成。又在一些實施方案中，透明包覆模製件115可至少部分由一透明材料構成，且亦可包含用於濾光之一添加劑或其他組分，諸如一染料。 圖1F描繪一電接觸總成之另一實例。一電接觸總成100F包含上文描述之構件，然而，雖然在先前實例中，一些電接觸件101偏移，但電接觸總成100F中之電接觸件101未偏移。因此，在各種實施方案中，電接觸件可偏移或無需偏移。 圖2A描繪製造電接觸總成之一例示性程序流程。一電接觸總成之一製造方法200包含若干製造步驟。在一第一步驟201中(如圖2A中描繪)，可將一導電層231施覆至一基板230。導電層231可至少部分由任何數目種適合金屬或其等各自合金(舉例而言，諸如銅、鎳、鐵、錫、銀、金、鋅、鈀、銠、鉑之金屬)及/或含非金屬之金屬合金(諸如鋼)構成。可藉由任何適合手段(例如，濺鍍或其他沈積技術)將導電層施覆至基板230。基板230可為任何適合材料，諸如一玻璃晶圓。一般而言，基板230應實質上耐受後續步驟中之溶液(例如，酸、顯影液及鍍覆液)。 在另一步驟203中，可將電極235施覆至導電層231之一表面。電接觸件可至少部分由任何導電材料構成，諸如任何數目種適合金屬或其等各自合金(舉例而言，諸如銅、鎳、鐵、錫、銀、金、鋅、鈀、銠、鉑之金屬)及/或含非金屬之金屬合金(諸如鋼)。可藉由任何適合手段(例如，焊接)完成將電極235施覆至導電層231。 在另一步驟205中，可將一第一結構化層237施覆至導電層之一表面241。第一結構化層237可至少部分由可結構化之任何材料(例如，一光結構化材料，諸如一光阻劑)構成。第一結構化層237可特別薄，例如，在一些實施方案中，第一結構化層237可為17微米厚，而在其他實施方案中，第一結構化層237可甚至小於17微米厚。此外，在其他實施方案中，第一結構化層237可較厚，例如50微米或甚至數百微米厚。在一些實施方案中，可將第一結構化層237作為一箔施覆至導電層表面241，而在其他實施方案中，可用旋塗、蒸鍍或一般技術者根據本發明瞭解之任何其他適合手段來施覆第一結構化層237。 在另一步驟207中，可使第一結構化層237經受一結構化處理，其中該處理建立結構邊界243。結構化處理可包含：在將第一結構化層237實施為一光阻劑或其他光結構化材料之實施方案中，用電磁輻射(例如，紫外線輻射及/或紅外線輻射)照射第一結構化層237。在此等實施方案中，用電磁輻射照射之第一結構化層237之部分可建立結構邊界243。結構邊界243可以特別高的精度(例如，5微米或甚至更小)定位。結構邊界243定位之精度促成電接觸件101之定尺寸及定位之精度。 在另一步驟209中，可將一第二結構化層245施覆至第一結構化層237之一表面。如上述，第二結構化層245可至少部分由可結構化之任何材料(例如，一光結構化材料，諸如一光阻劑)構成。第二結構化層245可特別薄，例如，在一些實施方案中，第二結構化層245可為17微米厚，而在其他實施方案中，第二結構化層245可甚至小於17微米厚。此外，在其他實施方案中，第二結構化層245可較厚，例如50微米或甚至數百微米厚。在一些實施方案中，可將第二結構化層245作為一箔施覆至第一結構化層表面239，而在其他實施方案中，可用旋塗、蒸鍍或一般技術者根據本發明瞭解之任何其他適合手段來施覆第二結構化層245。 在另一步驟211中，可使第二結構化層245經受一結構化處理，其中該處理建立額外結構邊界243。結構邊界243可以特別高的精度(例如，5微米或甚至更小)定位。結構邊界243定位之精度促成電接觸件101之定尺寸及定位之精度。在一些實施方案中，一些額外結構邊界243可建立成自第一結構化層237內之結構邊界243偏移。結構化處理可包含：在將第二結構化層245實施為一光阻劑或其他光結構化材料之實施方案中，用電磁輻射(例如，紫外線輻射及/或紅外線輻射)照射第二結構化層245。在此等實施方案中，用電磁輻射照射之第二結構化層245之部分可建立額外結構邊界243。 在另一步驟213中，使第一結構化層237及第二結構化層245分別經受一顯影處理。顯影處理可劃定電接觸件101之負片。電接觸結構之負片係由第一及第二結構化層以及導電層231形成。一般而言，顯影處理移除一些材料(例如，經受上文描述之結構化處理之材料)，經移除材料形成上文描述之電接觸件101之負片。 在另一步驟215中，使導電層經受一電鍍處理，藉此將金屬沈積至導電層231之表面上。金屬(即，鍍覆材料)可為任何數目種適合金屬或其等各自合金(舉例而言，諸如銅、鎳、鐵、錫、銀、金、鋅、鈀、銠、鉑之金屬)及/或含非金屬之金屬合金(諸如鋼)。實行步驟215直至達到金屬之一所要厚度，特定言之直至負片(上文描述)實質上由鍍覆材料完全佔據，其中實質上完全佔據負片之鍍覆材料劃定電接觸件101。 在另一步驟217中，分別移除第一結構化層237及第二結構化層245。例如，在一些實施方案中，使用酸分別移除第一結構化層237及第二結構化層245。而在其他實施方案中，使用其他溶液(例如，鹼或諸如有機溶劑之其他溶劑)分別移除第一結構化層237及第二結構化層245。 在另一步驟219中，可將基板230、導電層231及電接觸件101安裝至一工具249中。工具249可含有用於將可成形材料253 (例如，液體聚合物、樹脂或其他模製化合物)引導於電接觸件101之間之導管。在一些實施方案中，可在壓力作用下將可成形材料253引導至工具249中。在一些實施方案中，可使用一真空將可成形材料253引導於工具249中。而在一些實施方案中，可運用施加熱而將可成形材料253引導至工具249中。隨後可固化(例如，藉由紫外線或熱處理)可成形材料253。因此，在固化可成形材料253之後，可移除工具249。 在另一步驟221中，可自電接觸件101及電絕緣體107移除基板230及導電層231。而在其他實施方案中，可自導電層231、電接觸件101及電絕緣體107移除基板230。在一些實施方案中，如一般技術者根據本發明將瞭解，可機械地(例如，運用施加一剪力)移除基板230與導電層231及/或基板230。在將基板230與導電層231、電接觸件101及電絕緣體107分離之後，可藉由其他處理(例如，經由研磨、拋光或藉由化學方法，諸如用酸性或腐蝕性溶液蝕刻)移除導電層231。 在一些實施方案中，在另一步驟223中，藉由一般技術者根據本發明已知之技術將電接觸件101單粒化成離散電接觸總成100。 圖2B描繪在圖2A中描繪之例示性程序流程200中執行之各個程序步驟。圖2B之上部分描繪在執行步驟205之後的基板230、基板表面233、導電層231、第一結構化層237、第一結構化層表面239及電極235。圖2B之中間部分描繪在執行步驟207之後的基板230、基板表面233、導電層231、第一結構化層237、第一結構化層表面239、電極235及結構邊界243。圖2B之下部分描繪在執行步驟211之後的基板230、基板表面233、導電層231、第一結構化層237、第一結構化層表面239、電極235、結構邊界243、第二結構化層245及額外結構邊界243。圖2B中將一些結構邊界243及額外結構邊界243描繪為偏移。 圖2C描繪在圖2A中描繪之例示性程序流程200中執行之各個程序步驟。圖2C之上部分描繪在執行步驟213之後的基板230、基板表面233、導電層231、第一結構化層237、第一結構化層表面239、電極235、第二結構化層245及結構247。圖2C之中間部分描繪在執行步驟215之後的基板230、基板表面233、導電層231、第一結構化層237、第一結構化層表面239、電極235、第二結構化層245及電接觸件101。圖2C之下部分描繪在執行步驟217之後的基板230、基板表面233、導電層231及電接觸件101。 圖2D描繪在圖2A中描繪之例示性程序流程200中執行之各個程序步驟。圖2D之上部分描繪在執行步驟219之後的基板230、基板表面233、導電層231、電接觸件101、工具249及可成形材料253。圖2D之中間部分描繪在執行步驟221之後的電接觸件101及電絕緣體107。電接觸件101分別具有相對應之第一電接觸表面103及第二電接觸表面105，其等實質上無電絕緣體107。圖2D之下部分描繪單粒化線255，沿該等單粒化線255單粒化離散電接觸總成100 (如圖1A至圖1F中描繪)。 圖3A描繪製造電接觸總成之一例示性程序流程。一電接觸總成之一製造方法300包含若干製造步驟。在一第一步驟301中(如圖3A中描繪)，將一可釋放層331施覆至基板330之一表面。 在另一步驟303中，可將一導電層332施覆至可釋放層331。在一些實施方案中，可釋放層331可有利於將導電層332黏著至基板330。在一些實施方案中，可用一外部刺激來更改黏著性質(即，有利於導電層332與基板330之間的黏著之黏著性質)。例如，在一些實施方案中，可以一正型光阻劑實施可釋放層331。在此等例項中，可用照射(例如，用紫外光照射)來更改黏著性質。在此等例項中，基板330對照射波長(例如，對紫外光)可為實質上透明的。在其他例項中，可釋放層331可以不同材料實施，例如，可釋放層331可實施為在施加熱之情況下失去其黏著性質之一黏著劑。在此等實施方案中，基板330對於對應於紅外光譜之波長可為實質上透明的。導電層331可至少部分由任何數目種適合金屬或其等各自合金(舉例而言，諸如銅、鎳、鐵、錫、銀、金、鋅、鈀、銠、鉑之金屬)及/或含非金屬之金屬合金(諸如鋼)構成。可藉由任何適合手段(例如，濺鍍或其他沈積技術)將導電層332施覆至可釋放層331。基板330可為任何適合材料，諸如一玻璃晶圓。一般而言，基板330應實質上耐受後續步驟中之溶液(例如，酸、顯影液及鍍覆液)。 在另一步驟305中，可將電極335施覆至導電層332之一導電層表面341。電極335可至少部分由任何導電材料構成，諸如任何數目種適合金屬或其等各自合金(舉例而言，諸如銅、鎳、鐵、錫、銀、金、鋅、鈀、銠、鉑之金屬)及/或含非金屬之金屬合金(諸如鋼)。可藉由任何適合手段(例如，焊接)完成將電極335施覆至導電層332。 在另一步驟307中，可將一第一結構化層337施覆至導電層之一表面341。第一結構化層337可至少部分由可結構化之任何材料(例如，一光結構化材料，諸如一光阻劑)構成。第一結構化層337可特別薄，例如，在一些實施方案中，第一結構化層337可為17微米厚，而在其他實施方案中，第一結構化層337可甚至小於17微米厚。此外，在其他實施方案中，第一結構化層337可較厚，例如50微米或甚至數百微米厚。在一些實施方案中，可將第一結構化層337作為一箔施覆至導電層表面341，而在其他實施方案中，可用旋塗、蒸鍍或一般技術者根據本發明瞭解之任何其他適合手段來施覆第一結構化層337。 在另一步驟309中，可使第一結構化層337經受一結構化處理，其中該處理建立結構邊界343。結構化處理可包含：在將第一結構化層337實施為一光阻劑或其他光結構化材料之實施方案中，用電磁輻射(例如，紫外線輻射及/或紅外線輻射)照射第一結構化層337。在此等實施方案中，用電磁輻射照射之第一結構化層337之部分可建立結構邊界343。結構邊界343可以特別高的精度(例如，5微米或甚至更小)定位。結構邊界343定位之精度促成電接觸件101之定尺寸及定位之精度。 在另一步驟311中，可將一第二結構化層345施覆至第一結構化層337之一表面。如上述，第二結構化層345可至少部分由可結構化之任何材料(例如，一光結構化材料，諸如一光阻劑)構成。第二結構化層345可特別薄，例如，在一些實施方案中，第二結構化層345可為17微米厚，而在其他實施方案中，第二結構化層345可甚至小於17微米厚。此外，在其他實施方案中，第二結構化層345可較厚，例如50微米或甚至數百微米厚。在一些實施方案中，可將第二結構化層345作為一箔施覆至第一結構化層表面339，而在其他實施方案中，可用旋塗、蒸鍍或一般技術者根據本發明瞭解之任何其他適合手段來施覆第二結構化層345。 在另一步驟313中，可使第二結構化層345經受一結構化處理，其中該處理建立額外結構邊界343。結構邊界343可以特別高的精度(例如，5微米或甚至更小)定位。結構邊界343定位之精度促成電接觸件101之定尺寸及定位之精度。在一些實施方案中，一些額外結構邊界343可建立成自第一結構化層337內之結構邊界343偏移。結構化處理可包含：在將第二結構化層345實施為一光阻劑或其他光結構化材料之實施方案中，用電磁輻射(例如，紫外線輻射及/或紅外線輻射)照射第二結構化層345。在此等實施方案中，用電磁輻射照射之第二結構化層345之部分可建立額外結構邊界343。 在另一步驟315中，使第一結構化層337及第二結構化層345分別經受一顯影處理。顯影處理可劃定電接觸件101之負片。電接觸結構之負片係由第一及第二結構化層以及導電層332形成。一般而言，顯影處理移除一些材料(例如，經受上文描述之結構化處理之材料)，經移除材料形成上文描述之電接觸件101之負片。 在另一步驟317中，使導電層332經受一電鍍處理，藉此將金屬沈積至導電層表面341上。金屬(即，鍍覆材料)可為任何數目種適合金屬或其等各自合金(舉例而言，諸如銅、鎳、鐵、錫、銀、金、鋅、鈀、銠、鉑之金屬)及/或含非金屬之金屬合金(諸如鋼)。實行步驟317直至達到金屬之一所要厚度，特定言之直至負片(上文描述)實質上由鍍覆材料完全佔據，其中實質上完全佔據負片之鍍覆材料劃定電接觸件101。 在另一步驟319中，分別移除第一結構化層337及第二結構化層345。例如，在一些實施方案中，使用酸分別移除第一結構化層337及第二結構化層345。而在其他實施方案中，使用其他溶液(例如，鹼或諸如有機溶劑之其他溶劑)分別移除第一結構化層337及第二結構化層345。 在另一步驟321中，可將基板330、導電層332及電接觸件101安裝至一工具中。工具可含有用於將可成形材料(例如，液體聚合物、樹脂或其他模製化合物)引導於電接觸件101之間之導管。在一些實施方案中，可在壓力作用下將可成形材料引導至工具中。在一些實施方案中，可使用一真空將可成形材料引導於工具中。而在一些實施方案中，可運用施加熱而將可成形材料引導至工具中。隨後可固化(例如，藉由紫外線或熱處理)可成形材料。因此，在固化可成形材料之後，可移除工具。 在另一步驟323中，可自導電層332、電接觸件101及電絕緣體107移除基板330及可釋放層331。而在其他實施方案中，可自導電層332、電接觸件101及電絕緣體107移除基板330。在一些實施方案中，如一般技術者根據本發明將瞭解，可機械地(例如，運用施加一剪力)移除基板330及導電層332。在其他實施方案中，可如上文描述般照射(例如，用紫外光及/或紅外線輻射)可釋放層331。照射可釋放層331可更改基板330與導電層332之間的黏著性，使得基板330與導電層332彼此分離。此在各種實施方案中可為一優點。在將基板330及可釋放層331與導電層332、電接觸件101及電絕緣體107分離之後，可藉由其他處理(例如，經由研磨、拋光或藉由化學方法，諸如用酸性或腐蝕性溶液蝕刻)移除導電層332。 在一些實施方案中，在另一步驟325中，藉由一般技術者根據本發明已知之技術將電接觸件101單粒化成離散電接觸總成100。 圖3B描繪在圖3A中描繪之例示性程序流程300中執行之各個程序步驟。圖3B之上部分描繪在執行步驟307之後的基板330、基板表面333、可釋放層331、導電層332、第一結構化層337、第一結構化層表面339及電極335。圖3B之中間部分描繪在執行步驟309之後的基板330、基板表面333、可釋放層331、導電層332、第一結構化層337、第一結構化層表面339、電極335及結構邊界343。圖3B之下部分描繪在執行步驟313之後的基板330、基板表面333、可釋放層331、導電層332、第一結構化層337、第一結構化層表面339、電極335、結構邊界343、第二結構化層345及額外結構邊界343。圖3B中將一些結構邊界343及額外結構邊界343描繪為偏移。 圖4描繪製造電接觸總成之一例示性程序流程。一電接觸總成之一製造方法400包含若干製造步驟。在一第一步驟401中(如圖4中描繪)，可將一導電層施覆至一基板。導電層可至少部分由任何數目種適合金屬或其等各自合金(舉例而言，諸如銅、鎳、鐵、錫、銀、金、鋅、鈀、銠、鉑之金屬)及/或含非金屬之金屬合金(諸如鋼)構成。可藉由任何適合手段(例如，濺鍍或其他沈積技術)將導電層施覆至基板。基板可為任何適合材料，諸如一玻璃晶圓。一般而言，基板應實質上耐受後續步驟中之溶液(例如，酸、顯影液及鍍覆液)。 在另一步驟403中，可將電接觸件施覆至導電層之一表面。電接觸件可至少部分由任何導電材料構成，諸如任何數目種適合金屬或其等各自合金(舉例而言，諸如銅、鎳、鐵、錫、銀、金、鋅、鈀、銠、鉑之金屬)及/或含非金屬之金屬合金(諸如鋼)。可藉由任何適合手段(例如，焊接)完成將電接觸件施覆至導電層。 在另一步驟405中，可將一第一結構化層施覆至導電層之一表面。第一結構化層可至少部分由可結構化之任何材料(例如，一光結構化材料，諸如一光阻劑)構成。第一結構化層可特別薄，例如，在一些實施方案中，第一結構化層可為17微米厚，而在其他實施方案中，第一結構化層可甚至小於17微米厚。此外，在其他實施方案中，第一結構化層可較厚，例如50微米或甚至數百微米厚。在一些實施方案中，可將第一結構化層作為一箔施覆至導電層表面，而在其他實施方案中，可用旋塗、蒸鍍或一般技術者根據本發明瞭解之任何其他適合手段來施覆第一結構化層。 在另一步驟407中，可使第一結構化層經受一結構化處理，其中該處理建立結構邊界。結構化處理可包含：在將第一結構化層實施為一光阻劑或其他光結構化材料之實施方案中，用電磁輻射(例如，紫外線輻射及/或紅外線輻射)照射第一結構化層。在此等實施方案中，用電磁輻射照射之第一結構化層之部分可建立結構邊界。結構邊界可以特別高的精度(例如，5微米或甚至更小)定位。結構邊界定位之精度促成電接觸件101之定尺寸及定位之精度。 在另一步驟409中，可將一第二結構化層施覆至第一結構化層之一表面。如上述，第二結構化層可至少部分由可結構化之任何材料(例如，一光結構化材料，諸如一光阻劑)構成。第二結構化層可特別薄，例如，在一些實施方案中，第二結構化層可為17微米厚，而在其他實施方案中，第二結構化層可甚至小於17微米厚。此外，在其他實施方案中，第二結構化層可較厚，例如50微米或甚至數百微米厚。在一些實施方案中，可將第二結構化層作為一箔施覆至第一結構化層表面，而在其他實施方案中，可用旋塗、蒸鍍或一般技術者根據本發明瞭解之任何其他適合手段來施覆第二結構化層。 在另一步驟411中，可使第二結構化層經受一結構化處理，其中該處理建立額外結構邊界。結構邊界可以特別高的精度(例如，5微米或甚至更小)定位。結構邊界定位之精度促成電接觸件101之定尺寸及定位之精度。在一些實施方案中，一些額外結構邊界可建立成自第一結構化層內之結構邊界偏移。結構化處理可包含：在將第二結構化層實施為一光阻劑或其他光結構化材料之實施方案中，用電磁輻射(例如，紫外線輻射及/或紅外線輻射)照射第二結構化層。在此等實施方案中，用電磁輻射照射之第二結構化層之部分可建立額外結構邊界。 在另一步驟413中，使第一及第二結構化層分別經受一顯影處理。顯影處理可劃定電接觸件101之負片。電接觸結構之負片係由第一及第二結構化層以及導電層形成。一般而言，顯影處理移除一些材料(例如，經受上文描述之結構化處理之材料)，經移除材料形成上文描述之電接觸件101之負片。 在另一步驟415中，使導電層經受一電鍍處理，藉此將金屬沈積至導電層之表面上。金屬(即，鍍覆材料)可為任何數目種適合金屬或其等各自合金(舉例而言，諸如銅、鎳、鐵、錫、銀、金、鋅、鈀、銠、鉑之金屬)及/或含非金屬之金屬合金(諸如鋼)。實行步驟415直至達到金屬之一所要厚度，特定言之直至負片(上文描述)實質上由鍍覆材料完全佔據，其中實質上完全佔據負片之鍍覆材料劃定電接觸件101。 在另一步驟417中，可將基板、導電層、第一及第二穩健結構化層及電接觸件101安裝至一工具中。工具可含有用於將可成形材料(例如，液體聚合物、樹脂或其他模製化合物)引導於電接觸件101之間之導管。在一些實施方案中，可在壓力作用下將可成形材料引導至工具中。在一些實施方案中，可使用一真空將可成形材料引導於工具中。而在一些實施方案中，可運用施加熱而將可成形材料引導至工具中。隨後可固化(例如，藉由紫外線或熱處理)可成形材料。因此，在固化可成形材料之後，可移除工具。 在另一步驟419中，可自電接觸件101及電絕緣體107移除基板及導電層。而在其他實施方案中，可自導電層、電接觸件101及電絕緣體107移除基板。在一些實施方案中，如一般技術者根據本發明將瞭解，可機械地(例如，運用施加一剪力)移除基板與導電層及/或基板。在將基板與導電層、電接觸件101及電絕緣體107分離之後，可藉由其他處理(例如，經由研磨、拋光或藉由化學方法，諸如用酸性或腐蝕性溶液蝕刻)移除導電層。 在一些實施方案中，在另一步驟421中，藉由一般技術者根據本發明已知之技術將電接觸件101單粒化成離散電接觸總成100。 可在本發明之精神內進行各種修改。例如，在上文已描述之各個製造步驟中；然而，可修改所描述製造步驟之序列及頻率。因此，其他實施方案在申請專利範圍之範疇內。
100A‧‧‧電接觸總成100B‧‧‧電接觸總成100C‧‧‧電接觸總成100D‧‧‧電接觸總成100E‧‧‧電接觸總成100F‧‧‧電接觸總成101‧‧‧電接觸件103‧‧‧第一電接觸表面105‧‧‧第二電接觸表面107‧‧‧電絕緣體109‧‧‧側壁元件111‧‧‧腔室113‧‧‧主動光電子構件115‧‧‧包覆模製件200‧‧‧電接觸總成之製造方法/程序流程201‧‧‧第一步驟203‧‧‧步驟205‧‧‧步驟207‧‧‧步驟209‧‧‧步驟211‧‧‧步驟213‧‧‧步驟215‧‧‧步驟217‧‧‧步驟219‧‧‧步驟221‧‧‧步驟223‧‧‧步驟230‧‧‧基板231‧‧‧導電層233‧‧‧基板表面235‧‧‧電極237‧‧‧第一結構化層239‧‧‧第一結構化層表面241‧‧‧導電層表面243‧‧‧結構邊界245‧‧‧第二結構化層247‧‧‧結構249‧‧‧工具253‧‧‧可成形材料255‧‧‧單粒化線300‧‧‧電接觸總成之製造方法/程序流程301‧‧‧第一步驟303‧‧‧步驟305‧‧‧步驟307‧‧‧步驟309‧‧‧步驟311‧‧‧步驟313‧‧‧步驟315‧‧‧步驟317‧‧‧步驟319‧‧‧步驟321‧‧‧步驟323‧‧‧步驟325‧‧‧步驟330‧‧‧基板331‧‧‧可釋放層332‧‧‧導電層333‧‧‧基板表面335‧‧‧電極337‧‧‧第一結構化層339‧‧‧第一結構化層表面341‧‧‧導電層表面343‧‧‧結構邊界345‧‧‧第二結構化層400‧‧‧電接觸總成之製造方法401‧‧‧第一步驟403‧‧‧步驟405‧‧‧步驟407‧‧‧步驟409‧‧‧步驟411‧‧‧步驟413‧‧‧步驟415‧‧‧步驟417‧‧‧步驟419‧‧‧步驟421‧‧‧步驟
圖1至圖1F描繪例示性電接觸總成。 圖2A描繪製造電接觸總成之一例示性程序流程。 圖2B至圖2D描繪在圖2A中描繪之例示性程序流程中執行之各個程序步驟。 圖3A描繪製造電接觸總成之另一例示性程序流程。 圖3B描繪在圖3A中描繪之例示性程序流程中執行之各個程序步驟。 圖4描繪製造電接觸總成之另一例示性程序流程。
100A‧‧‧電接觸總成
100B‧‧‧電接觸總成
100C‧‧‧電接觸總成
100D‧‧‧電接觸總成
100E‧‧‧電接觸總成
100F‧‧‧電接觸總成
101‧‧‧電接觸件
103‧‧‧第一電接觸表面
105‧‧‧第二電接觸表面
107‧‧‧電絕緣體
109‧‧‧側壁元件
111‧‧‧腔室
113‧‧‧主動光電子構件
115‧‧‧包覆模製件
237‧‧‧第一結構化層
245‧‧‧第二結構化層

Claims (6)

  1. 一種電接觸總成，該總成包括：複數個電接觸件，其等之各者係實質上導電的且具有分別佈置於該電接觸件之相對側上之一第一電接觸表面及一第二電接觸表面；其中該複數個電接觸件由實質上電絕緣之複數個電絕緣體插入；其中該等電絕緣體之至少一者圍繞至少一個第一電接觸表面延伸，該至少一個電絕緣體形成側壁，該等側壁劃定與該至少一個第一電接觸表面相關聯之一腔室。
  2. 如請求項1之電接觸總成，其中該複數個電絕緣體至少部分由至少一結構化層構成。
  3. 如請求項1之電接觸總成，其中該複數個電接觸件之至少一者包含偏移第一及第二電接觸表面。
  4. 如請求項1之電接觸總成，其中該等電絕緣體至少部分由可固化環氧樹脂構成。
  5. 如請求項2之電接觸總成，其中該等電接觸件之至少一者包含偏移第一及第二電接觸表面。
  6. 如請求項2之電接觸總成，其中該至少一結構化層包含分散於一光阻劑內之一添加劑。
TW105134337A 2015-10-23 2016-10-24 電接觸總成 TWI716476B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562245644P 2015-10-23 2015-10-23
US62/245,644 2015-10-23

Publications (2)

Publication Number Publication Date
TW201722222A TW201722222A (zh) 2017-06-16
TWI716476B true TWI716476B (zh) 2021-01-21

Family

ID=58557484

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105134337A TWI716476B (zh) 2015-10-23 2016-10-24 電接觸總成

Country Status (3)

Country Link
US (1) US20180315911A1 (zh)
TW (1) TWI716476B (zh)
WO (1) WO2017069709A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201507567A (zh) * 2013-08-08 2015-02-16 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd 具有嵌入式濾波器的多層電子結構
US9099449B2 (en) * 2010-11-04 2015-08-04 Cascade Microtech, Inc. Resilient electrical interposers, systems that include the interposers, and methods for using and forming the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5099309A (en) * 1990-04-30 1992-03-24 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5207585A (en) * 1990-10-31 1993-05-04 International Business Machines Corporation Thin interface pellicle for dense arrays of electrical interconnects
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US7390740B2 (en) * 2004-09-02 2008-06-24 Micron Technology, Inc. Sloped vias in a substrate, spring-like contacts, and methods of making
US7292055B2 (en) * 2005-04-21 2007-11-06 Endicott Interconnect Technologies, Inc. Interposer for use with test apparatus
FR2931587B1 (fr) * 2008-05-21 2011-05-13 Commissariat Energie Atomique Procede de realisation d'un dispositif optique a composants optoelectroniques integres
CN104285278A (zh) * 2012-05-17 2015-01-14 伊甘图公司 用于电子集成的三维模块

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099449B2 (en) * 2010-11-04 2015-08-04 Cascade Microtech, Inc. Resilient electrical interposers, systems that include the interposers, and methods for using and forming the same
TW201507567A (zh) * 2013-08-08 2015-02-16 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co Ltd 具有嵌入式濾波器的多層電子結構

Also Published As

Publication number Publication date
TW201722222A (zh) 2017-06-16
WO2017069709A1 (en) 2017-04-27
US20180315911A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
CN108701726B (zh) 具有孔径的光电模组及其制造
WO2017176213A1 (en) Thin optoelectronic modules with apertures and their manufacture
TWI591762B (zh) 封裝裝置及其製作方法
CN104465542A (zh) 具有模塑通孔的叠层封装结构
TWI708316B (zh) 模製的電路基板
US11018269B2 (en) Thin optoelectronic modules with apertures and their manufacture
CN111356664B (zh) 使用保护性材料的贯穿玻璃通孔的制造
US20170154856A1 (en) Chip Protection Envelope and Method
US10629781B2 (en) Semiconductor element and method for production thereof
EP2940528A1 (en) Method of fabricating substrate structure and substrate structure fabricated by the same method
TWI716476B (zh) 電接觸總成
CN104766832B (zh) 制造半导体封装基板的方法及用其制造的半导体封装基板
CN107846784B (zh) 一种高密度嵌入式线路的制作方法
KR20160001827A (ko) 인쇄회로기판 제조방법
TWI642334B (zh) 電路板及其製造方法
CN105430925A (zh) 厚铜线路板制作方法
JP6338547B2 (ja) 成形回路部品、成形回路部品の製造方法および回路モジュール
CN110996514A (zh) 一种腔结构的制作方法
KR20150083401A (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR102111730B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2016090795A (ja) 回路パターンの形成方法、フォトマスク、フォトマスクの製造方法、及び電気電子機器の製造方法
KR20150081146A (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
TWI808618B (zh) 用於嵌入式晶片的封裝製程
KR102668526B1 (ko) 몰드 회로 기판
JP2018026464A (ja) 配線基板、半導体装置および配線基板の製造方法