JP2018026464A - 配線基板、半導体装置および配線基板の製造方法 - Google Patents
配線基板、半導体装置および配線基板の製造方法 Download PDFInfo
- Publication number
- JP2018026464A JP2018026464A JP2016157831A JP2016157831A JP2018026464A JP 2018026464 A JP2018026464 A JP 2018026464A JP 2016157831 A JP2016157831 A JP 2016157831A JP 2016157831 A JP2016157831 A JP 2016157831A JP 2018026464 A JP2018026464 A JP 2018026464A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- wiring board
- conductor
- wiring
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Heating, Cooling, Or Curing Plastics Or The Like In General (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【解決手段】配線基板100は、Oliver−Pharr法で測定した硬さHITが0.25GPa以上で、好ましくは、Oliver−Pharr法で測定した押し込み仕事比率ηITが30%以上の樹脂層110、130、150と、樹脂層に埋め込まれた導電体210、230、250を含み、導電体の一部が樹脂層から露出するように配置された配線と、を備える。【効果】製造工程に与える影響を少なくしつつも、樹脂層に形成されるパターンに対して、離型に伴う不良の発生を抑制することができる。【選択図】図1
Description
本開示は、インプリントによるパターン形成技術に関する。
基板上の樹脂層に対して、一般的には、モールドまたはスタンプといわれる凹凸を有する型を押しつけて、パターンを形成する技術がある。この技術は、インプリント法といわれる。モールドが樹脂層に押しつけられた状態では、樹脂層とモールドとはある程度の密着力を有している。したがって、樹脂層に押しつけられたモールドを樹脂層から取り外す(離型する)ためには、この密着力を越える程度の力が必要となる。この力のことを離型力という。この離型力が大きいと、樹脂層に形成されたパターンの形状を歪ませる等、樹脂層に形成されたパターンに対して不良が発生する。このような離型時の問題を解消するために離型力を低下させるための技術が、例えば、特許文献1、2に開示されている(例えば、特許文献1、2)。
上記特許文献1、2に開示された技術によれば、離型力を低下させることができる一方、製造工程が複雑になったり、別の製造工程に対して悪影響を与えたりする。
本開示の実施形態における目的は、製造工程に与える影響を少なくしつつも、樹脂層に形成されるパターンに対して、離型に伴う不良の発生を抑制することにある。
本開示の一実施形態によると、Oliver−Pharr法で測定した硬さHITが0.25GPa以上の樹脂層と、前記樹脂層に埋め込まれた導電体を含み、前記導電体の一部が前記樹脂層から露出するように配置された配線層と、を備える配線基板が提供される。
本開示の一実施形態によると、Oliver−Pharr法で測定した押し込み仕事比率ηITが30%以上の樹脂層と、前記樹脂層に埋め込まれた導電体を含み、前記導電体の一部が前記樹脂層から露出するように配置された配線と、を備える配線基板が提供される。
前記樹脂層は、Oliver−Pharr法で測定した弾性率EITが2GPa以上8GPa以下であってもよい。
前記配線は、前記導電体の一部が前記樹脂層の両面から露出するように配置されてもよい。
本開示の一実施形態によると、配線基板と、前記樹脂層から露出された導電体に対して電気的に接続された半導体回路基板と、を備える半導体装置が提供される。
本開示の一実施形態によると、ネガ型の感光性を有する樹脂層を基板上に形成し、インプリント用モールドを前記樹脂層に接触させて加圧し、前記樹脂層に対して光を照射し、前記インプリント用モールドを前記樹脂層から剥離し、前記樹脂層に形成された前記凹部に導電体を形成することを含み、前記樹脂層に対して光を照射された後、前記導電体を形成する前の間に、前記樹脂層に対して第1の温度で加熱することによって、Oliver−Pharr法で測定した前記樹脂層の硬さHITが0.25GPa以上となるように硬化することを含む配線基板の製造方法が提供される。
本開示の一実施形態によると、ネガ型の感光性を有する樹脂層を基板上に形成し、インプリント用モールドを前記樹脂層に接触させて加圧し、前記樹脂層に対して光を照射し、前記インプリント用モールドを前記樹脂層から剥離し、前記樹脂層に形成された前記凹部に導電体を形成することを含み、前記樹脂層に対して光を照射された後、前記導電体を形成する前の間に、前記樹脂層に対して第1の温度で加熱することによって、Oliver−Pharr法で測定した前記樹脂層の押し込み仕事比率ηITが30%以上となるように硬化することを含む配線基板の製造方法が提供される。
前記樹脂層は、前記第2の温度による加熱による硬化後に、Oliver−Pharr法で測定した弾性率EITが2GPa以上8GPa以下となってもよい。
前記樹脂層に対して光を照射した後であって、前記インプリント用モールドを前記樹脂層から剥離する前に、前記樹脂層に対して前記第1の温度よりも低い第2の温度に加熱することをさらに含んでもよい。
前記インプリント用モールドを前記樹脂層から剥離した後に、前記インプリント用モールドによって前記樹脂層に形成された凹部内の一部において、前記基板を前記樹脂層から露出させるように当該凹部内の前記樹脂層の少なくとも一部を除去することをさらに含んでもよい。
前記樹脂層をエッチングすることは、前記樹脂層の一方の面側全体をエッチングすることを含んでもよい。
前記樹脂層および前記導電体を、前記基板から分離することをさらに含んでもよい。
本開示の実施形態によると、製造工程に与える影響を少なくしつつも、樹脂層に形成されるパターンに対して、離型に伴う不良の発生を抑制することができる。
以下、本開示の各実施形態に係る配線基板およびこれを利用したは導体装置等について、図面を参照しながら詳細に説明する。なお、以下に示す各実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号(数字の後にA、B等を付しただけの符号)を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
<第1実施形態>
[配線基板の構成]
図1は、本開示の第1実施形態における配線基板の断面構造を説明する図である。図1に示す配線基板100は、それぞれ導電体が埋め込まれた3層の絶縁性の樹脂層110、130、150を含む。この例では、インプリント法により形成された凹形状のパターンが樹脂層110に形成されている。樹脂層110におけるこのパターンの部分に、導電体210が埋め込まれている。所定のパターンの形状で埋め込まれた導電体210は配線を形成する。導電体210の一部は、樹脂層110の両面から露出している。
[配線基板の構成]
図1は、本開示の第1実施形態における配線基板の断面構造を説明する図である。図1に示す配線基板100は、それぞれ導電体が埋め込まれた3層の絶縁性の樹脂層110、130、150を含む。この例では、インプリント法により形成された凹形状のパターンが樹脂層110に形成されている。樹脂層110におけるこのパターンの部分に、導電体210が埋め込まれている。所定のパターンの形状で埋め込まれた導電体210は配線を形成する。導電体210の一部は、樹脂層110の両面から露出している。
同様にして、導電体230は樹脂層130に埋め込まれ、導電体230の一部が樹脂層130の両面から露出している。また、導電体250は樹脂層150に埋め込まれて、導電体250の一部が樹脂層150の両面から露出している。導電体210の一部と導電体230の一部とが接続され、導電体230の一部と導電体250の一部とが接続されている。なお、配線基板100は、図1に示す例では3層の樹脂層を有しているが、より多くの層を有していてもよいし、より少ない層を有していてもよい。
この例では、配線基板100は、支持基板500上に配置されている。支持基板500は、製造工程において配線基板100を支持するために設けられている。したがって、配線基板100が半導体装置等に適用される際には、最終的に支持基板500は除去されてもよい。半導体装置に適用される場合の例については別の実施形態において説明する。
[配線基板の製造方法]
続いて、配線基板100の製造方法について、図2から図12を用いて説明する。
続いて、配線基板100の製造方法について、図2から図12を用いて説明する。
図2は、本開示の第1実施形態における配線基板の製造方法を説明する図である。図3から図12は、図2に続く配線基板の製造方法を順に説明する図である。支持基板500を準備する(図2)。この例では、支持基板500は、ガラス基板である。なお、支持基板500は、シリコンウェハ、セラミックなど他の無機材料で形成された基板であってもよいし、樹脂基板などの有機材料で形成された基板であってもよい。
続いて、支持基板500の一面側に樹脂層110を形成する(図3)。この例では、樹脂層110は、ネガ型の感光性を有する樹脂を用い、膜厚を7μm(3μm以上、30μm以下で有ることが望ましい)としている。この樹脂は絶縁性を有し、この例ではエポキシ樹脂である。なお、その他の樹脂としては、例えば、フェノール樹脂、アクリル樹脂、アクリルエポキシ樹脂、または、これらの2種以上の混合物などの絶縁性の樹脂が例示される。この段階では、樹脂層110は、支持基板500に塗布および乾燥をされた状態であり、硬化していない。
なお、この樹脂層110は、最終的に硬化したときの材料の物性値が以下の3条件の少なくとも一つを満たしている。
(1)Oliver−Pharr法で測定した硬さHITが0.25GPa以上であること
(2)Oliver−Pharr法で測定した押し込み仕事比率ηITが30%以上であること
(3)Oliver−Pharr法で測定した弾性率EITが2GPa以上8GPa以下であること
なお、Oliver−Pharr法は、ナノインデンテーション法という場合もある。
(1)Oliver−Pharr法で測定した硬さHITが0.25GPa以上であること
(2)Oliver−Pharr法で測定した押し込み仕事比率ηITが30%以上であること
(3)Oliver−Pharr法で測定した弾性率EITが2GPa以上8GPa以下であること
なお、Oliver−Pharr法は、ナノインデンテーション法という場合もある。
硬さHITは0.25GPa以上であると、離型時の変形後における復元性が高くなり、寸法変化および形状変化を少なくすることができる。一方、硬さHITが大きいと離型時のモールド引抜き荷重の増加、引抜き速度の低下等により生産性が低下するが、0.8GPa以下であれば生産性の低下を抑制することができる。押し込み仕事比率ηITは離型前の形状が完全に復元される100%であることが望ましいが、30%以上であれば、離型時の変形後における復元性が十分高くなり、寸法変化および形状変化を少なくすることができる。また、弾性率EITが2GPa以上であると、強度を確保し、寸法、形状精度を向上させることができる。一方、弾性率EITが8GPa以下であると、離型時に樹脂層110が硬すぎることによるパターンの破損を抑制することができる。
樹脂層110は、この例では、スピンコートによって塗布され、熱処理によって乾燥される。なお、塗布方法は、ダイコート、スプレーコート、インクジェット法、スクリーン印刷などが用いられてもよい。また、樹脂層110を塗布した後の乾燥は、真空乾燥が用いられてもよい。この乾燥は、溶媒を蒸発させることを目的としたものであるから、熱処理であっても、樹脂層110が硬化しない程度の条件での処理となる。溶媒を用いない、または溶媒が少ないスクリーン印刷などの塗布方法が用いられる場合には、乾燥工程を省略してもよい。また、ドライフィルムレジストを用いたラミネート処理により樹脂層110を形成してもよい。この場合においても乾燥工程を省略することができる。
続いて、インプリント用のモールド800を用意する(図4)。モールド800は、対象物(樹脂層110)と接触する側の面において、対象物に転写すべきパターン810、820、830が形成されている。この例では、パターン810は、パターン820、830よりも突出量が大きい。すなわち、パターン810の部分は、パターン820、830の部分よりも、対象物に対して深くパターンを形成する。なお、パターン810の細い部分の径(支持基板500側の径)は、26μm、高さ(深さ)は5μmである。
モールド800は、後述するように樹脂層110を感光させるために必要な波長の光(この例では、後述するようにUV光)に対して透過性を有する材料で形成され、この例では石英で形成されている。なお、モールド800は、他の材料で形成される場合(フィルム等)もあるが、詳細については、別の実施形態として述べる。
続いて、モールド800を樹脂層110に接触させて所定の圧力PAで加圧する(図5)。樹脂層110の表面形状は、モールド800が押しつけられて、モールド800の表面のパターンの形状に沿って変形する。このとき、モールド800の最も突出している部分が支持基板500に押しつけられるが、樹脂層110を完全に押しのける、すなわち、樹脂層110が介在することによってモールド800と支持基板500が接触するまでには至らない場合もある。
樹脂層110にモールド800が押しつけられた状態で、モールド800側から光(この例ではUV光)を照射する(図6)。樹脂層110は、この光によって感光して仮硬化(第1段階目の硬化)をする。また、この例では、仮硬化を促進するために、樹脂層110を加熱する。ここでは、後述するようにして最終的に行われる硬化のための加熱処理よりも低い温度(第2の温度)、この例では、120℃(70℃以上180℃以下であることが望ましい)、15分間(3分間以上30分間以下であることが望ましい)で加熱処理される。なお、この加熱処理は省略されてもよい。
続いて、樹脂層110からモールド800を剥離する(図7)。上述したように、この処理を離型ともいう。これにより樹脂層110には、モールド800の表面形状を反映した凹部のパターンが形成される。この状態では、凹部の最も深い部分において、支持基板500の表面が露出できていない残渣部分110Rが存在する場合もある。
このような残渣部分110Rの少なくとも一部を除去して各凹部において支持基板500の表面を露出させるために、樹脂層110の表面側を全体的にエッチングする処理が行われる(図8)。この例では、薬液によるウェットエッチングが行われる。ここでは、樹脂層110(エポキシ樹脂)を溶解するために、PGMEA(propyleneglycol monomethyl ether acetate)などの有機溶剤が用いられる。なお、樹脂モールドの凹部形成部分に遮光構造を設けることによって、上記の光照射時に残渣部分110Rの全体、または一部への光の照射を妨げて露光されないようにしてもよい。このようにすると、現像液による現像処理(エッチング処理)によって露光されていない領域(残渣部分110R、または残渣部分110Rの一部のみ)を除去し、樹脂層110の表面側はほとんど除去されないようにすることも可能である。また、薬液によるウェットエッチングに限らず、例えば、酸素プラズマを用いたドライエッチングを用いることも可能である。
このエッチング処理によって、樹脂層110の全体を薄くすることによって残渣部分110Rを除去して、支持基板500の表面の一部500Sを露出させる。そして、仮硬化の状態の樹脂層110を加熱して硬化(本硬化)させる。ここでは、図6に示すプロセスで加熱処理された温度(第2の温度)よりも高い温度(第1の温度)、この例では、200℃(100℃以上260℃以下であることが望ましい)、1時間(0.5時間以上4時間以下であることが望ましい)で加熱処理される。なお、この第1の温度による加熱処理は、図6に示すプロセス(光照射後、離型前)において実行されてもよい。この場合、仮硬化は行われず、離型前に本硬化が行われることになる。
このようにして、樹脂層110には、モールド800の表面形状に対応したパターン(凹部115、117、119)が形成される。この凹部に導電体が埋め込まれることにより、凹部115の部分は配線となる。凹部117の部分は支持基板500を除去したときに樹脂層110から露出する電極を含む構造となる。凹部119の部分はさらに上層の樹脂層130に埋め込まれた導電体と接続される電極パッドを含む構造となる。
上述した樹脂層110における硬化後の特性値は、この工程での加熱処理がなされた後に測定される値である。一方、樹脂層110が上記の物性値を満たさないような材料を用いた場合には、インプリント法により形成された凹部には、離型時に図21に示すような不良を発生させる。
図21は、比較例における配線基板で生じる不良を説明する図である。硬化後の樹脂材料の特性値が上記の条件をいずれも満たしていない樹脂層110Zには、モールド800を剥離するとき(離型するとき)の応力によって、樹脂の変形、破損などの不良BE1、BE2、BE3、BE4、BE5を発生させる。また、離型後に樹脂の復元が不十分な場合、設計どおりの寸法が得られなくなる。一方、硬化後の樹脂材料の特性値が上記の条件のいずれかを満たしている樹脂層110においては、図8に示すように、不良の発生を大幅に抑制することができる。
続いて、パターンが形成された樹脂層110の表面に対して、シード層を形成し、電解めっき処理を施すことによって導電体200を形成する(図9)。そのため、導電体200は、シード層とメッキ処理による導電層の複数層が積層された構造であるが、図9に示す例では、これらをまとめて記載している。シード層は、バリア層が形成された後に形成されてもよい。この例では、バリア層は、スパッタリング法により、膜厚が15nmのCr、さらにCr上に膜厚が50nmのTiが形成された積層構造になっている。バリア層は、TiN、Moなどが用いられてもよい。また、バリア層の膜厚は、10nm以上100nm以下であることが望ましい。シード層は、膜厚が500nm(100nm以上1μm以下であることが望ましい)のCu、Ni、Cr、Ti、Wおよびこれらを含む合金のいずれか(この例ではCu)であり、スパッタリング法、無電解めっき法などにより形成される。また、電解メッキ処理により形成される層は、Cu、Au、Ag、Pt、Al、Ni、Cr、Snおよびこれらを含む合金のいずれか(この例ではCu)であり、少なくとも樹脂層110に形成された凹部が埋まるように形成される。なお、導電体200は、電解めっき処理により形成される場合に限らず、銅ペーストを塗布することによって樹脂層110に形成されたパターン(凹部)を埋めるように形成されてもよい。
続いて、樹脂層110の表面を覆っている導電体200を除去する(図10)。樹脂層110の表面が露出するまで導電体200が除去されると、樹脂層110に埋め込まれた導電体によって、配線211、213、215が形成される。この例では、導電体200は、CMP(Chemical Mechanical Polishing)により全体的にエッチングされることで除去される。なお、バリア層など導電体200の構成によってCMPによりエッチングできない層が存在する場合には、別のエッチング処理(例えば、ウェットエッチングによる溶解処理)を併用してもよい。また、導電体200は、CMP以外の方法、例えば物理研削、ブラスト、機械研磨などを用いて除去されてもよい。
上述したインプリントによる樹脂層110へのパターン形成によって、配線211は、支持基板500が除去されると、樹脂層110の支持基板500側の面から露出するように形成されている。また、配線215は、第2層の配線と接続される電極パッドとなる。ここまでの処理によって、配線となる導電体200が埋め込まれた樹脂層の第1層が完成する。
続いて、第2層となる樹脂層120を形成する(図11)。そして、上記の各処理を行うことによって、樹脂層120に埋め込まれた導電体で形成された配線が形成される(図12)。図11から図12に至る製造工程については、上述した第1層の場合と同様であるため、その説明を省略する。この例では、樹脂層120に形成された配線223(第2層の配線)は、樹脂層110に形成された配線213(第1層の配線)と電気的に接続されている。このようにして、さらに第3層を形成することによって、図1に例示される配線基板100が形成される。上述したように、配線基板100の層数は、3層に限らない。例えば、5層の配線基板100を形成する場合には、上記の製造工程を繰り返して、配線が埋め込まれた樹脂層を第5層まで形成すればよい。以上が、配線基板100の製造方法についての説明である。
<実施例>
樹脂層に対してインプリント法によりパターンを形成するときの不良発生の有無と樹脂層の特性値との関係を評価する目的で、以下の通り実験を行った。
樹脂層に対してインプリント法によりパターンを形成するときの不良発生の有無と樹脂層の特性値との関係を評価する目的で、以下の通り実験を行った。
[評価方法]
特性値の異なる4種類の樹脂材料A、B、C、Dを、それぞれ樹脂層110とする。評価対象は、同じ条件で上記の図7に示す工程、すなわち、インプリント法によるパターン形成をして、モールドを剥離(離型)する工程まで進めた基板である。なお、この評価においては、光照射後、離型前の加熱処理において、第1の温度での加熱処理を行うことにより本硬化をしている。したがって、本硬化の後に離型をしている。評価対象の基板において図21に示すような不良の発生が存在するかどうかによって、不良の有無を判定した。
特性値の異なる4種類の樹脂材料A、B、C、Dを、それぞれ樹脂層110とする。評価対象は、同じ条件で上記の図7に示す工程、すなわち、インプリント法によるパターン形成をして、モールドを剥離(離型)する工程まで進めた基板である。なお、この評価においては、光照射後、離型前の加熱処理において、第1の温度での加熱処理を行うことにより本硬化をしている。したがって、本硬化の後に離型をしている。評価対象の基板において図21に示すような不良の発生が存在するかどうかによって、不良の有無を判定した。
樹脂材料A、B、C、Dの特性値は、最終的に硬化した状態において測定されたものである。この特性値は、Oliver−Pharr法(ナノインデンテーション法)で測定され、具体的には、計装化押込み硬さ試験(ISO14577)に従った試験器(フィッシャー・インストルメンツ社製ピコデンターHM500)を用いて測定された。以下の測定結果は、複数点測定したときの平均値である。
[インデンテーション硬さHIT]
インデンテーション硬さHITは、Oliver−Pharr法で測定された押込み硬さである。なお、括弧内の数値は、押込み深さを示す。
樹脂材料A:0.323GPa(350nm)、0.349GPa(150nm)
樹脂材料B:0.320GPa(350nm)、0.352GPa(150nm)
樹脂材料C:0.493GPa(350nm)、0.525GPa(150nm)
樹脂材料D:0.242GPa(350nm)、0.242GPa(150nm)
インデンテーション硬さHITは、Oliver−Pharr法で測定された押込み硬さである。なお、括弧内の数値は、押込み深さを示す。
樹脂材料A:0.323GPa(350nm)、0.349GPa(150nm)
樹脂材料B:0.320GPa(350nm)、0.352GPa(150nm)
樹脂材料C:0.493GPa(350nm)、0.525GPa(150nm)
樹脂材料D:0.242GPa(350nm)、0.242GPa(150nm)
[押し込み仕事比率ηIT]
押し込み仕事比率ηITは、Oliver−Pharr法で測定された押込み仕事比率である。押込み仕事比率は、塑性変形の割合に関連する値であって、値が小さいほど塑性変形が大きい。具体的には、所定の押込深さに圧子を押し込んだ後、測定対象物からの反力が無くなるまで圧子を引き戻す。圧子を押し込む際の仕事量に対する圧子を引き戻すまでの仕事量の割合が押し込み仕事比率ηITとなる。なお、括弧内の数値は、押込み深さを示す。
樹脂材料A:47.42%(350nm)、49.50%(150nm)
樹脂材料B:48.40%(350nm)、50.38%(150nm)
樹脂材料C:52.67%(350nm)、56.24%(150nm)
樹脂材料D:27.54%(350nm)、24.37%(150nm)
押し込み仕事比率ηITは、Oliver−Pharr法で測定された押込み仕事比率である。押込み仕事比率は、塑性変形の割合に関連する値であって、値が小さいほど塑性変形が大きい。具体的には、所定の押込深さに圧子を押し込んだ後、測定対象物からの反力が無くなるまで圧子を引き戻す。圧子を押し込む際の仕事量に対する圧子を引き戻すまでの仕事量の割合が押し込み仕事比率ηITとなる。なお、括弧内の数値は、押込み深さを示す。
樹脂材料A:47.42%(350nm)、49.50%(150nm)
樹脂材料B:48.40%(350nm)、50.38%(150nm)
樹脂材料C:52.67%(350nm)、56.24%(150nm)
樹脂材料D:27.54%(350nm)、24.37%(150nm)
[弾性率EIT]
弾性率EITは、Oliver−Pharr法で測定された押込み弾性率である。なお、括弧内の数値は、押込み深さを示す。
樹脂材料A:4.185GPa(350nm)、3.928GPa(150nm)
樹脂材料B:3.954GPa(350nm)、3.783GPa(150nm)
樹脂材料C:5.592GPa(350nm)、5.118GPa(150nm)
樹脂材料D:4.799GPa(350nm)、3.787GPa(150nm)
弾性率EITは、Oliver−Pharr法で測定された押込み弾性率である。なお、括弧内の数値は、押込み深さを示す。
樹脂材料A:4.185GPa(350nm)、3.928GPa(150nm)
樹脂材料B:3.954GPa(350nm)、3.783GPa(150nm)
樹脂材料C:5.592GPa(350nm)、5.118GPa(150nm)
樹脂材料D:4.799GPa(350nm)、3.787GPa(150nm)
[評価結果]
上記の樹脂材料A、B、C、Dを用いて、離型後の樹脂層に形成されたパターンの形状を観察したところ、樹脂材料A、B、Cでは、不良の発生がほとんど確認できなかったが、樹脂材料Dでは、不良の発生が確認された。この結果、樹脂材料は、最終的に硬化したときの特性値が、インデンテーション硬さHITが0.25GPa以上であること、および、押し込み仕事比率ηITが30%以上であること、の少なくとも一方が満たされる必要があることが確認された。
上記の樹脂材料A、B、C、Dを用いて、離型後の樹脂層に形成されたパターンの形状を観察したところ、樹脂材料A、B、Cでは、不良の発生がほとんど確認できなかったが、樹脂材料Dでは、不良の発生が確認された。この結果、樹脂材料は、最終的に硬化したときの特性値が、インデンテーション硬さHITが0.25GPa以上であること、および、押し込み仕事比率ηITが30%以上であること、の少なくとも一方が満たされる必要があることが確認された。
<第2実施形態>
第2実施形態では、第1実施形態の配線基板100を用いた半導体装置1000の製造方法について、図13から図17を用いて説明する。
第2実施形態では、第1実施形態の配線基板100を用いた半導体装置1000の製造方法について、図13から図17を用いて説明する。
図13は、本開示の第2実施形態における半導体装置の製造方法を説明する図である。図14から図17は、図13に続く半導体装置の製造方法を順に説明する図である。図13に示す配線基板100は、図1に対応する図において、配線基板100の構造を簡易的に示した図である。図13から図17に示す配線基板100では、導電体のうち、配線基板100の表面から露出した配線(電極201、202)のみが記載され、内部に配置された配線の表示は省略されている。
電極202は、配線基板100の両面のうち支持基板500側の面に露出した配線である。一方、電極201は、配線基板100の両面のうち電極202が露出する面とは反対側の面(支持基板500とは反対側の面)に露出した配線である。電極201と電極202とは、配線基板100の内部に配置された配線(図示を省略した配線)を介して電気的に接続されている。
配線基板100は、支持基板500から分離される(図14)。この分離処理は、例えば、支持基板500と配線基板100との界面へのUV光またはレーザの照射により、この界面における密着性を低下させてから、配線基板100を支持基板500とから剥離することによって行われる。この例では支持基板500側からこの界面への照射が行われる。
この配線基板100は、コア基板700上に配置される。コア基板700は、例えば、銅張積層板であって、基板の両面に電極721、722が配置されている。なお、電極721と電極722とは、コア基板700の内部に配置された配線(図示を省略した配線)を介して電気的に接続されている。この例では、配線基板100が、コア基板700上に配置されたときに、電極202と電極721とが電気的に接続される(図15)。このとき、電極202の表面と電極721の表面との少なくとも一方にAu、Cu等の金属バンプを形成し、配線基板100とコア基板700の間にACF(Anisotropic Conductive Film)、NCF(Non Conductive Film)、ACP(Anisotropic Conductive Paste)、NCP(Non Conductive Paste)などの接着性の部材を介して圧着して接続されることによって、電極202と電極721とが電気的に接続される。また、電極202の表面と電極721の表面の少なくともの一方にハンダバンプまたはハンダ層を形成し、リフロー処理などによって電極202と電極721とを電気的に接続させてもよい。さらに、電極202の表面と電極721の表面との少なくとも一方にCuポストを形成し、Sn、ハンダ等を介して接続させてもよい。
続いて、配線基板100の電極201に対して、半導体回路基板610、620を電気的に接続する(図16)。半導体回路基板610、620は、例えば、メモリ回路、ロジック回路などである。半導体回路基板610、620の端子部625には、半田ボール950が形成されている。半田ボール950と電極201とが接続することによって、半導体回路基板610、620と配線基板100とが電気的に接続される。半導体回路基板610、620と配線基板100との隙間には、アンダーフィル材が配置されてもよい。
続いて、半導体回路基板610、620を封止する封止材960が形成され、さらに電極722に半田ボール900が形成される(図17)。このようにして、配線基板100を用いた半導体装置1000が製造される。
<第3実施形態>
第3実施形態では、第1実施形態の配線基板100を用いた半導体装置1000Aの製造方法について、図18、図19を用いて説明する。
第3実施形態では、第1実施形態の配線基板100を用いた半導体装置1000Aの製造方法について、図18、図19を用いて説明する。
図18は、本開示の第3実施形態における半導体装置の製造方法を説明する図である。図19は、図18に続く半導体装置の製造方法を説明する図である。第3実施形態においては、配線基板100を支持基板500から分離する前に、半導体回路基板610、620を配線基板100に接続して、半導体回路基板610、620を覆うように封止材960を形成する(図18)。その後、配線基板100から支持基板500が分離され、配線基板100の表面に露出した電極202に半田ボール900が形成される(図19)。このようにして、配線基板100を用いた半導体装置1000Aが製造される。この半導体装置1000Aは、第2実施形態で述べたコア基板700に相当する構成を有していない。なお、支持基板500が分離される工程は、封止材960を形成する前であってもよいし、半導体回路基板610、620を配線基板100に接続する前であってもよい。
<第4実施形態>
第4実施形態では、第2実施形態における半導体装置1000を電子機器に適用した例について説明する。なお、第3実施形態における半導体装置1000Aについても同様である。
第4実施形態では、第2実施形態における半導体装置1000を電子機器に適用した例について説明する。なお、第3実施形態における半導体装置1000Aについても同様である。
図20は、本開示の第4実施形態における電子機器を説明する図である。半導体装置1000は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家電等、様々な電気機器に搭載される。半導体装置1000が搭載された電気機器の例として、図20(a)にはスマートフォン5000を示し、図20(b)にはノート型パーソナルコンピュータ6000を示した。これらの電気機器は、アプリケーションプログラムを実行して各種機能を実現するCPU等で構成される制御部1100を有する。各種機能には、半導体装置1000からの出力信号を用いる機能が含まれる。なお、半導体装置1000が制御部1100の機能を有していてもよい。
<変形例>
(1)第2実施形態における半導体装置1000を製造するときに、配線基板100とコア基板700とを接続した後に、配線基板100から支持基板500を分離してもよい。その場合、支持基板500が配線基板100の電極201側の面に接続されるように製造されればよい。
(1)第2実施形態における半導体装置1000を製造するときに、配線基板100とコア基板700とを接続した後に、配線基板100から支持基板500を分離してもよい。その場合、支持基板500が配線基板100の電極201側の面に接続されるように製造されればよい。
(2)配線基板100は、支持基板500上に形成された後に、支持基板500が分離されてコア基板700に接続されていたが、コア基板700上に直接形成されてもよい。その場合には、配線基板100を支持基板500から分離する必要がなくなる。一方、コア基板700の電極722側の面については、電解めっき処理が施される場合の影響を考慮して、配線基板100の製造工程中は、絶縁性の樹脂フィルム等で保護されることが望ましい。このように、配線基板100は、支持基板500、コア基板700、インターポーザなど、様々な基板上に形成することができる。特に、コア基板700、インターポーザのように電極が露出している基板に配線基板100を形成するときには、例えば、第1層の樹脂層110に埋め込まれる配線211は、コア基板700またはインターポーザの電極と電気的に接続されればよい。なお、インターポーザは、ガラス基板、シリコン基板等で形成され、その両面を貫通する貫通電極を有する。このインターポーザは、さらに配線、層間絶縁膜、層間絶縁膜で隔てられた配線を接続するビア、配線と接続された電極(パッド)等を有していてもよい。
(3)第1実施形態において、インプリントに用いるモールドは、石英等の光透過性無機材料を用いていたが、フィルム等の樹脂材料を用いたモールドであってもよい。この場合には、ラミネート処理と同様な方法によるローラを用いた加圧処理によりインプリントを行うことができる。一方、フィルムモールドが押しつけられた状態での樹脂層の仮硬化は、加熱処理を省略する(UV光の照射のみにする)、またはUV光の照射後にフィルムモールドに影響のない程度の低温での加熱処理とすることが望ましい。そして、フィルムモールドを剥離した後、図8に示すエッチング処理の前に、加熱処理をすることで仮硬化を促進することが望ましい。
(4)第1実施形態において、1層の樹脂層について、1回のインプリントが実施されていたが、領域を変えて複数回のインプリントに分けて実施されてもよい。この方法によれば、複数の繰り返しパターンを形成する場合に有効である。一方、モールドが押しつけられるのは樹脂層の一部となるため、その状態での樹脂層の仮硬化は、モールドが押しつけられている部分にのみUV光を照射し、加熱処理を省略することが望ましい。そして、複数回のインプリントが終了して最後にモールドを剥離した後、図8に示すエッチング処理の前に、加熱処理をすることで仮硬化を促進することが望ましい。
100…配線基板、110,130,150…樹脂層、110R…残渣部分、115,117,119…凹部、200,210,230,250…導電体、201,202…電極、211,213,215,223…配線、500…支持基板、610,620…半導体回路基板、625…端子部、700…コア基板、721,722…電極、800…モールド、810,820,830…パターン、900,950…半田ボール、960…封止材、1000,1000A…半導体装置、1100…制御部、5000…スマートフォン、6000…ノート型パーソナルコンピュータ
Claims (12)
- Oliver−Pharr法で測定した硬さHITが0.25GPa以上の樹脂層と、
前記樹脂層に埋め込まれた導電体を含み、前記導電体の一部が前記樹脂層から露出するように配置された配線と、
を備える配線基板。 - Oliver−Pharr法で測定した押し込み仕事比率ηITが30%以上の樹脂層と、
前記樹脂層に埋め込まれた導電体を含み、前記導電体の一部が前記樹脂層から露出するように配置された配線と、
を備える配線基板。 - 前記樹脂層は、Oliver−Pharr法で測定した弾性率EITが2GPa以上8GPa以下である請求項1または請求項2に記載の配線基板。
- 前記配線は、前記導電体の一部が前記樹脂層の両面から露出するように配置されていることを特徴とする請求項1乃至請求項3のいずれかに記載の配線基板。
- 請求項1乃至請求項4のいずれかに記載の配線基板と、
前記樹脂層から露出された導電体に対して電気的に接続された半導体回路基板と、
を備える半導体装置。 - ネガ型の感光性を有する樹脂層を基板上に形成し、
インプリント用モールドを前記樹脂層に接触させて加圧し、
前記樹脂層に対して光を照射し、
前記インプリント用モールドを前記樹脂層から剥離し、
前記樹脂層に形成された前記凹部に導電体を形成すること
を含み、
前記樹脂層に対して光を照射された後、前記導電体を形成する前の間に、前記樹脂層に対して第1の温度で加熱することによって、Oliver−Pharr法で測定した前記樹脂層の硬さHITが0.25GPa以上となるように硬化することを含む配線基板の製造方法。 - ネガ型の感光性を有する樹脂層を基板上に形成し、
インプリント用モールドを前記樹脂層に接触させて加圧し、
前記樹脂層に対して光を照射し、
前記インプリント用モールドを前記樹脂層から剥離し、
前記樹脂層に形成された前記凹部に導電体を形成すること
を含み、
前記樹脂層に対して光を照射された後、前記導電体を形成する前の間に、前記樹脂層に対して第1の温度で加熱することによって、Oliver−Pharr法で測定した前記樹脂層の押し込み仕事比率ηITが30%以上となるように硬化することを含む配線基板の製造方法。 - 前記樹脂層は、前記第1の温度による加熱による硬化後に、Oliver−Pharr法で測定した弾性率EITが2GPa以上8GPa以下となる請求項6または請求項7に記載の配線基板の製造方法。
- 前記樹脂層に対して光を照射した後であって、前記インプリント用モールドを前記樹脂層から剥離する前に、前記樹脂層に対して前記第1の温度よりも低い第2の温度に加熱することをさらに含む請求項6乃至請求項8のいずれかに記載の配線基板の製造方法。
- 前記インプリント用モールドを前記樹脂層から剥離した後に、前記インプリント用モールドによって前記樹脂層に形成された凹部内の一部において、前記基板を前記樹脂層から露出させるように当該凹部内の前記樹脂層の少なくとも一部を除去することをさらに含む請求項6乃至請求項9のいずれかに記載の配線基板の製造方法。
- 前記樹脂層を除去することは、前記樹脂層の一方の面側全体にエッチング処理を施すことを含む請求項10に記載の配線基板の製造方法。
- 前記樹脂層および前記導電体を、前記基板から分離することをさらに含む請求項6乃至請求項11のいずれかに記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016157831A JP2018026464A (ja) | 2016-08-10 | 2016-08-10 | 配線基板、半導体装置および配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016157831A JP2018026464A (ja) | 2016-08-10 | 2016-08-10 | 配線基板、半導体装置および配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018026464A true JP2018026464A (ja) | 2018-02-15 |
Family
ID=61194053
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016157831A Pending JP2018026464A (ja) | 2016-08-10 | 2016-08-10 | 配線基板、半導体装置および配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018026464A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7175166B2 (ja) | 2018-11-16 | 2022-11-18 | 信越ポリマー株式会社 | 配線シート及びその製造方法 |
-
2016
- 2016-08-10 JP JP2016157831A patent/JP2018026464A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7175166B2 (ja) | 2018-11-16 | 2022-11-18 | 信越ポリマー株式会社 | 配線シート及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI713571B (zh) | 半導體裝置及其製造方法 | |
TWI459872B (zh) | 晶片封裝基板和結構及其製作方法 | |
JP5810958B2 (ja) | 半導体装置の製造方法及び電子装置の製造方法 | |
US20210082797A1 (en) | Semiconductor packages with embedded interconnects | |
TW201806096A (zh) | 貫通電極基板及其製造方法、以及安裝基板 | |
JP6215243B2 (ja) | 電子パッケージ、パッケージキャリアおよび両者の製造方法 | |
CN107195555B (zh) | 一种芯片封装方法 | |
JP6398264B2 (ja) | インターポーザ構造体及び半導体装置の製造方法 | |
TWI642145B (zh) | 半導體封裝基板及其製造方法 | |
WO2011046517A1 (en) | Apparatus and method of applying a film to a semiconductor wafer and method of processing a semiconductor wafer | |
TW201720256A (zh) | 柔性電路板製作方法 | |
CN104766832B (zh) | 制造半导体封装基板的方法及用其制造的半导体封装基板 | |
JP2018026464A (ja) | 配線基板、半導体装置および配線基板の製造方法 | |
JP5982760B2 (ja) | 電子デバイス及びその製造方法 | |
KR20160001827A (ko) | 인쇄회로기판 제조방법 | |
US20140101935A1 (en) | Method for manufacturing printed circuit board | |
JP4725178B2 (ja) | 半導体装置およびその製造方法 | |
US20110097856A1 (en) | Method of manufacturing wafer level package | |
US8227175B2 (en) | Method for smoothing printed circuit boards | |
KR101341634B1 (ko) | 비지에이 패키지에 사용되는 회로 기판 | |
TW202032143A (zh) | 導電性構件的製造方法 | |
CN100541753C (zh) | 电子器件及其制造方法 | |
JP2018041826A (ja) | インプリント用マスク、配線基板の製造方法、およびインプリント用マスクの製造方法 | |
KR101023950B1 (ko) | 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법 | |
TWI512917B (zh) | 在載板上導接件之側面形成抗氧化金屬層之製程 |